WO2018168426A1 - ウェーハの製造方法 - Google Patents

ウェーハの製造方法 Download PDF

Info

Publication number
WO2018168426A1
WO2018168426A1 PCT/JP2018/007083 JP2018007083W WO2018168426A1 WO 2018168426 A1 WO2018168426 A1 WO 2018168426A1 JP 2018007083 W JP2018007083 W JP 2018007083W WO 2018168426 A1 WO2018168426 A1 WO 2018168426A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
chamfering
chamfered
sectional shape
value
Prior art date
Application number
PCT/JP2018/007083
Other languages
English (en)
French (fr)
Inventor
友哉 中谷
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN201880016747.2A priority Critical patent/CN110383427B/zh
Priority to US16/487,471 priority patent/US11361959B2/en
Priority to SG11201908162R priority patent/SG11201908162RA/en
Priority to KR1020197026388A priority patent/KR102454449B1/ko
Priority to DE112018000935.1T priority patent/DE112018000935T5/de
Publication of WO2018168426A1 publication Critical patent/WO2018168426A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Definitions

  • the present invention relates to a method for manufacturing a wafer.
  • a slicing step of cutting a thin plate wafer from a single crystal ingot (a) a chamfering step for preventing chipping of the outer periphery of the wafer, and (c) variation in thickness of the wafer Lapping process or double-side grinding process for eliminating, (d) etching process for removing processing distortion and contaminants introduced in the chamfering process, lapping and grinding, and (e) one side of the main surface of the wafer or
  • a mirror polishing process in which both surfaces are mirrored and a mirror polishing process in which (f) a chamfered part is mirrored are sequentially performed.
  • the etching process includes acid etching using a mixed acid composed of, for example, hydrogen fluoride, nitric acid, acetic acid, and alkali etching using an alkali such as sodium hydroxide or potassium hydroxide.
  • a mixed acid composed of, for example, hydrogen fluoride, nitric acid, acetic acid, and alkali etching using an alkali such as sodium hydroxide or potassium hydroxide.
  • Acid etching has an advantage that the etching rate and surface state can be easily controlled, but has a disadvantage that it deteriorates the flatness of the wafer improved by lapping and double-side grinding because the etching rate is large.
  • alkaline etching has the advantage that the flatness of the wafer can be maintained because the etching rate is slow, and a wafer with good flatness can be obtained after etching.
  • the etching rate differs depending on the crystal orientation, so the etching amount of the outermost periphery and the curved portion of the chamfered portion differs depending on the crystal orientation angle, and as a result, the chamfered cross-sectional shape changes depending on the position in the circumferential direction. End up.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a wafer manufacturing method capable of suppressing circumferential variation in chamfered cross-sectional shape caused by etching.
  • the present invention has been made to solve the above-described problems, and includes a step of grinding a peripheral portion of a wafer sliced from a single crystal ingot to perform chamfering, and lapping to a main surface of the wafer subjected to the chamfering processing.
  • a method of manufacturing a wafer to be a product comprising a step of mirror polishing a chamfered portion of the wafer subjected to the mirror polishing, and a cross section of the chamfered portion of the wafer after the step of chamfering
  • a first inclined portion having a shape continuous from the first main surface which is one main surface of the wafer and inclined from the first main surface;
  • An arc-shaped portion that is continuous from the inclined portion, and is continuous from the first main arc portion having the radius of curvature R1 and the second main surface, which is the other main surface of the wafer, and from the second main surface.
  • the chamfering process is performed so as to be R2, and in the mirror polishing process of the chamfered portion, the surface so as to be the R1 and the R2 within the range of the target values of the R1 and the R2 in the wafer as the product.
  • a product wafer having R1 and R2 within the range of the target value and having a more uniform chamfered cross-sectional shape in the circumferential direction than conventional can be manufactured.
  • R1 and R2 are in the range of 50 ⁇ m to 200 ⁇ m.
  • the uniformity in the circumferential direction of the chamfered cross-sectional shape of the product wafer can be obtained more effectively.
  • the etching process can be performed using an alkaline aqueous solution.
  • Etching using such an alkaline aqueous solution makes it easy to maintain the flatness of the main surface of the wafer.
  • the method for producing a wafer of the present invention can be particularly preferably employed when performing an alkali etching process using an alkaline aqueous solution that easily changes the distribution of the chamfered cross-sectional shape in the wafer circumferential direction.
  • the single crystal ingot can be a single crystal silicon ingot.
  • the method for producing a wafer of the present invention can be particularly suitably used in a method for producing a single crystal silicon wafer obtained from a single crystal silicon ingot.
  • the wafer which has a chamfered cross-sectional shape more uniform in the circumference direction than before can be manufactured.
  • a wafer having a uniform chamfered cross-sectional shape in the circumferential direction can be manufactured.
  • FIG. 1 It is a graph which shows the circumferential direction change of the chamfering cross-sectional shape dimension BC value after the chamfering part mirror polishing process by Example 1.
  • FIG. 2 It is a graph which shows the circumferential direction change of the chamfering cross-sectional shape dimension R1 value and R2 value after the chamfering process by Example 2.
  • FIG. 2 It is a graph which shows the chamfered cross-sectional shape dimension R1 value after etching process by Example 2, and the circumferential direction change of R2 value.
  • FIG. 1 shows the circumferential direction change of the chamfering cross-sectional shape dimension BC value after the chamfering part mirror polishing process by Example 1.
  • FIG. 2 It is a graph which shows the circumferential direction change of the chamfering cross-sectional shape dimension
  • FIG. It is a graph which shows the circumferential direction change of the chamfering cross-sectional shape dimension BC value after the chamfering part mirror polishing process by Example 2.
  • FIG. It is a graph which shows the circumferential direction change of the chamfering cross-sectional shape dimension R1 value and R2 value after the chamfering process by a comparative example. It is a graph which shows the circumferential direction change of the chamfering cross-sectional shape dimension R1 value and R2 value after the etching process by a comparative example. It is a graph which shows the circumferential direction change of the chamfering cross-sectional shape dimension R1 value and R2 value after the chamfering part mirror polishing process by a comparative example.
  • the present inventor has intensively studied to achieve the above object.
  • the chamfered portion is processed so as to have R1 and R2 smaller than the curvature radii R1 and R2 of the arc portion in the specification range of the chamfered shape of the final wafer.
  • the inventors have found that the above problem can be solved by performing mirror polishing so that R1 and R2 are within the specification range, and completed the wafer manufacturing method of the present invention.
  • FIG. 1 is a flow showing an example of a wafer manufacturing method of the present invention.
  • a single crystal ingot is sliced to obtain a slice wafer (step 1).
  • a single crystal silicon ingot can be used.
  • the method for producing a wafer of the present invention can be particularly suitably used in a method for producing a semiconductor wafer, particularly a single crystal silicon wafer obtained from a single crystal silicon ingot.
  • step 2 the peripheral edge of the wafer sliced from the single crystal ingot in the above step 1 is ground and chamfered (step 2).
  • FIG. 14 shows the peripheral edge 11 of the wafer.
  • the wafer has two main surfaces 21 and 22.
  • one main surface is a first main surface 21 and the other main surface is a second main surface 22.
  • the chamfered cross-sectional shape is continuous from the first main surface 21 that is one main surface of the wafer, and is continuous from the first inclined portion 31 that is inclined from the first main surface 21 and from the first inclined portion 31.
  • a first arc portion 41 having a radius of curvature R1.
  • the chamfered cross-sectional shape includes a second inclined portion 32 that is continuous from the second main surface 22 that is the other main surface of the wafer and is inclined from the second main surface 22, and the second inclined surface. It is an arc-shaped portion that continues from the portion 32 and has a second arc portion 42 having a radius of curvature R2. Further, the chamfered cross-sectional shape has an end portion 51 that connects the first arc portion 41 and the second arc portion 42 and constitutes the outermost peripheral end portion of the wafer. The end 51 can be substantially planar.
  • R1 is the radius of curvature of the first arc portion 41 as described above
  • R2 is the radius of curvature of the second arc portion 42 as described above. is there.
  • a “BC value” can be defined as the dimension of the chamfered cross-sectional shape. This BC value is the thickness of the wafer at a position of 50 ⁇ m from the outermost peripheral edge of the wafer to the inside of the wafer (see FIG. 14).
  • the chamfering process in step 2 is performed so that R1 and R2 are smaller than the target value of R1 and R2 (that is, the specification of the product wafer) in the product wafer.
  • the R1 value and the R2 value are 250 ⁇ m or more and 300 ⁇ m or less
  • the R1 value and the R2 value are less than 250 ⁇ m at the chamfering stage.
  • Chamfer to be it is particularly preferable to perform chamfering to grind the peripheral edge of the slice wafer so that the chamfered cross-sectional shape dimensions R1 and R2 are in the range of 50 ⁇ m to 200 ⁇ m. At this time, it is more preferable that the chamfered cross-sectional shape dimensions R1 and R2 are 50 ⁇ m or more and 150 ⁇ m or less. Further, it is particularly preferable that the chamfered cross-sectional shape dimensions R1 and R2 are 50 ⁇ m or more and 100 ⁇ m or less.
  • etching especially alkali etching
  • the chamfered cross-sectional shape dimensions R1 value and R2 value be 50 ⁇ m or more.
  • step 3 After performing the chamfering in step 2 as described above, next, as shown in FIG. 1 (3), lapping or double-side grinding is performed on the main surface of the chamfered wafer (step 3).
  • the wafer subjected to lapping or double-side grinding is etched (step 4) in order to remove processing distortion caused by chamfering and lapping.
  • the etching process is preferably performed using an alkaline aqueous solution.
  • an aqueous sodium hydroxide solution or an aqueous potassium hydroxide solution can be suitably used.
  • the etching process is performed using an alkaline aqueous solution such as a sodium hydroxide aqueous solution or a potassium hydroxide aqueous solution, it is possible to perform etching while relatively suppressing the shape change of the wafer main surface due to the etching process. A high degree wafer can be obtained.
  • the chamfered cross-sectional shape varies in the circumferential direction due to the etching anisotropy.
  • the shape dimensions R1 and R2 are decreased, the circumferential variation in the chamfered cross-sectional shape caused by alkali etching can be suppressed.
  • step 5 one or both sides of the main surface of the etched wafer are mirror polished.
  • the chamfered portion of the wafer that has been mirror-polished to the main surface is mirror-polished (step 6).
  • the processing is performed so as to be within the range of the target values of R1 and R2 in the product wafer.
  • R1 and R2 formed small by the chamfering process in step 2 can be increased by the chamfering mirror polishing process in step 6. Therefore, R1 and R2 smaller than the final product wafer specification in Step 2 can be within the specification range in Step 6.
  • a final polishing process can be performed on the main surface of the wafer as required (step 7).
  • R1 and R2 are processed to be smaller than the target value range of the final product wafer at the chamfering stage, and the target value range is set at the chamfered part mirror polishing stage. It is only necessary to perform mirror polishing so that the R1 value and R2 value are within the range, and various processes other than those described above may be included. For example, if necessary, a cleaning process, a heat treatment process, and the like may be performed by a normal method before and after each of the above processes.
  • Example 1 As described below, the target values of R1 and R2 of the final product wafer were set to 220 ⁇ m or more and 300 ⁇ m or less, and the wafer was manufactured.
  • a single crystal silicon ingot was sliced to obtain a slice wafer (step 1).
  • the chamfered cross-sectional shape dimensions R1 and R2 are rotated at a high speed using a grinding wheel having a groove shape designed so that the values thereof are in the range of 50 ⁇ m or more and 100 ⁇ m or less, and held on the holding table.
  • the peripheral edge of the silicon wafer was brought into contact with the grinding wheel and chamfered by rotating the wafer (step 2).
  • the chamfered cross-sectional shape dimension R1 value at 9 points in the circumference of the silicon wafer specifically, 9 points at 45 ° intervals including 9 ° and 351 ° with reference to the notch
  • the R2 value was measured.
  • the result is shown in FIG.
  • R1 and R2 were 50 ⁇ m or more and 100 ⁇ m or less at any point in the circumferential direction of the wafer.
  • the difference between the maximum value R1max of R1 and the minimum value R1min of R1 is R1max ⁇ R1min value is 7.3 ⁇ m
  • the difference between the maximum value R2max of R2 and the minimum value R2min of R2 is 6.0 ⁇ m. there were.
  • double-side grinding was performed on the silicon wafer after the chamfering process (process 3). More specifically, two grinding wheels having diamond abrasive grains were pressed against both surfaces of the silicon wafer, and a grinding liquid was supplied into the grinding wheel to rotate the wafer. .
  • the silicon wafer after the double-side grinding step is immersed for 10 minutes using a sodium hydroxide aqueous solution heated to a mass concentration of about 52% and a liquid temperature of about 75 ° C., so that the etching allowance is about 20 ⁇ m thick.
  • Etching was performed (step 4).
  • the chamfered cross-sectional shape dimensions of the silicon wafer after the alkali etching step were measured under the same conditions as the measurement conditions for the same places as described above. The result is shown in FIG. As shown in FIG. 3, the chamfered cross-sectional shape immediately after the alkali etching step differs depending on the measurement point as compared with FIG.
  • step 5 mirror polishing was performed on both sides of the silicon wafer after the etching step (step 5). More specifically, the silicon wafer is held in the holding hole of the carrier for the double-side polishing apparatus, the polishing cloth is attached to the upper and lower surface plates of the double-side polishing apparatus, the wafer is sandwiched, and the abrasive is supplied to the polishing surface. While rotating the surface plate, mirror polishing was performed on both sides.
  • step 6 using a IV type mirror chamfering machine manufactured by Speed Fam Co., Ltd., chamfered part mirror polishing was performed so that the target values of R1 and R2 were 250 ⁇ m (step 6).
  • the chamfered cross-sectional shape dimensions of the silicon wafer after the chamfered portion mirror polishing step were measured at the same locations as described above. The measurement results at this time are shown in FIG. 4 for the chamfered cross-sectional shape dimensions R1 and R2, and in FIG. 5 for the BC value.
  • FIG. 5 shows the difference between the BC value and the target value. As shown in FIG.
  • the distribution width in the circumferential direction is small for both R1 and R2 (R1max ⁇ R1min value 21.6 ⁇ m, R2max ⁇ R2min value 14.4 ⁇ m). This can be seen particularly in comparison with FIG. In FIG. 4, R1 and R2 of the wafer are both about 235 to 255 ⁇ m, and it can be seen that they can be within the target value range. Further, as shown in FIG. 5, the difference between the BC value of the final wafer and the target value of the BC value is small (the difference between the maximum value BCmax and the minimum value BCmin from the target value of the BC value). BCmax ⁇ BCmin value of 2.8 ⁇ m), and the distribution was uniform.
  • Example 2 After obtaining a slice wafer by the same method as in Example 1, a grinding wheel having a groove shape designed so that the chamfered cross-sectional shape dimensions R1 and R2 values are 150 to 200 ⁇ m by the same method as in Example 1. A chamfering process was performed.
  • Example 2 In the same manner as in Example 1, after the chamfering step, after the alkali etching step, and after the chamfered portion mirror polishing step, the chamfered cross-sectional shape dimensions were measured under the same conditions as the measurement conditions in the same places as in Example 1.
  • the chamfered cross-sectional shape dimensions R1 and R2 values after the chamfering process are shown in FIG. 6, the chamfered cross-sectional shape dimensions R1 and R2 values after the alkali etching process are shown in FIG.
  • FIG. 8 shows the R2 value and
  • FIG. 9 shows the BC value.
  • the chamfered cross-sectional shape dimensions were measured under the same conditions as the measurement conditions in the same places as in Example 1.
  • the chamfered cross-sectional shape dimensions R1 and R2 values after the chamfering process are shown in FIG. 10
  • the chamfered cross-sectional shape dimensions R1 and R2 values after the alkali etching process are shown in FIG.
  • the R2 value is shown in FIG. 12, and the BC value is shown in FIG.
  • Table 1 shows the R1max-R1min value, R2max-R2min value, and BCmax-BCmin value of the wafers finally obtained in Examples 1 and 2 and Comparative Example.
  • the chamfered cross-sectional shape dimensions R1 and R2 values are 50 to 100 ⁇ m, compared to the wafer of the comparative example which is chamfered so that the chamfered cross-sectional shape dimensions R1 and R2 values are 250 to 300 ⁇ m.
  • the wafer of Example 1 chamfered and the wafer of Example 2 chamfered so that the chamfered cross-sectional shape dimensions R1 and R2 values are 150 to 200 ⁇ m have the R1 value, R2 value, and BC value of the circumference.
  • a wafer having a uniform chamfered cross-sectional shape in the direction can be manufactured.
  • Example 1 in which the R1 value and R2 value are made smaller in the chamfering process stage produces a product wafer having a uniform chamfered cross-sectional shape in the circumferential direction.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本発明は、ウェーハの周縁部の面取り加工、主面のラッピング又は両面研削加工、エッチング加工、主面の鏡面研磨加工、面取り部の鏡面研磨加工の各工程を有し、製品ウェーハを製造する方法であって、面取り部の断面形状を、第１の主面から連続する第１の傾斜部と、第１の傾斜部から連続する曲率半径Ｒ１の第１の円弧部と、第２の主面から連続する第２の傾斜部と、第２の傾斜部から連続する曲率半径Ｒ２の第２の円弧部と、第１の円弧部と第２の円弧部を接続する端部とからなるものとし、面取り加工において、製品ウェーハにおけるＲ１及びＲ２の目標値の範囲内よりも小さいＲ１及びＲ２に加工し、面取り部の鏡面研磨加工において、製品ウェーハにおけるＲ１及びＲ２の目標値の範囲内になるように加工するウェーハの製造方法である。これにより、エッチングで生じる面取り断面形状の円周方向ばらつきを抑制することができるウェーハの製造方法が提供される。

Description

ウェーハの製造方法
　本発明は、ウェーハの製造方法に関する。
　半導体ウェーハの製造方法としては、（ａ）単結晶インゴットから薄板ウェーハを切り出すスライス工程と、（ｂ）ウェーハの外周部のカケを防止するための面取り工程と、（ｃ）ウェーハの厚さばらつきをなくすためのラッピング工程もしくは両面研削工程と、（ｄ）上記の面取り加工、ラッピングや研削で導入された加工歪みや汚染物を除去するためのエッチング工程と、（ｅ）ウェーハの主表面の片面又は両面を鏡面にする鏡面研磨工程、及び（ｆ）面取り部を鏡面にする鏡面研磨工程とを順次行うことが一般的である。
　上記のエッチング工程では、例えばフッ化水素、硝酸、酢酸などからなる混酸を用いる酸エッチングと、水酸化ナトリウムや水酸化カリウム等のアルカリを用いるアルカリエッチングとがある。
　酸エッチングは、エッチングレートや面状態の制御が容易であるという利点がある一方、エッチングレートが大きいため、ラッピング及び両面研削により向上したウェーハの平坦度を悪化させるという欠点がある。
　一方、アルカリエッチングでは、エッチングレートが遅いためにウェーハの平坦度を維持することが可能であり、エッチング後に良好な平坦度のウェーハを得ることができるという利点を有する。
　近年、厳しい平坦度要求を達成するために、アルカリエッチングが広く用いられている。
国際公開第ＷＯ２００８／０９３４８８号パンフレット 特開２０１５－１５３９９９号公報
　しかし、特にアルカリエッチングでは、結晶方位によってエッチング速度が異なるため、面取部の最外周及び曲線部のエッチング量は結晶方位角度によって異なり、その結果面取り断面形状は円周方向の位置によって変化してしまう。
　また、後に行われる面取り部鏡面研磨加工の取り代は円周方向で均一であるため、アルカリエッチング加工により生じた面取り断面形状寸法の円周方向ばらつきが残存し、円周方向で均一な面取り断面形状が得られないという問題があった。
　本発明は、上記問題点を鑑みてなされたものであり、エッチングで生じる面取り断面形状の円周方向ばらつきを抑制することができるウェーハの製造方法を提供することを目的とする。
　本発明は、上記課題を解決するためになされたもので、単結晶インゴットからスライスされたウェーハの周縁部を研削して面取り加工を行う工程と、前記面取り加工を行ったウェーハの主面にラッピング又は両面研削加工を行う工程と、前記ラッピング又は両面研削加工を行ったウェーハにエッチング加工を行う工程と、前記エッチング加工を行ったウェーハの主面に片面又は両面の鏡面研磨加工を行う工程と、前記鏡面研磨加工を行ったウェーハの面取り部を鏡面研磨加工する工程とを有し、製品となるウェーハを製造する方法であって、前記面取り加工を行う工程よりも後のウェーハにおける面取り部の断面形状を、前記ウェーハの一方の主面である第１の主面から連続するとともに該第１の主面から傾斜した第１の傾斜部と、該第１の傾斜部から連続する円弧状の部分であり、曲率半径Ｒ１を有する第１の円弧部と、前記ウェーハのもう一方の主面である第２の主面から連続するとともに該第２の主面から傾斜した第２の傾斜部と、該第２の傾斜部から連続する円弧状の部分であり、曲率半径Ｒ２を有する第２の円弧部と、前記第１の円弧部と前記第２の円弧部を接続するとともに前記ウェーハの最外周端部を構成する端部とからなるものとし、前記面取り加工において、前記製品となるウェーハにおける前記Ｒ１及び前記Ｒ２の目標値の範囲内よりも小さい前記Ｒ１及び前記Ｒ２となるように面取り加工を行い、前記面取り部の鏡面研磨加工において、前記製品となるウェーハにおける前記Ｒ１及び前記Ｒ２の目標値の範囲内の前記Ｒ１及び前記Ｒ２となるように前記面取り部の鏡面研磨加工を行って前記製品となるウェーハを製造することを特徴とするウェーハの製造方法を提供する。
　このようなウェーハの製造方法であれば、製品ウェーハとして、目標値の範囲内のＲ１及びＲ２を有するとともに、従来よりも、円周方向で均一な面取り断面形状を有するウェーハを製造することができる。
　また、前記面取り加工において、前記Ｒ１及びＲ２が５０μｍ以上２００μｍ以下の範囲内になるように加工を行うことが好ましい。
　このような範囲で面取り加工を行うことにより、より効果的に、製品となるウェーハの面取り断面形状の円周方向における均一性を得ることができる。
　また、ウェーハの製造方法では、前記エッチング加工を、アルカリ系水溶液を用いて行うことができる。
　このようなアルカリ系水溶液を用いたエッチング加工により、ウェーハの主面の平坦度を維持しやすくなる。また、本発明のウェーハの製造方法は、面取り断面形状のウェーハ円周方向の分布を変化させやすいアルカリ系水溶液を用いたアルカリエッチング加工を行う場合に特に好適に採用することができる。
　また、前記単結晶インゴットを単結晶シリコンインゴットとすることができる。
　本発明のウェーハの製造方法は、単結晶シリコンインゴットから得られる単結晶シリコンウェーハの製造方法において特に好適に用いることができる。
　本発明によるウェーハの製造方法であれば、製品ウェーハとして、目標値の範囲内のＲ１及びＲ２を有するとともに、従来よりも、円周方向で均一な面取り断面形状を有するウェーハを製造することができる。特に、面取り断面形状がウェーハの円周方向の位置によって変化しやすいアルカリによるエッチングを行う場合でも、円周方向で均一な面取り断面形状を有するウェーハを製造することができる。
本発明のウェーハの製造方法の一例を示すフロー図である。 実施例１による面取り加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 実施例１によるエッチング加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 実施例１による面取り部鏡面研磨加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 実施例１による面取り部鏡面研磨加工後の面取り断面形状寸法ＢＣ値の円周方向変化を示すグラフである。 実施例２による面取り加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 実施例２によるエッチング加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 実施例２による面取り部鏡面研磨加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 実施例２による面取り部鏡面研磨加工後の面取り断面形状寸法ＢＣ値の円周方向変化を示すグラフである。 比較例による面取り加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 比較例によるエッチング加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 比較例による面取り部鏡面研磨加工後の面取り断面形状寸法Ｒ１値及びＲ２値の円周方向変化を示すグラフである。 比較例による面取り部鏡面研磨加工後の面取り断面形状寸法ＢＣ値の円周方向変化を示すグラフである。 面取り断面形状寸法Ｒ１値、Ｒ２値、ＢＣ値を説明する模式的な断面図である。
　以下、本発明の実施の形態について説明するが、本発明はこれらに限定されるものではない。
　上記のように、エッチング、特にアルカリエッチングで生じる面取り断面形状の円周方向でのばらつきの問題を解決することができるウェーハの製造方法が求められている。
　本発明者は、上記目的を達成するために鋭意検討を行った。その結果、面取り加工の段階では、最終的に製品となるウェーハの面取り形状の仕様範囲における円弧部の曲率半径Ｒ１及びＲ２の値よりも小さいＲ１及びＲ２となるように加工しておき、面取り部鏡面研磨の段階において、仕様の範囲内のＲ１及びＲ２となるように鏡面研磨を行うことにより、上記課題を解決できることを見出し、本発明のウェーハの製造方法を完成させた。
　従来、アルカリエッチングによってウェーハ周縁部の面取り断面形状が均一でなくなるという問題点について、種々の対応策があった（例えば、特許文献１、２）。しかしながら、従来は、本発明のように面取り加工の段階で最終的なウェーハの仕様よりもＲ１及びＲ２を小さく設定するということはなかった。特に、従来は、最終的なウェーハの円弧部のＲ１及びＲ２を仕様の範囲内とするために、面取り加工直後の円弧部のＲ１及びＲ２を最終的なウェーハのＲ１及びＲ２と同等となるようにし、面取り部鏡面研磨工程では円弧部のＲ１及びＲ２を大きく変化させない加工を行っていた。
　以下、図面を参照しながら本発明をより詳細に説明する。図１は、本発明のウェーハの製造方法の一例を示すフローである。
　まず、図１（１）に示すように、単結晶インゴットをスライスしてスライスウェーハを得る（工程１）。このときの単結晶インゴットとして、単結晶シリコンインゴットを用いることができる。本発明のウェーハの製造方法は、半導体ウェーハ、特に、単結晶シリコンインゴットから得られる単結晶シリコンウェーハの製造方法において特に好適に用いることができる。
　次に、図１（２）に示すように、上記工程１で単結晶インゴットからスライスされたウェーハの周縁部を研削して面取り加工を行う（工程２）。
　ここで、面取り加工を行う工程よりも後のウェーハにおける面取り部の断面形状（面取り断面形状）について、図１４を参照して説明する。図１４は、ウェーハの周縁部１１を示している。ウェーハは２つの主面２１、２２を有している。便宜上、一方の主面を第１の主面２１、もう一方の主面を第２の主面２２とする。面取り断面形状は、ウェーハの一方の主面である第１の主面２１から連続するとともに該第１の主面２１から傾斜した第１の傾斜部３１と、該第１の傾斜部３１から連続する円弧状の部分であり、曲率半径Ｒ１を有する第１の円弧部４１とを有している。また、この面取り断面形状は、ウェーハのもう一方の主面である第２の主面２２から連続するとともに該第２の主面２２から傾斜した第２の傾斜部３２と、該第２の傾斜部３２から連続する円弧状の部分であり、曲率半径Ｒ２を有する第２の円弧部４２とを有している。さらに、面取り断面形状は、第１の円弧部４１と第２の円弧部４２を接続するとともにウェーハの最外周端部を構成する端部５１を有している。端部５１はほぼ平面とすることができる。
　ここで、図１４に示した面取り断面形状の寸法のうち、Ｒ１は上記のように第１の円弧部４１の曲率半径であり、Ｒ２は上記のように第２の円弧部４２の曲率半径である。面取り断面形状の寸法としては、この他に、「ＢＣ値」を定義することができる。このＢＣ値は、ウェーハの最外周端からウェーハの内側に５０μｍの位置におけるウェーハの厚さである（図１４参照）。
　本発明では、この工程２の面取り加工において、製品となるウェーハにおけるＲ１及びＲ２の目標値（すなわち、製品ウェーハの仕様）の範囲内よりも小さいＲ１及びＲ２となるように面取り加工を行う。
　例えば、最終的な製品ウェーハの仕様において、面取り断面形状寸法Ｒ１値及びＲ２値が２５０μｍ以上３００μｍ以下であることが定められている場合、面取り加工の段階では、Ｒ１値及びＲ２値を２５０μｍ未満となるように面取りする。本発明では、特に、面取り断面形状寸法Ｒ１値及びＲ２値が５０μｍ以上２００μｍ以下の範囲内になるように、上記のスライスウェーハの周縁部を研削する面取り加工を行うことが好ましい。この際、面取り断面形状寸法Ｒ１値及びＲ２値を５０μｍ以上１５０μｍ以下とすることがより好ましい。また、面取り断面形状寸法Ｒ１値及びＲ２値を５０μｍ以上１００μｍ以下とすることが特に好ましい。
　本発明では、面取り断面形状寸法Ｒ１値及びＲ２値を小さくするほどエッチング（特にアルカリエッチング）で生じる面取り断面形状の円周方向ばらつきを抑制できる点では好ましい。その一方で、面取り加工により後に行われる加工工程におけるウェーハ外周からのカケ・チップや割れの発生や、ウェーハ・ハンドリング治具の接触によるウェーハ外周からのカケ・チップや割れの発生を抑制するためには、上記のように、面取り断面形状寸法Ｒ１値及びＲ２値を５０μｍ以上とすることが好ましい。
　上記のように工程２の面取り加工を行った後、次に、図１（３）に示すように、面取り加工を行ったウェーハの主面にラッピング又は両面研削加工を行う（工程３）。
　次に、図１（４）に示すように、面取りやラッピング等の加工で入った加工歪みの除去のために、ラッピング又は両面研削加工を行ったウェーハにエッチング加工を行う（工程４）。この際、エッチング加工を、アルカリ系水溶液を用いて行うことが好ましい。アルカリ系水溶液としては、水酸化ナトリウム水溶液又は水酸化カリウム水溶液を好適に使用することができる。このように、エッチング加工を、水酸化ナトリウム水溶液又は水酸化カリウム水溶液等のアルカリ系水溶液を用いて行えば、エッチング加工によるウェーハ主面の形状変化を比較的抑制してエッチングすることができ、平坦度の高いウェーハを得ることができる。
　その一方で、前述したように、ウェーハに対してアルカリエッチングを行う場合はエッチング異方性により面取り断面形状の円周方向ばらつきが生じるのであるが、本発明のように、面取り加工後の面取り断面形状寸法Ｒ１値及びＲ２値を小さくするほどアルカリエッチングで生じる面取り断面形状の円周方向ばらつきを抑制することができる。
　次に、図１（５）に示すように、エッチング加工を行ったウェーハの主面に片面又は両面の鏡面研磨加工を行う（工程５）。
　次に、図１（６）に示すように、主面に対する鏡面研磨加工を行ったウェーハの面取り部を鏡面研磨加工する（工程６）。この面取り部の鏡面研磨加工において、製品となるウェーハにおけるＲ１及びＲ２の目標値の範囲内になるように加工を行う。工程２の面取り加工で小さく形成したＲ１及びＲ２は、この工程６の面取り部鏡面研磨加工によって大きくすることが可能である。従って、工程２で最終的な製品ウェーハの仕様よりも小さいＲ１及びＲ２としても、工程６で仕様の範囲内にすることができる。
　次に、図１（７）に示すように、必要に応じて、ウェーハの主面に最終研磨加工を行うことができる（工程７）。
　以上のような工程を経て、製品となるウェーハを製造する。このようなウェーハの製造方法であれば、従来、特にアルカリエッチングで生じていた面取り断面形状の円周方向ばらつきの問題を解決することができ、ばらつきの少ない精密な面取り形状を有するウェーハを作製することができる。
　また、本発明では、上記のように面取り加工の段階でＲ１及びＲ２を最終的な製品ウェーハの目標値の範囲内よりも小さく加工しておき、面取り部鏡面研磨の段階において、目標値の範囲内のＲ１値及びＲ２値となるように鏡面研磨を行うことを行えばよく、上記以外の各種工程を含んでいてもよい。例えば、必要に応じて、洗浄工程や熱処理工程等を上記各工程の前後に通常の方法で行ってもよい。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではない。なお、後述の図２～１３に示される測定値はすべてコベルコ科研社製エッジプロファイラーＬＥＰで測定したものである。
（実施例１）
　以下のようにして、最終的な製品ウェーハのＲ１、Ｒ２の目標値を２２０μｍ以上３００μｍ以下と定めて、ウェーハの製造を行った。
　まず、単結晶シリコンインゴットをスライスし、スライスウェーハを得た（工程１）。次に、面取り断面形状寸法Ｒ１値及びＲ２値が５０μｍ以上１００μｍ以下の範囲内となるように設計した溝形状を有する研削ホイールを用いて高速で回転させ、保持台に保持された上記スライス工程後のシリコンウェーハの周縁部を上記研削ホイールに当接すると共に、ウェーハを回転させることで面取り加工を行った（工程２）。
　この時点（工程２の面取り加工直後）で、シリコンウェーハの円周内９点、具体的にはノッチを基準に９°と３５１°を含む４５°間隔の９箇所について面取り断面形状寸法Ｒ１値、Ｒ２値の測定を行った。この結果を図２に示す。図２に示したように、Ｒ１及びＲ２は、ウェーハの円周方向のいずれの点でも、５０μｍ以上１００μｍ以下であった。Ｒ１の最大値Ｒ１ｍａｘと、Ｒ１の最小値Ｒ１ｍｉｎの差であるＲ１ｍａｘ－Ｒ１ｍｉｎ値は７．３μｍ、Ｒ２の最大値Ｒ２ｍａｘと、Ｒ２の最小値Ｒ２ｍｉｎの差であるＲ２ｍａｘ－Ｒ２ｍｉｎ値は６．０μｍであった。
　次に、上記面取り工程後のシリコンウェーハに両面研削加工を行った（工程３）。より具体的には、ダイヤモンド砥粒を有する研削ホイール２個を、上記シリコンウェーハの両面にそれぞれ押し当てると共に、研削ホイール内に研削液を供給し、ウェーハを回転させることで両面研削加工を行った。
　次に、上記両面研削工程後のシリコンウェーハを質量濃度約５２％、液温約７５℃に加熱された水酸化ナトリウム水溶液を用いて１０分浸漬する事で、エッチング代が約２０μｍの厚さのエッチング加工を行った（工程４）。上記アルカリエッチング工程後のシリコンウェーハの面取り断面形状寸法を、上記と同様の箇所について前記測定条件と同じ条件で測定した。その結果を図３に示す。図３に示したように、アルカリエッチング工程直後の面取り断面形状は、図２と比べると測定点によって差が生じている（Ｒ１ｍａｘ－Ｒ１ｍｉｎ値２１．６μｍ、Ｒ２ｍａｘ－Ｒ２ｍｉｎ値１４．４μｍ）が、後述の比較例のエッチング加工直後の面取り断面形状（図１１）と比較すると、格段に円周方向でのＲ１、Ｒ２の均一性が向上している。
　次に、上記エッチング工程後のシリコンウェーハ両面に鏡面研磨加工を行った（工程５）。より具体的には、両面研磨装置用キャリアの保持孔に上記シリコンウェーハを保持し、両面研磨装置の上定盤と下定盤に研磨布を貼付してウェーハを挟み込み、研磨面に研磨材を供給しながら定盤を回転させることで両面に鏡面研磨加工を行った。
　次に、スピードファム社製ＩＶ型鏡面面取り機を用いて、Ｒ１、Ｒ２の狙い値が２５０μｍとなるようにして、面取り部鏡面研磨加工を行った（工程６）。上記面取り部鏡面研磨工程後のシリコンウェーハの面取り断面形状寸法を、上記と同様の箇所について測定した。このときの測定結果を、面取り断面形状寸法Ｒ１値、Ｒ２値について図４に、ＢＣ値について図５に示す。図５では、ＢＣ値の狙い値との差を示した。図４に示したように、Ｒ１、Ｒ２ともに円周方向の分布幅が小さい（Ｒ１ｍａｘ－Ｒ１ｍｉｎ値２１．６μｍ、Ｒ２ｍａｘ－Ｒ２ｍｉｎ値１４．４μｍ）。これは、特に後述の図１２との比較でわかる。また、図４においてウェーハのＲ１、Ｒ２はともに２３５～２５５μｍ程度であり、目標値の範囲内とすることができたことがわかる。また、図５に示したように、最終的なウェーハのＢＣ値と、ＢＣ値の狙い値からのズレの差は小さく（ＢＣ値狙い値からのズレの最大値ＢＣｍａｘと、最小値ＢＣｍｉｎの差であるＢＣｍａｘ－ＢＣｍｉｎ値は２．８μｍ）、また、その分布も均一なものであった。
（実施例２）
　実施例１と同様の方法でスライスウェーハを得た後、実施例１と同様の方法で、面取り断面形状寸法Ｒ１値及びＲ２値が１５０～２００μｍとなるように設計した溝形状を有する研削ホイールを用いて面取り加工を行った。
　次に実施例１と同様の方法で、順次、両面研削加工、アルカリエッチング加工、両面鏡面研磨加工及び面取り部鏡面研磨加工を行った。
　実施例１と同様に、上記面取り工程後、上記アルカリエッチング工程後、上記面取り部鏡面研磨工程後の面取り断面形状寸法を実施例１と同様の箇所について前記測定条件と同じ条件で測定した。上記面取り工程後の面取り断面形状寸法Ｒ１値、Ｒ２値を図６、アルカリエッチング工程後の面取り断面形状寸法Ｒ１値、Ｒ２値を図７、面取り部鏡面面取り工程後の面取り断面形状寸法Ｒ１値、Ｒ２値を図８、ＢＣ値を図９に示す。
（比較例）
　実施例１と同様の方法でスライスウェーハを得た後、実施例１と同様の方法で、面取り断面形状寸法Ｒ１値及びＲ２値が２５０～３００μｍとなるように設計した溝形状を有する研削ホイールを用いて面取り加工を行った。すなわち、面取り加工の段階から、最終的な製品ウェーハの仕様範囲内にあるＲ１値及びＲ２値とした。
　次に実施例１と同様の方法で、順次、両面研削加工、アルカリエッチング加工、両面鏡面研磨加工及び面取り部鏡面研磨加工を行った。
　実施例１と同様に、上記面取り工程後、上記アルカリエッチング工程後、上記面取り部鏡面研磨工程後の面取り断面形状寸法を実施例１と同様の箇所について前記測定条件と同じ条件で測定した。上記面取り工程後の面取り断面形状寸法Ｒ１値、Ｒ２値を図１０、アルカリエッチング工程後の面取り断面形状寸法Ｒ１値、Ｒ２値を図１１、面取り部鏡面面取り工程後の面取り断面形状寸法Ｒ１値、Ｒ２値を図１２、ＢＣ値を図１３に示す。
　実施例１、２及び比較例で最終的に得られたウェーハのＲ１ｍａｘ－Ｒ１ｍｉｎ値、Ｒ２ｍａｘ－Ｒ２ｍｉｎ値、ＢＣｍａｘ－ＢＣｍｉｎ値を表１にまとめた。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、面取り断面形状寸法Ｒ１値及びＲ２値が２５０～３００μｍとなるように面取り加工した比較例のウェーハよりも、面取り断面形状寸法Ｒ１値及びＲ２値が５０～１００μｍとなるように面取り加工した実施例１のウェーハ、面取り断面形状寸法Ｒ１値及びＲ２値が１５０～２００μｍとなるように面取り加工した実施例２のウェーハの方が、Ｒ１値、Ｒ２値、ＢＣ値が円周方向で均一な面取り断面形状を有するウェーハを製造することができる。また、実施例１と実施例２を比較すると、面取り加工段階でよりＲ１値及びＲ２値を小さくした実施例１の方が、円周方向で均一な面取り断面形状を有する製品ウェーハを製造することができることがわかる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 　単結晶インゴットからスライスされたウェーハの周縁部を研削して面取り加工を行う工程と、
    　前記面取り加工を行ったウェーハの主面にラッピング又は両面研削加工を行う工程と、
    　前記ラッピング又は両面研削加工を行ったウェーハにエッチング加工を行う工程と、
    　前記エッチング加工を行ったウェーハの主面に片面又は両面の鏡面研磨加工を行う工程と、
    　前記鏡面研磨加工を行ったウェーハの面取り部を鏡面研磨加工する工程と
    　を有し、製品となるウェーハを製造する方法であって、
    　前記面取り加工を行う工程よりも後のウェーハにおける面取り部の断面形状を、
    　前記ウェーハの一方の主面である第１の主面から連続するとともに該第１の主面から傾斜した第１の傾斜部と、
    　該第１の傾斜部から連続する円弧状の部分であり、曲率半径Ｒ１を有する第１の円弧部と、
    　前記ウェーハのもう一方の主面である第２の主面から連続するとともに該第２の主面から傾斜した第２の傾斜部と、
    　該第２の傾斜部から連続する円弧状の部分であり、曲率半径Ｒ２を有する第２の円弧部と、
    　前記第１の円弧部と前記第２の円弧部を接続するとともに前記ウェーハの最外周端部を構成する端部と
    　からなるものとし、
    　前記面取り加工において、前記製品となるウェーハにおける前記Ｒ１及び前記Ｒ２の目標値の範囲内よりも小さい前記Ｒ１及び前記Ｒ２となるように面取り加工を行い、
    　前記面取り部の鏡面研磨加工において、前記製品となるウェーハにおける前記Ｒ１及び前記Ｒ２の目標値の範囲内の前記Ｒ１及び前記Ｒ２となるように前記面取り部の鏡面研磨加工を行って前記製品となるウェーハを製造することを特徴とするウェーハの製造方法。
  2. 　前記面取り加工において、前記Ｒ１及びＲ２が５０μｍ以上２００μｍ以下の範囲内になるように加工を行うことを特徴とする請求項１に記載のウェーハの製造方法。
  3. 　前記エッチング加工を、アルカリ系水溶液を用いて行うことを特徴とする請求項１又は請求項２に記載のウェーハの製造方法。
  4. 　前記単結晶インゴットを単結晶シリコンインゴットとすることを特徴とする請求項１から請求項３のいずれか１項に記載のウェーハの製造方法。
PCT/JP2018/007083 2017-03-13 2018-02-27 ウェーハの製造方法 WO2018168426A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201880016747.2A CN110383427B (zh) 2017-03-13 2018-02-27 晶圆的制造方法
US16/487,471 US11361959B2 (en) 2017-03-13 2018-02-27 Method for manufacturing wafer
SG11201908162R SG11201908162RA (en) 2017-03-13 2018-02-27 Method for manufacturing wafer
KR1020197026388A KR102454449B1 (ko) 2017-03-13 2018-02-27 웨이퍼의 제조방법
DE112018000935.1T DE112018000935T5 (de) 2017-03-13 2018-02-27 Verfahren zur Herstellung eines Wafers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-047448 2017-03-13
JP2017047448A JP6610587B2 (ja) 2017-03-13 2017-03-13 ウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2018168426A1 true WO2018168426A1 (ja) 2018-09-20

Family

ID=63523108

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/007083 WO2018168426A1 (ja) 2017-03-13 2018-02-27 ウェーハの製造方法

Country Status (8)

Country Link
US (1) US11361959B2 (ja)
JP (1) JP6610587B2 (ja)
KR (1) KR102454449B1 (ja)
CN (1) CN110383427B (ja)
DE (1) DE112018000935T5 (ja)
SG (1) SG11201908162RA (ja)
TW (1) TWI736746B (ja)
WO (1) WO2018168426A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113646896A (zh) * 2020-01-29 2021-11-12 Ｊｘ金属株式会社 磷化铟基板
KR102533868B1 (ko) 2021-05-25 2023-05-26 이기정 웨이퍼 제조 방법
CN113809149B (zh) * 2021-07-23 2023-12-12 上海先进半导体制造有限公司 晶圆、半导体元件及半导体元件处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001334448A (ja) * 2000-05-30 2001-12-04 Memc Japan Ltd ウエハの多段面取り加工方法
JP2004319910A (ja) * 2003-04-18 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2015153999A (ja) * 2014-02-18 2015-08-24 信越半導体株式会社 半導体ウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JPWO2002005337A1 (ja) * 2000-07-10 2004-01-08 信越半導体株式会社 鏡面面取りウェーハ、鏡面面取り用研磨クロス、及び鏡面面取り研磨装置及び方法
US7258931B2 (en) * 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
JP4862896B2 (ja) * 2007-01-31 2012-01-25 信越半導体株式会社 シリコンウエーハの面取り装置およびシリコンウエーハの製造方法ならびにエッチドシリコンウエーハ
JP5138407B2 (ja) * 2008-02-14 2013-02-06 セイコーインスツル株式会社 ウエハ及びウエハ研磨方法
KR100999361B1 (ko) * 2008-08-04 2010-12-09 주식회사 실트론 웨이퍼 제조 방법
JP5472073B2 (ja) * 2010-12-16 2014-04-16 信越半導体株式会社 半導体ウェーハ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001334448A (ja) * 2000-05-30 2001-12-04 Memc Japan Ltd ウエハの多段面取り加工方法
JP2004319910A (ja) * 2003-04-18 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2015153999A (ja) * 2014-02-18 2015-08-24 信越半導体株式会社 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
US20200006047A1 (en) 2020-01-02
DE112018000935T5 (de) 2019-10-31
TWI736746B (zh) 2021-08-21
KR102454449B1 (ko) 2022-10-14
JP2018152456A (ja) 2018-09-27
TW201834002A (zh) 2018-09-16
SG11201908162RA (en) 2019-10-30
CN110383427B (zh) 2023-01-03
JP6610587B2 (ja) 2019-11-27
KR20190124728A (ko) 2019-11-05
CN110383427A (zh) 2019-10-25
US11361959B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
WO2006046403A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
TW201539564A (zh) 半導體晶圓之製造方法
KR101994782B1 (ko) 경면연마 웨이퍼의 제조방법
WO2018168426A1 (ja) ウェーハの製造方法
CN109676437B (zh) 碳化硅晶片及其制造方法
WO2013121718A1 (ja) ウェーハの両面研磨方法
WO2020137186A1 (ja) ウェーハの製造方法およびウェーハ
JP2009302409A (ja) 半導体ウェーハの製造方法
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP5748717B2 (ja) 両面研磨方法
KR20110022563A (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
JP2021132102A (ja) 半導体ウェーハの製造方法
US9962802B2 (en) Workpiece double-disc grinding method
TW201940759A (zh) 矽晶圓的製造方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP2016007739A (ja) スクライビングホイール及びその製造方法
KR20230172472A (ko) 실리콘 웨이퍼의 제조방법
JP2010017779A (ja) ウェーハ加工方法
WO2022219955A1 (ja) 半導体ウェーハの製造方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP2015153999A (ja) 半導体ウェーハの製造方法
JP2020003547A (ja) フォトマスク用基板およびその製造方法
JP2020082238A (ja) シリコンウェーハのヘリカル面取り加工方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18767254

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197026388

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18767254

Country of ref document: EP

Kind code of ref document: A1