KR20100015163A - 웨이퍼 제조 방법 - Google Patents

웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20100015163A
KR20100015163A KR1020080076094A KR20080076094A KR20100015163A KR 20100015163 A KR20100015163 A KR 20100015163A KR 1020080076094 A KR1020080076094 A KR 1020080076094A KR 20080076094 A KR20080076094 A KR 20080076094A KR 20100015163 A KR20100015163 A KR 20100015163A
Authority
KR
South Korea
Prior art keywords
wafer
edge
profile
grinding
mesh
Prior art date
Application number
KR1020080076094A
Other languages
English (en)
Other versions
KR100999361B1 (ko
Inventor
김재선
이창훈
김현우
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080076094A priority Critical patent/KR100999361B1/ko
Publication of KR20100015163A publication Critical patent/KR20100015163A/ko
Application granted granted Critical
Publication of KR100999361B1 publication Critical patent/KR100999361B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 에지 프로파일(edge profile)이 웨이퍼 전체 둘레에 걸쳐 실질적으로 일정한 웨이퍼 제조 방법에 관한 것이다. 본 발명에 따른 웨이퍼 제조 방법에서는 웨이퍼 에지 그라인딩(grinding)을 1차, 2차로 나누어 진행한다. 1차 에지 그라인딩은 래핑(lapping) 전에 실시하며, 2차 에지 그라인딩은 래핑 후 코스틱 에칭(caustic etching)까지 진행한 다음에 실시한다. 1차 에지 그라인딩에서는 목표 프로파일에 대응하는 프로파일을 생성하며, 2차 에지 그라인딩에서는 코스틱 에칭으로 유발된 웨이퍼 둘레 상의 프로파일 변경점을 제거하여 목표 프로파일을 얻는다. 이와 같이 본 발명은, 최종 제품에 에지 치수 변화가 발생하는 것을 억제하기 위하여 에지 그라인딩 공정을 두 번으로 나누어 진행하는 것이며, 특히 결정학적 차이에 따라 발생하는 웨이퍼 지점별 BC 값의 변동을 제거하기 위하여 두 번째의 에지 그라인딩 공정은 그러한 BC 값의 변동을 가져오는 코스틱 에칭 다음에 실시함에 특징이 있다.

Description

웨이퍼 제조 방법{Method of fabricating wafer}
본 발명은 웨이퍼 제조 방법에 관한 것으로, 구체적으로 웨이퍼의 에지를 소정의 프로파일로 가공하는 방법에 관한 것이다. 본 발명은 특히 전면, 배면 및 웨이퍼의 둘레를 따르면서 전면과 배면을 연결하고 정해진 에지 프로파일을 갖는 에지로 이루어진 웨이퍼 제조 방법에 관한 것이며, 그 에지 프로파일이 웨이퍼 전체 둘레에 걸쳐 실질적으로 일정한 웨이퍼 제조 방법에 관한 것으로 정의될 수 있다.
일반적으로 웨이퍼 제조 공정은 슬라이싱(slicing), 에지 그라인딩(edge grinding), 래핑(lapping), 코스틱 에칭(caustic etching), 양면 그라인딩(double side grinding), 에지 폴리싱(edge polishing), 양면 폴리싱(double side polishing), 최종 폴리싱(final polishing) 공정 등으로 크게 나누어 볼 수 있다. 그리고, 에피택셜(epitaxial) 웨이퍼의 경우 이렇게 최종 폴리싱된 웨이퍼 위에 결함이 없는 실리콘 에피택셜층을 성장시켜 제조하게 된다.
슬라이싱 공정에서는 이른바 쵸크랄스키 방법에 의하여 성장된 원통형의 단결정 잉곳(ingot)을 와이어 쏘(wire saw) 등을 이용해 웨이퍼 형태로 얇게 절단한다. 절단된 웨이퍼는 외주면이 고르게 형성되지 못하고 불규칙하게 되어 있다. 이에 외주면을 연삭하여 웨이퍼의 전체 형상을 소정의 직경을 가지는 원 형상으로 만들며 고객 요구 사양에 따라 웨이퍼의 에지 프로파일이 변하도록 가공하는 단계가 에지 그라인딩 공정이다. 래핑 공정에서는 슬라이싱 공정에서 발생한 쏘 마크(saw mark) 등을 개선하고 웨이퍼의 평탄도를 높이기 위해 연마한다. 그 후의 코스틱 에칭 공정에서는 래핑 공정에서의 기계적 데미지(damage)를 제거하기 위해 알칼리 에칭액으로 화학적인 에칭을 실시한다. 양면 그라인딩 공정에서는 웨이퍼의 양면을 연마하여 웨이퍼의 전체적 두께를 보정하고 평탄도(flatness)를 개선한다. 에지 폴리싱 공정에서는 에지 그라인딩 과정에서 에지면에 발생된 손상층을 제거하고 거칠기(roughness)를 향상시키기 위한 연마를 진행한다. 양면 폴리싱 공정에서는 웨이퍼의 평탄도 개선 및 최종 두께를 결정하고, 최종 폴리싱 공정에서는 웨이퍼의 경면화를 통한 파티클(particle) 제어 및 최종 평탄도와 나노토포그래프(nanotopograph)를 제어한다.
일반적으로 에지 프로파일의 각 파라미터는 고객의 반도체 공정에서 확립된 에지 치수에 따른다. 그러므로 고객마다 다양한 에지 치수를 요구하며, 특히 최첨단 공정을 적용하는 고객의 경우보다 엄격한 스펙(spec)을 요구하는 경향이 있으며, 나아가서는 고객 스스로가 고객 공정에 적합한 에지 치수를 요구하는 경우도 있다.
도 1은 에지 프로파일에 있어서 주요한 파라미터를 보이기 위한 도면이다.
두께가 t인 웨이퍼(1)의 에지 프로파일은 웨이퍼에 걸친 단면에 있어서 세 영역, 패시트(2), 즉 웨이퍼 전면의 챔퍼(chamfer)된 영역, 둘레의 웹(3) 및 웨이 퍼 배면의 패시트(4)로 나뉜다. 각각의 경우에 있어서 패시트(2, 4)는 실질적으로 곧은 부분, 챔퍼, 및 웹(3)에 대한 만곡된 천이 영역(5, 6)을 포함한다. 에지 프로파일은 다음의 파라미터에 의해 표현될 수 있다.
- 웨이퍼의 전면의 패시트 각도(θ1) 및 배면의 패시트 각도(θ2) : 기준 평면과 각각의 패시트의 챔퍼 사이의 각도. 2 차원적인 웨이퍼 표면(7, 8) 중 하나 또는 예컨대 척 표면(chuck surface)이 기준 평면으로서 사용될 수 있다.
- 웨이퍼의 전면 상의 패시트 길이(A1) 및 배면 상의 패시트 길이(A2) : 정의된 기준 평면에 평행하게 측정된, 2 차원적인 웨이퍼 표면(7, 8)과 패시트(2, 4)의 교차점과 웨이퍼의 최외각점 사이의 거리.
- 웨이퍼의 전면 상의 패시트 높이(B1) 및 배면 상의 패시트 높이(B2) : 2 차원적인 웨이퍼 표면(7, 8)의 연장면과, 웨이퍼의 최외각점을 지나는 기준 평면에 수직인 면과 패시트(2, 4)의 연장면과의 교점 사이의 거리. 웨이퍼의 두께(t)와 패시트 높이(B1, B2)의 합 사이의 차이 B=t-(B1+B2)에 해당하는 웹 길이(B). 상기 웹은 또한 복수의 곧은 부분을 포함할 수 있다.
- 웨이퍼의 전면 상의 천이 반경(r1) 및 배면 상의 천이 반경(r2) : 챔퍼와 웹(3) 사이의 각각의 천이 영역(5, 6)의 곡률 반경.
이들 파라미터에 따라 에지 프로파일이 크게 변할 수 있다. 따라서, 에지 프로파일이 웹(3)을 갖지 않을 수도 있으며, 이 때 만곡된 천이 영역(5, 6)이 서로 직접적으로 합쳐지고, 이 경우, 적절하다면, 천이 반경(r1 및 r2)이 동일할 수 있다.
그런데, 웨이퍼의 주요 품질 중 하나인, 웨이퍼 에지의 치수를 좌우하는 공정인 에지 그라인딩 공정이 웨이퍼 제조 공정의 가장 처음에 놓여 있다. 이는 웨이퍼 에지가 가공되지 않은 상태에서 래핑을 진행할 경우 웨이퍼 에지가 래핑 캐리어(carrier)와 부딪혀서 손상되는 것을 방지하기 위해서이다. 그러나, 웨이퍼 에지에는 다양한 결정면이 혼합되어 있고 이런 결정면 차이에 기인하여, 후속의 연마, 에칭 등 기계적, 화학적 제거(removal) 공정 진행시 초기 가공된 에지 치수를 그대로 유지하지 못하는 문제가 있다.
특히 코스틱 에칭 공정과 같이 화학적 에칭 공정의 경우 웨이퍼의 결정면에 따라서 그 에칭 속도가 현저한 차이를 보인다. 이에 따라, 실제 에지 치수의 경우 에지 그라인딩 공정에서 가공된 형상이 최종 제품까지 그대로 유지되어야 하지만 웨이퍼 가공 공정을 거치면서 유지되지 않는 결과를 보인다. 반도체 산업이 대용량 미세화가 진행됨에 있어서, 점점 더 에지의 품질 및 치수 관련해서 더욱 더 엄격한 관리를 요구받는 상황에서 기존 공정으로 진행할 경우 웨이퍼 결정면에 따른 에칭 속도 차이에 기인해 에지 프로파일 품질 변동이 존재하므로 문제가 된다. 특히 변동이 일어나는 파라미터는 도 2에 나타낸 BC 값이다.
- BC 값 : 웨이퍼의 최외각점을 지나는 기준 평면에 수직인 선(L1)으로부터 웨이퍼 중심 쪽으로 50㎛ 들어간 위치에서 기준 평면에 수직인 선(L7)과 만곡된 천 이 영역(5, 6)과의 교차점(P6, P7) 사이의 거리.
다음 도 3은 에지 그라인딩 후와 최종 제품에서의 BC 값의 변화를 수치화한 그래프이다.
도 3과 같이 에지 그라인딩(E/G) 공정에서 BC 값(-●-)의 경우 웨이퍼 측정 지점별로 차이가 없이 균일하게 나오는 결과를 보인다. 하지만, 웨이퍼 최종 제품의 BC 값(-▲-)에 있어서, 웨이퍼 노치 기준 90도 각도 간격으로는 에지 그라인딩의 BC 값과 거의 유사한 결과를 보이지만, 45도 간격으로는 에지 그라인딩의 BC 값 대비 현저하게 낮은 결과를 보인다. 이것은 코스틱 에칭 공정에서 사용되고 있는 알칼리 에칭액이, (100) 면에 대한 에칭 속도와 (11l) 면에 대한 에칭 속도가 약 60 내지 100배 다른 이방성을 갖기 때문이다. 따라서, 이러한 문제를 해결하기 위해서는 새로운 개념의 에지 가공 프로세스가 필요하다.
본 발명이 해결하고자 하는 과제는 웨이퍼 에지 프로파일을 결정하는 파라미터, 특히 웨이퍼 최종 제품의 BC 값이 웨이퍼 전체 둘레에 있어서 실질적으로 일정한 웨이퍼 제조 방법을 제공하는 데 있다.
상기 과제를 해결하기 위하여, 본 발명에 따른 웨이퍼 제조 방법에서는 웨이퍼 에지 그라인딩을 1차, 2차로 나누어 진행한다. 1차 에지 그라인딩은 래핑 전에 실시하며, 2차 에지 그라인딩은 래핑 후 코스틱 에칭까지 진행한 다음에 실시한다. 1차 에지 그라인딩에서는 목표 프로파일에 대응하는 프로파일을 생성하며, 2차 에지 그라인딩에서는 코스틱 에칭으로 유발된 웨이퍼 둘레 상의 프로파일 변경점을 제거하여 목표 프로파일을 얻는다.
본 발명에 따라 제조되는 웨이퍼는 웨이퍼의 둘레 전체에서 실질적으로 균일하고 좁은 공차 범위를 만족하는 매우 정밀한 에지 프로파일을 갖는다. 특히 종래 결정학적 차이에 따라 발생하던 웨이퍼 지점별 BC 값의 변동을 억제할 수 있다.
따라서, 웨이퍼를 큰 정밀도 및 높은 수율로 제조할 수 있으며, 이러한 웨이퍼를 이용한 전자 소자의 제작 중에 부정확한 에지 형상에 의해 야기되는 양품률의 손실은 결과적으로 신뢰성 있게 방지될 수 있다.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
먼저, 종래와 같은 가공 프로세스 상에서 에지 그라인딩 이후의 후속 공정에서 상기와 같은 에지 치수에 변화를 주는 공정을 확인하기 위해 주요 제거 공정(에지 그라인딩, 래핑, 코스틱 에칭, 양면 그라인딩, 양면 폴리싱) 완료 후 에지에서의 BC 값을 측정하였다. 도 4는 그 결과를 도시한 그래프이다.
도 4에서 -●-는 에지 그라인딩(E/G) 후의 BC 값을, -■-는 래핑(lapping) 후의 BC 값을, -△-는 코스틱 에칭(C/E) 후의 BC 값을, -ㅧ-는 양면 그라인딩(DSG) 후의 BC 값을, -◆-는 양면 폴리싱(DSP) 완료 후의 BC 값을 나타낸다.
도 4에서 보듯이, 에지 그라인딩 후 후속 제거 공정 중 코스틱 에칭 공정에서 BC 값의 변동이 처음 나타나는 것을 알 수가 있다. 앞에서 언급한 바와 같이, 웨이퍼 에지의 둘레를 따라 노치 기준 각도별로 여러 가지의 결정면이 존재하는데, 웨이퍼 45도 지점에서의 패시트(2) 결정면은 (100)면이고 웨이퍼 90도 지점에서의 패시트(2) 결정면은 (111)면이다. 그런데 코스틱 에칭의 식각액(44mg의 KOH를 100ml H2O에 희석한 85℃의 용액)의 경우 (100)면에 대한 에칭 속도는 1.4㎛/min임에 반하여 (111)면에 대한 에칭 속도는 0.0035㎛/min에 불과하다. 이러한 에칭 속도 차이에 의해 웨이퍼 45도 지점에서 에지가 보다 많이 식각되어 천이 영역(5, 6)이 완만해지면서 BC 값이 다른 지점에 비해 작아지게 되므로 웨이퍼 지점별로 BC 값의 차이가 발생하는 것이다.
본 발명에서는 이와 같이 후속 제거 공정에서 발생하는 에지 치수의 변화를 억제하기 위해 다음과 같은 방법을 제안한다. 도 5는 본 발명에 따른 웨이퍼 제조 방법의 순서도이다.
도 5를 참조하면, 먼저 실리콘 잉곳을 슬라이싱하여 웨이퍼를 제조(S1)한 다음, 상기 슬라이싱된 웨이퍼의 에지를 1차 그라인딩하여 목표 프로파일에 대응하는 프로파일을 얻는 에지 프로파일 생성 단계(S2)를 수행한다.
일반적인 1회 에지 그라인딩의 경우 종래에는 거친 가공과 미세 가공의 2 단계로 구성하는 것이 일반적인데, 상기 거친 가공에서는 800 메쉬의 입도를 갖는 메탈 본드 휠(metal bond wheel)을 사용하며, 미세 가공에서는 1500 메쉬의 입도를 갖는 메탈 본드 휠을 사용한다. 여기에서, 상기 미세 가공은 거친 가공에 의해 발생된 대략 30㎛ 두께의 손상층을 제거함으로써 에지 연마 공정에서의 가공 부하를 줄임과 아울러, 연마 가공 시간을 단축하기 위해 실시한다.
그러나 본 발명에 따른 1차 에지 그라인딩 공정에서는 거친 입도, 600 혹은 800 메쉬의 입도를 갖는 메탈 본드 휠과 같은 연삭 공구를 통해 거친 가공만 실시한다. 에지 모폴러지(edge morphology) 개선을 위해서는 덜 거친 800 메쉬를 적용하는 것이 유리하나 가공 시간 절감을 위해 600 메쉬를 사용해도 무방하다.
1차 에지 그라인딩에 따른 에지 프로파일 생성 단계(S2)에서, 에지에는 목표 프로파일에 대응하는 프로파일, 즉 기하학적으로 목표 프로파일과 유사한 프로파일이 얻어진다. 목표 프로파일은 에지 프로파일 가공 단계 이후에 에지가 갖도록 의도된 프로파일이며 목표 프로파일의 형태는 웨이퍼의 고객에 의해 사전에 정해진다. 1차 에지 그라인딩에 따른 손상층을 후속 공정에서 제거하여야 하며 후속 공정 등에서 에칭 등으로 제거되는 양까지 감안하여 최종 목표 프로파일을 얻을 수 있는 에지 프로파일을 설정해 두어야 한다. 즉, 후속하는 단계들에서, 에지는 화학적으로 또 기계적으로 가공된다. 이 경우에 이루어지는 재료 제거로 목표 프로파일이 얻어지므로 후속 공정들에서의 재료 제거 양을 미리 고려하여 1차 에지 그라인딩에서 얻을 프로파일을 정해 놓아야 하고 그에 따른 연삭량, 연삭 시간 등의 조건을 설정해야 한다.
다음으로, 상기 1차 에지 그라인딩된 웨이퍼를 래핑(S3)하고, 상기 래핑된 웨이퍼를 코스틱 에칭한다(S4). 도 4에서 본 바와 같이, 래핑에 의해 10㎛ 이내로 BC 값이 감소하지만 특별히 웨이퍼 지점에 따른 변동은 없다. 그러나, 코스틱 에칭 후에는 앞서 언급한 바와 같이 결정학 면에 따른 에칭 속도 차이에 따라 웨이퍼 지점별로 BC 값의 변동이 초래되며 지점별 차이는 40㎛ 정도에 달한다.
그러므로 본 발명에서는, 상기 에칭된 웨이퍼의 에지를 2차 그라인딩하여 상기 코스틱 에칭으로 유발된 웨이퍼 둘레 상의 프로파일 변경점을 제거하여 목표 프로파일을 얻는 에지 프로파일 가공 단계(S5)를 수행한다.
2차 에지 그라인딩에서는 이러한 프로파일 변경점을 모두 제거하여 실질적으로 웨이퍼 둘레를 따라 BC 값이 균일해지도록 웨이퍼 에지를 그라인딩하여 목표 프로파일을 얻는다. 2차 에지 그라인딩 공정에서는 거친 입도를 갖는 연삭 공구를 통해 가공한 후 미세 입도를 갖는 연삭 공구를 통해 가공한다. 거친 입도의 연삭 공구는 800 메쉬를, 미세 입도의 연삭 공구는 2000 혹은 3000 메쉬를 적용할 수 있다. 거친 입도의 연삭 공구를 이용한 거친 가공에서는 웨이퍼 지점별 BC 값 차이를 줄이면서도 목표 프로파일에 매우 근접하도록 연삭량을 정해야 하며, 이후 미세 입도의 연삭 공구를 이용한 미세 가공에서는 거친 가공에서 발생한 손상층을 제거하는 연삭을 실시한다. 미세 입도의 연삭 공구 역시 에지 모폴러지 개선 유무에 따라 2000 메쉬 또는 3000 메쉬를 선택하여 적용할 수가 있다.
이후에는 상기 2차 에지 그라인딩된 웨이퍼를 그라인딩(S6)하는데, 통상의 양면 그라인딩 방법을 적용할 수 있다. 그런 다음, 상기 그라인딩된 웨이퍼에 발생된 가공변질층(surface degraded layer)을 제거하기 위해 슬라이트 에칭(S7)할 수 있다. 이것은 물론 경우에 따라서는 생략 가능한 단계이다.
다음, 상기 슬라이트 에칭된 웨이퍼의 에지를 폴리싱하는 단계(S8) 및 상기 에지 폴리싱된 웨이퍼를 폴리싱하는 단계(S9)를 수행하며, 이러한 단계들은 앞에서도 언급한 바와 같은 통상의 폴리싱 단계들을 이용할 수가 있다.
이와 같이 개선된 웨이퍼 제조 방법은 에지 그라인딩 공정을 기존의 1회가 아니라 2회에 걸쳐서 진행을 한다. 1차 에지 그라인딩 공정의 경우 기존의 에지 그라인딩 단계에서 진행을 하며, 에지 치수의 변화를 야기하는 코스틱 에칭 이후 최종적인 2차 에지 그라인딩 공정을 진행하는 것이다.
본 발명과 같이 개선된 공정을 진행한 경우와 기존 방법으로 진행한 경우, 에지 그라인딩 후 최종 제품에서의 BC 값의 변화는 도 6과 같다.
에지 그라인딩 후 BC 값(-●-)과 비교할 때 본 발명에서의 개선 공정 적용시 BC 값(-▲)의 변동이 종래 개선 전(-□-)에 비하여 상당히 개선된 결과를 보임을 확인할 수가 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
도 1은 에지 프로파일에 있어서 주요한 파라미터를 보이기 위한 도면이다.
도 2는 에지 프로파일에 있어서 BC 값을 보이기 위한 도면이다.
도 3은 에지 그라인딩 후와 최종 제품에서의 BC 값의 변화를 수치화한 그래프이다.
도 4는 주요 제거 공정 완료 후 에지에서의 BC 값을 측정한 그래프이다.
도 5는 본 발명에 따른 웨이퍼 제조 방법의 순서도이다.
도 6은 본 발명과 같이 개선된 공정을 진행한 경우와 기존 방법으로 진행한 경우, 에지 그라인딩 후 최종 제품에서의 BC 값의 변화를 보여주는 그래프이다.

Claims (5)

  1. 실리콘 잉곳을 슬라이싱(slicing)하여 웨이퍼를 제조하는 단계;
    상기 슬라이싱된 웨이퍼의 에지를 1차 그라인딩하여 목표 프로파일에 대응하는 프로파일을 얻는 에지 프로파일 생성 단계;
    상기 1차 에지 그라인딩된 웨이퍼를 래핑(lapping)하는 단계;
    상기 래핑된 웨이퍼를 코스틱 에칭(caustic etching)하는 단계;
    상기 에칭된 웨이퍼의 에지를 2차 그라인딩하여 상기 코스틱 에칭으로 유발된 웨이퍼 둘레 상의 프로파일 변경점을 제거하여 목표 프로파일을 얻는 에지 프로파일 가공 단계;
    상기 2차 에지 그라인딩된 웨이퍼를 그라인딩하는 단계;
    상기 슬라이트 에칭된 웨이퍼의 에지를 폴리싱(polishing)하는 단계; 및
    상기 에지 폴리싱된 웨이퍼를 폴리싱하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 제조 방법.
  2. 제1항에 있어서, 상기 에지 프로파일 생성 단계에서, 상기 에지를 거친 입도의 연삭 공구를 통해 가공하는 것을 특징으로 하는 웨이퍼 제조 방법.
  3. 제2항에 있어서, 상기 거친 입도의 연삭 공구는 600 메쉬 또는 800 메쉬인 것을 특징으로 하는 웨이퍼 제조 방법.
  4. 제1항에 있어서, 상기 에지 프로파일 가공 단계에서, 상기 에지를 거친 입도의 연삭 공구를 통해 가공한 후 미세 입도의 연삭 공구를 통해 가공하는 것을 특징으로 하는 웨이퍼 제조 방법.
  5. 제4항에 있어서, 상기 거친 입도의 연삭 공구는 800 메쉬이고 상기 미세 입도의 연삭 공구는 2000 메쉬 또는 3000 메쉬인 것을 특징으로 하는 웨이퍼 제조 방법.
KR1020080076094A 2008-08-04 2008-08-04 웨이퍼 제조 방법 KR100999361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080076094A KR100999361B1 (ko) 2008-08-04 2008-08-04 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076094A KR100999361B1 (ko) 2008-08-04 2008-08-04 웨이퍼 제조 방법

Publications (2)

Publication Number Publication Date
KR20100015163A true KR20100015163A (ko) 2010-02-12
KR100999361B1 KR100999361B1 (ko) 2010-12-09

Family

ID=42088340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076094A KR100999361B1 (ko) 2008-08-04 2008-08-04 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR100999361B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383427A (zh) * 2017-03-13 2019-10-25 信越半导体株式会社 晶圆的制造方法
KR20200105260A (ko) * 2019-02-28 2020-09-07 에임즈마이크론 주식회사 질화갈륨 기판의 가공 장치 및 가공 방법
CN117161839A (zh) * 2023-11-01 2023-12-05 山东有研艾斯半导体材料有限公司 一种改善硅抛光片边缘机械损伤的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383427A (zh) * 2017-03-13 2019-10-25 信越半导体株式会社 晶圆的制造方法
KR20190124728A (ko) * 2017-03-13 2019-11-05 신에쯔 한도타이 가부시키가이샤 웨이퍼의 제조방법
US11361959B2 (en) 2017-03-13 2022-06-14 Shin-Etsu Handotai Co., Ltd. Method for manufacturing wafer
CN110383427B (zh) * 2017-03-13 2023-01-03 信越半导体株式会社 晶圆的制造方法
KR20200105260A (ko) * 2019-02-28 2020-09-07 에임즈마이크론 주식회사 질화갈륨 기판의 가공 장치 및 가공 방법
CN117161839A (zh) * 2023-11-01 2023-12-05 山东有研艾斯半导体材料有限公司 一种改善硅抛光片边缘机械损伤的方法
CN117161839B (zh) * 2023-11-01 2024-02-06 山东有研艾斯半导体材料有限公司 一种改善硅抛光片边缘机械损伤的方法

Also Published As

Publication number Publication date
KR100999361B1 (ko) 2010-12-09

Similar Documents

Publication Publication Date Title
KR100887269B1 (ko) 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법
US8231430B2 (en) Wafer production method
KR102537796B1 (ko) 인화인듐 기판 및 인화인듐 기판의 제조 방법
KR102537794B1 (ko) 인화인듐 기판 및 인화인듐 기판의 제조 방법
TWI747695B (zh) 磷化銦基板
KR100999361B1 (ko) 웨이퍼 제조 방법
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
CN102636953A (zh) 形成模板的衬底以及检测方法
JP4449088B2 (ja) 半導体ウエハーおよびその製造方法
CN109755145B (zh) 晶片以及用于分析该晶片形状的方法
JP2008177287A (ja) 化合物半導体ウェハ
US20220115226A1 (en) Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
JP5343400B2 (ja) 半導体ウェーハの製造方法
JP2001044084A (ja) 半導体ウエハ
JP2015153999A (ja) 半導体ウェーハの製造方法
KR102413432B1 (ko) 웨이퍼 및 그 형상 분석 방법
WO2024209989A1 (ja) 角型シリコン基板とその製造方法
JPH04113619A (ja) ウェーハおよびその製造方法
JP4011300B2 (ja) 半導体ウエハーおよびその製造方法
EP2128895A2 (en) Semiconductor wafer
JP2024148284A (ja) 角型シリコン基板とその製造方法
JPH07283176A (ja) 半導体ウェハの研磨方法
KR20170009258A (ko) 웨이퍼의 노치 연삭 장치
JP2009103862A (ja) 光学素子の製造方法および光学素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 10