JPH07283176A - 半導体ウェハの研磨方法 - Google Patents
半導体ウェハの研磨方法Info
- Publication number
- JPH07283176A JPH07283176A JP6953194A JP6953194A JPH07283176A JP H07283176 A JPH07283176 A JP H07283176A JP 6953194 A JP6953194 A JP 6953194A JP 6953194 A JP6953194 A JP 6953194A JP H07283176 A JPH07283176 A JP H07283176A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing
- orientation flat
- lapping
- cleavage plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】オリエンテーションフラット部のへき開面のチ
ッピングを大幅に減少させ、鏡面研磨工程の歩留りを向
上する。 【構成】インゴットからスライスしたＧａＡｓウェハを
角形に整形する（ステップ１１）。ウェハサイズはオリ
エンテーションフラット部のへき開面出し作業が可能で
最終的な大きさを確保できる大きさとする。次いで、エ
ッチングする（ステップ１２）。その後、両面同時ラッ
ピングでラッピング加工を行う（ステップ１３）。ラッ
ピング加工後、角形ウェハの一辺のへき開面出し作業を
行う（ステップ１４）。さらに、へき開面を出した面を
除き残りのウェハ外周部の面取り加工を行い、所定の直
径、所定のオリエンテーションフラット長の円形ウェハ
に整形する（ステップ１５）。その後、エッチングを行
い（ステップ１６）、さらにポリッシングを行ってウェ
ハを鏡面仕上げする（ステップ１７）。
ッピングを大幅に減少させ、鏡面研磨工程の歩留りを向
上する。 【構成】インゴットからスライスしたＧａＡｓウェハを
角形に整形する（ステップ１１）。ウェハサイズはオリ
エンテーションフラット部のへき開面出し作業が可能で
最終的な大きさを確保できる大きさとする。次いで、エ
ッチングする（ステップ１２）。その後、両面同時ラッ
ピングでラッピング加工を行う（ステップ１３）。ラッ
ピング加工後、角形ウェハの一辺のへき開面出し作業を
行う（ステップ１４）。さらに、へき開面を出した面を
除き残りのウェハ外周部の面取り加工を行い、所定の直
径、所定のオリエンテーションフラット長の円形ウェハ
に整形する（ステップ１５）。その後、エッチングを行
い（ステップ１６）、さらにポリッシングを行ってウェ
ハを鏡面仕上げする（ステップ１７）。
Description
【０００１】
【産業上の利用分野】本発明はオリエンテーションにへ
き開面が要求される円形の半導体ウェハの研磨方法に関
するものである。
き開面が要求される円形の半導体ウェハの研磨方法に関
するものである。
【０００２】
【従来の技術】半導体ウェハでは、オリエンテーション
フラット形状を正確に出すことが要求される。例えば半
導体レーザ用に使用される円形ＧａＡｓウェハは、デバ
イス製造プロセスにおいて、オリエンテーションフラッ
トの精度が非常に重要なポイントとなる。このため、オ
リエンテーションフラットは機械加工面ではなく、結晶
のへき開面が要求される場合が多い。
フラット形状を正確に出すことが要求される。例えば半
導体レーザ用に使用される円形ＧａＡｓウェハは、デバ
イス製造プロセスにおいて、オリエンテーションフラッ
トの精度が非常に重要なポイントとなる。このため、オ
リエンテーションフラットは機械加工面ではなく、結晶
のへき開面が要求される場合が多い。
【０００３】このオリエンテーションフラットをへき開
面とするウェハを鏡面研磨するためには、従来は図２に
示すように、まず、へき開面出し作業を行い（ステップ
２１）、次に、そのへき開面を除いた残りの外周部を面
取り加工し（ステップ２２）、さらにエッチング（ステ
ップ２３）、ラッピング（ステップ２４）、エッチング
（ステップ２５）、およびポリッシング（ステップ２
６）の加工を施していた。
面とするウェハを鏡面研磨するためには、従来は図２に
示すように、まず、へき開面出し作業を行い（ステップ
２１）、次に、そのへき開面を除いた残りの外周部を面
取り加工し（ステップ２２）、さらにエッチング（ステ
ップ２３）、ラッピング（ステップ２４）、エッチング
（ステップ２５）、およびポリッシング（ステップ２
６）の加工を施していた。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
の鏡面研磨方法では、オリエンテーションフラットのへ
き開面出し後に、砥粒による機械加工であるラッピング
加工を施すので、オリエンテーションフラットのへき開
面がダメージを受け、微小なチッピングが発生するとい
う欠点があった。
の鏡面研磨方法では、オリエンテーションフラットのへ
き開面出し後に、砥粒による機械加工であるラッピング
加工を施すので、オリエンテーションフラットのへき開
面がダメージを受け、微小なチッピングが発生するとい
う欠点があった。
【０００５】このチッピングは最終工程の研磨布による
ポリッシング加工でも除去することが困難であり、製造
歩留りを低下させる大きな要因となっていた。
ポリッシング加工でも除去することが困難であり、製造
歩留りを低下させる大きな要因となっていた。
【０００６】本発明の目的は、前述した従来の欠点を解
消し、オリエンテーションフラットのへき開面のチッピ
ングを大幅に減少させることが可能な半導体ウェハの研
磨方法を提供することにある。
消し、オリエンテーションフラットのへき開面のチッピ
ングを大幅に減少させることが可能な半導体ウェハの研
磨方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体ウェハの
研磨方法は、円形のウェハのオリエンテーションフラッ
トがへき開面を要求される半導体ウェハを研磨する方法
において、ラッピング加工までは最終形状が確保できる
大きさでウェハを加工し、ラッピング後にオリエンテー
ションフラットのへき開面出しを行ない、その後ポリッ
シングを行うようにしたものである。
研磨方法は、円形のウェハのオリエンテーションフラッ
トがへき開面を要求される半導体ウェハを研磨する方法
において、ラッピング加工までは最終形状が確保できる
大きさでウェハを加工し、ラッピング後にオリエンテー
ションフラットのへき開面出しを行ない、その後ポリッ
シングを行うようにしたものである。
【０００８】
【作用】ラッピング加工までの工程には、スライス工
程、整形工程、エッチング工程がある。スライス工程で
は、規定の厚さおよび面方位にダイヤモンドブレードで
切断する。整形工程では、ウェハサイズがラッピング加
工まで、オリエンテーションフラット部のへき開面出し
作業が可能で最終的な大きさを確保できる大きさにウェ
ハを加工する。その加工歪みをエッチング工程により取
り除く。ラッピング加工は、スライスされたウェハの平
坦度、厚さを揃えるために行なわれる。これには片面方
式および両面方式がある。
程、整形工程、エッチング工程がある。スライス工程で
は、規定の厚さおよび面方位にダイヤモンドブレードで
切断する。整形工程では、ウェハサイズがラッピング加
工まで、オリエンテーションフラット部のへき開面出し
作業が可能で最終的な大きさを確保できる大きさにウェ
ハを加工する。その加工歪みをエッチング工程により取
り除く。ラッピング加工は、スライスされたウェハの平
坦度、厚さを揃えるために行なわれる。これには片面方
式および両面方式がある。
【０００９】ラッピング後に行なわれるオリエンテーシ
ョンフラットのへき開面出しは、オリエンテーションフ
ラット形状を正確に出すように、そのオリエンテーショ
ンフラットの要求されるへき開面をへき開する。
ョンフラットのへき開面出しは、オリエンテーションフ
ラット形状を正確に出すように、そのオリエンテーショ
ンフラットの要求されるへき開面をへき開する。
【００１０】ポリシングでは、ウェハ表面の加工歪層を
除去し、歪みのない鏡面を得るためケミカルポリッシン
グまたはメカノケミカルポリッシングを行なう。最後
に、それまでのプロセスで汚染された表面を清浄にし、
酸化物のない鏡面を得る。
除去し、歪みのない鏡面を得るためケミカルポリッシン
グまたはメカノケミカルポリッシングを行なう。最後
に、それまでのプロセスで汚染された表面を清浄にし、
酸化物のない鏡面を得る。
【００１１】なお、へき開面出し工程後、砥石による面
取り加工を行なうが、この面取りではデバイス製造プロ
セスで周辺欠けなどが発生しないようにするとともに、
最終的な外周寸法を正確に出す。また、要所にスライス
あるいはラッピングされたウェハの加工歪により生じた
反りを取り除くためのエッチング処理工程が入れる。
取り加工を行なうが、この面取りではデバイス製造プロ
セスで周辺欠けなどが発生しないようにするとともに、
最終的な外周寸法を正確に出す。また、要所にスライス
あるいはラッピングされたウェハの加工歪により生じた
反りを取り除くためのエッチング処理工程が入れる。
【００１２】このようにして、ウェハのオリエンテーシ
ョンフラット部のへき開面出し作業を、ラッピング加工
の後に行なうと、まだ加工面にへき開面が表われていな
いので、ラッピング加工を受けず、へき開面のチッピン
グが大幅に減少する。したがって、チッピングによる製
造歩留りの低下を抑えることができる。
ョンフラット部のへき開面出し作業を、ラッピング加工
の後に行なうと、まだ加工面にへき開面が表われていな
いので、ラッピング加工を受けず、へき開面のチッピン
グが大幅に減少する。したがって、チッピングによる製
造歩留りの低下を抑えることができる。
【００１３】ウェハは、ＧａＡｓ、ＩｎＰ等の化合物半
導体ウェハ等であり、特に制限はない。オリエンテーシ
ョンフラットは主オリエンテーションフラット、副オリ
エンテーションフラットの区別なく適用できる。へき開
面は例えば（０１’１’）、（０１’１）である
（「１」の横に付けた「’」は「１」の上に付けた上線
を意味する。）。
導体ウェハ等であり、特に制限はない。オリエンテーシ
ョンフラットは主オリエンテーションフラット、副オリ
エンテーションフラットの区別なく適用できる。へき開
面は例えば（０１’１’）、（０１’１）である
（「１」の横に付けた「’」は「１」の上に付けた上線
を意味する。）。
【００１４】がある。
【００１５】
【実施例】本発明の半導体ウェハの研磨方法をＧａＡｓ
ウェハに適用した実施例を説明する。図１に本実施例の
工程手順を示す。
ウェハに適用した実施例を説明する。図１に本実施例の
工程手順を示す。
【００１６】まず、ボート成長法により製造したインゴ
ットからスライスしたＧａＡｓウェハ２５枚を５４×５
４mmの角形に整形した（ステップ１１）。このウェハサ
イズはオリエンテーションフラット部のへき開面出し作
業が可能で最終的にφ５０mmが確保できる大きさであ
る。次いで、スライスや整形で生じた加工歪、反りを除
去するために、このウェハをアンモニア系のエッチャン
トでエッチングした（ステップ１２）。
ットからスライスしたＧａＡｓウェハ２５枚を５４×５
４mmの角形に整形した（ステップ１１）。このウェハサ
イズはオリエンテーションフラット部のへき開面出し作
業が可能で最終的にφ５０mmが確保できる大きさであ
る。次いで、スライスや整形で生じた加工歪、反りを除
去するために、このウェハをアンモニア系のエッチャン
トでエッチングした（ステップ１２）。
【００１７】その後、両面同時ラッピングでラッピング
加工を行った（ステップ１３）。研磨材はアルミナ系の
ものを水に溶かしたスラリを使用した。
加工を行った（ステップ１３）。研磨材はアルミナ系の
ものを水に溶かしたスラリを使用した。
【００１８】ラッピング加工後、角形ウェハの一辺のへ
き開面出し作業を行った（ステップ１４）。へき開面は
（０１’１’）とした。
き開面出し作業を行った（ステップ１４）。へき開面は
（０１’１’）とした。
【００１９】さらに、へき開面を出した面のみについて
は面取りを行わず、残りのウェハ外周部の面取り加工を
行い、所定の直径φ５０mm、オリエンテーションフラッ
トの長さ１６mmの円形ウェハに整形した（ステップ１
５）。
は面取りを行わず、残りのウェハ外周部の面取り加工を
行い、所定の直径φ５０mm、オリエンテーションフラッ
トの長さ１６mmの円形ウェハに整形した（ステップ１
５）。
【００２０】その後、ラッピングで生じた加工歪、反り
を除去するためにエッチングを行った（ステップ１
６）。このエッチングでも上述したアンモニア系のエッ
チャントを使用した。さらにポリッシングを行ってウェ
ハを鏡面仕上げした（ステップ１７）。研磨液は砥粒を
加えたメカノケミカル液を使用し、研磨布に１層構造の
硬めの不織布を使用した。
を除去するためにエッチングを行った（ステップ１
６）。このエッチングでも上述したアンモニア系のエッ
チャントを使用した。さらにポリッシングを行ってウェ
ハを鏡面仕上げした（ステップ１７）。研磨液は砥粒を
加えたメカノケミカル液を使用し、研磨布に１層構造の
硬めの不織布を使用した。
【００２１】本実施例により鏡面研磨されたウェハ２５
枚を全て５０倍のノマルスキー顕微鏡で観察したとこ
ろ、大小を問わずチッピングの発生は全く認められなか
った。
枚を全て５０倍のノマルスキー顕微鏡で観察したとこ
ろ、大小を問わずチッピングの発生は全く認められなか
った。
【００２２】このように本実施例によれば、ラッピング
加工までは最終形状が確保できる大きさでＧａＡｓウェ
ハを加工し、ラッピング後にオリエンテーションフラッ
トのへき開面出しを行ない、その後ポリッシングを行う
ようにしたので、特に、硬度がＳｉの半分以下であり傷
つきやすいＧａＡｓウェハを鏡面研磨する場合であって
も、オリエンテーションフラットに微小チッピングが発
生するのを有効に防止できる。
加工までは最終形状が確保できる大きさでＧａＡｓウェ
ハを加工し、ラッピング後にオリエンテーションフラッ
トのへき開面出しを行ない、その後ポリッシングを行う
ようにしたので、特に、硬度がＳｉの半分以下であり傷
つきやすいＧａＡｓウェハを鏡面研磨する場合であって
も、オリエンテーションフラットに微小チッピングが発
生するのを有効に防止できる。
【００２３】したがって、ＧａＡｓ系半導体レーザのデ
バイス製造プロセスにおいて要求されるオリエンテーシ
ョンフラットの精度を十分満足させることができ、半導
体レーザの歩留りを向上することができる。
バイス製造プロセスにおいて要求されるオリエンテーシ
ョンフラットの精度を十分満足させることができ、半導
体レーザの歩留りを向上することができる。
【００２４】なお、上記実施例ではエッチング量、ラッ
ピング量、ポリッシング量を特に規定していないが、本
発明はそれらに依存するものではなく、また、実施例の
エッチング方法、ラッピング方法、およびポリッシング
方法に限定されるものでもない。いずれによってもチッ
ピングの発生を有効に防止することができる。
ピング量、ポリッシング量を特に規定していないが、本
発明はそれらに依存するものではなく、また、実施例の
エッチング方法、ラッピング方法、およびポリッシング
方法に限定されるものでもない。いずれによってもチッ
ピングの発生を有効に防止することができる。
【００２５】また、上記実施例では、面取り後にエッチ
ングを行なうようにしたが、これをラッピング後に行な
うようにしてもよい。
ングを行なうようにしたが、これをラッピング後に行な
うようにしてもよい。
【００２６】さらに、本実施例ではウェハを５４×５４
mmの角形に整形してラッピング加工を行ったが、このサ
イズはオリエンテーションフラット部のへき開面出し作
業が可能で最終的にφ５０mmが確保できるサイズのもの
であればいずれでもよい。またへき開面出し時のウェハ
形状は、角形に限定されるものではなく、任意の形状で
もよい。したがって、ＬＥＣ法によって成長させた円柱
状インゴットからスライスしたウェハにも適用できる。
mmの角形に整形してラッピング加工を行ったが、このサ
イズはオリエンテーションフラット部のへき開面出し作
業が可能で最終的にφ５０mmが確保できるサイズのもの
であればいずれでもよい。またへき開面出し時のウェハ
形状は、角形に限定されるものではなく、任意の形状で
もよい。したがって、ＬＥＣ法によって成長させた円柱
状インゴットからスライスしたウェハにも適用できる。
【００２７】
【発明の効果】本発明によれば、ラッピング後にへき開
面出しを行なうようにしたので、オリエンテーションフ
ラット部のへき開面のチッピングを大幅に減少すること
ができ、製品歩留りを向上させることができる。
面出しを行なうようにしたので、オリエンテーションフ
ラット部のへき開面のチッピングを大幅に減少すること
ができ、製品歩留りを向上させることができる。
【図１】本発明の半導体ウェハの研磨方法の実施例を説
明するためのＧａＡｓウェハの研磨工程図。
明するためのＧａＡｓウェハの研磨工程図。
【図２】従来の半導体ウェハの研磨方法を説明するため
のＧａＡｓウェハの研磨工程図。
のＧａＡｓウェハの研磨工程図。
Claims (2)
- 【請求項１】円形のウェハのオリエンテーションフラッ
トがへき開面を要求される半導体ウェハを研磨する方法
において、ラッピング加工までは最終形状が確保できる
大きさにウェハを加工し、ラッピング後にオリエンテー
ションフラットのへき開面出しを行ない、その後ポリッ
シングを行うことを特徴とする半導体ウェハの研磨方
法。 - 【請求項２】上記へき開面出しを行なった後ポリッシン
グ前に、面出しの行なわれたへき開面を除いたウェハ外
周部に面取り加工を施すことを特徴とする請求項１に記
載の半導体ウェハの研磨方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6953194A JPH07283176A (ja) | 1994-04-07 | 1994-04-07 | 半導体ウェハの研磨方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6953194A JPH07283176A (ja) | 1994-04-07 | 1994-04-07 | 半導体ウェハの研磨方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283176A true JPH07283176A (ja) | 1995-10-27 |
Family
ID=13405406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6953194A Pending JPH07283176A (ja) | 1994-04-07 | 1994-04-07 | 半導体ウェハの研磨方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283176A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201518A (ja) * | 2007-05-14 | 2007-08-09 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハの製造方法 |
-
1994
- 1994-04-07 JP JP6953194A patent/JPH07283176A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201518A (ja) * | 2007-05-14 | 2007-08-09 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハの製造方法 |
| JP4541382B2 (ja) * | 2007-05-14 | 2010-09-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3658454B2 (ja) | 半導体ウェハの製造方法 | |
| EP1643545B1 (en) | Method of processing silicon wafer | |
| EP0221454B1 (en) | Method of producing wafers | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
| US6753256B2 (en) | Method of manufacturing semiconductor wafer | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| US5899744A (en) | Method of manufacturing semiconductor wafers | |
| US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
| US6080641A (en) | Method of manufacturing semiconductor wafer | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| US20090311862A1 (en) | Method for manufacturing a semiconductor wafer | |
| JPH07283176A (ja) | 半導体ウェハの研磨方法 | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| TWI810847B (zh) | 磷化銦基板 | |
| KR980011977A (ko) | 경면 연마 웨이퍼 제조방법 | |
| JPH1131670A (ja) | 半導体基板の製造方法 | |
| JP2005032804A (ja) | 半導体ウェハの加工方法 | |
| JP2001093865A (ja) | 半導体ウェーハの製造方法 | |
| US20090311808A1 (en) | Method for producing semiconductor wafer | |
| CN116097404A (zh) | 磷化铟基板 | |
| KR20000060602A (ko) | 반도체 웨이퍼 제조 방법 | |
| JP2003257899A (ja) | ウエハー加工方法 | |
| JP2002173398A (ja) | ランガサイト型酸化物単結晶ウェハの製造方法 |