CN116097404A - 磷化铟基板 - Google Patents

磷化铟基板 Download PDF

Info

Publication number
CN116097404A
CN116097404A CN202280001864.8A CN202280001864A CN116097404A CN 116097404 A CN116097404 A CN 116097404A CN 202280001864 A CN202280001864 A CN 202280001864A CN 116097404 A CN116097404 A CN 116097404A
Authority
CN
China
Prior art keywords
wafer
main surface
plane
indium phosphide
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001864.8A
Other languages
English (en)
Inventor
冈俊介
铃木健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021145784A external-priority patent/JP7055233B1/ja
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN116097404A publication Critical patent/CN116097404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种磷化铟基板，其在晶片表面的镜面研磨后，能良好地抑制将用于研磨的板从晶片背面侧剥离时碎屑的产生。一种磷化铟基板，在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距主面的距离成为100μm以上且200μm以下的所有平面A而言均为0°＜θ≤120°，在与晶片边缘正交的剖面中，在主面侧和主面的相反面侧具有边缘圆角，从主面侧的晶片边缘起的倒角宽度Xf为50μm以上且130μm以下，从主面的相反面侧的晶片边缘起的倒角宽度Xb为150μm以上且400μm以下，所述磷化铟基板的厚度为330μm以上且700μm以下。

Description

磷化铟基板
技术领域
本发明涉及一种磷化铟基板。
背景技术
磷化铟(InP)是由III族的铟(In)和V族的磷(P)构成的III－V族化合物半导体材料。作为半导体材料的特性，具有如下特性：在室温下，带隙为1.35eV，电子迁移率为4600cm2/V·s左右，高电场下的电子迁移率成为比硅、砷化镓这样的其他一般的半导体材料高的值。此外，还具有如下特征：在常温常压下的稳定的晶体结构为立方晶的闪锌矿型结构，其晶格常数具有比砷化镓(GaAs)、磷化镓(GaP)等化合物半导体大的晶格常数。
成为磷化铟基板的原料的磷化铟的锭通常在被切片为规定的厚度，被磨削为所期望的形状，经适当机械研磨后，为了去除研磨屑、因研磨产生的损伤，而供于蚀刻、精密研磨(抛光)等。
有时在磷化铟基板的主面，通过外延生长来设置外延晶体层(专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2003－218033号公报
发明内容
发明所要解决的问题
在实施了外延生长后，进一步进行之后的工序的情况下，由于不需要基板的厚度，因此通过背磨(back lap)等方法从晶片背面进行研磨，使基板例如变薄至100μm以上且200μm以下。在此，晶片的边缘部一般为尖锐的形状，因此存在如下问题点：在通过背面研磨(也称为背磨)等方法从晶片背面进行研磨时，边缘部会进一步变尖，因此晶片会变得容易破碎。
对于这样的问题，有如下的技术：通过控制晶片的表面倒角部分的倒角宽度和圆弧部的半径R，从而抑制通过背磨等方法从晶片背面进行研磨时的边缘部的尖锐。此时，晶片的倒角部分的研磨一般设计为上下对称，因此晶片的背面也被研磨成相同的形状。
通常，为了外延生长对磷化铟基板实施镜面研磨。作为该镜面研磨，从平坦度等观点考虑，一般为如下方法：将树脂蜡等熔解于陶瓷板，利用旋涂等以1～2μm的厚度均匀地涂布于晶片的背面侧，在将晶片贴合于陶瓷板的状态下进行研磨。此外，理想的是，即使在对晶片的双面进行镜面研磨的情况下，在通过利用上平台和下平台夹持的同时使其自转公转来进行研磨后，也出于减少双面研磨时的加工损伤以及去除表面的微小伤痕的目的，通过与上述相同的方法在将晶片的背面贴合于陶瓷板的状态下进行研磨。研磨后将晶片从陶瓷板剥离，进行清洗。作为剥离方法，有如下方法：加热而使树脂蜡熔解的方法；将刮板(scraper)等夹具插入背面侧并使用杠杆原理进行剥离的方法等，由于在作业上简便因此一般为利用刮板来进行剥离。
此时，在如上所述控制晶片的表面倒角部分的倒角宽度和圆弧部的半径R时，若晶片的背面也被研磨成相同的形状，则背面侧的倒角宽度成为与表面侧的倒角宽度相同程度的大小。在此，在表面侧的倒角宽度窄的情况下，背面侧的倒角宽度也同样地变窄，因此在镜面研磨后将晶片从陶瓷板剥离作业时，恐怕会在晶片的背面侧产生碎屑(chipping)。
本发明是为了解决上述的问题而完成的，其目的在于，提供一种磷化铟基板，其在晶片表面的镜面研磨后，能良好地抑制将用于研磨的板从晶片背面侧剥离时碎屑的产生。
用于解决问题的方案
本发明的实施方式由以下的(1)～(5)规定。
(1)一种磷化铟基板，其中，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为0°＜θ≤120°，在与所述晶片边缘正交的剖面中，在所述主面侧和所述主面的相反面侧具有边缘圆角(edge round)，从所述主面侧的晶片边缘起的倒角宽度Xf为50μm以上且130μm以下，从所述主面的相反面侧的晶片边缘起的倒角宽度Xb为150μm以上且400μm以下，所述磷化铟基板的厚度为330μm以上且700μm以下。
(2)根据(1)所述的磷化铟基板，其中，所述所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤120°。
(3)一种磷化铟基板，其中，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤110°，在与所述晶片边缘正交的剖面中，在所述主面侧和所述主面的相反面侧具有边缘圆角，从所述主面侧的晶片边缘起的倒角宽度Xf为80μm以上且110μm以下，从所述主面的相反面侧的晶片边缘起的倒角宽度Xb为150μm以上且210μm以下，所述磷化铟基板的直径为50.8mm以下且厚度为330μm以上且380μm以下。
(4)一种磷化铟基板，其中，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为90°≤θ≤120°，在与所述晶片边缘正交的剖面中，在所述主面侧和所述主面的相反面侧具有边缘圆角，从所述主面侧的晶片边缘起的倒角宽度Xf为80μm以上且110μm以下，从所述主面的相反面侧的晶片边缘起的倒角宽度Xb为180μm以上且230μm以下，所述磷化铟基板的直径为50.8mm以下且厚度为480μm以上且530μm以下。
(5)一种磷化铟基板，其中，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为90°≤θ≤120°，在与所述晶片边缘正交的剖面中，在所述主面侧和所述主面的相反面侧具有边缘圆角，从所述主面侧的晶片边缘起的倒角宽度Xf为90μm以上且130μm以下，从所述主面的相反面侧的晶片边缘起的倒角宽度Xb为270μm以上且350μm以下，所述磷化铟基板的直径为76.2mm以下且厚度为570μm以上且630μm以下。
(6)根据(1)～(5)中任一项所述的磷化铟基板，其中，从所述主面侧的晶片边缘起的倒角宽度Xf与从所述主面的相反面侧的晶片边缘起的倒角宽度Xb之比：Xb/Xf为1.25以上且8.0以下。
(7)根据(6)所述的磷化铟基板，其中，所述Xb/Xf为1.70以上且3.0以下。
发明效果
根据本发明的实施方式，能提供一种磷化铟基板，其在晶片表面的镜面研磨后，能良好地抑制将用于研磨的板从晶片背面侧剥离时碎屑的产生。
附图说明
图1是磷化铟基板的晶片边缘附近的剖面示意图。
图2是磷化铟基板的晶片边缘附近的剖面示意图。
图3是磷化铟基板的晶片边缘附近的剖面示意图。
图4是用于对磷化铟基板的边缘圆角进行说明的剖面示意图。
图5是实施例的磷化铟基板的晶片边缘附近的剖面示意图。
具体实施方式
〔磷化铟基板〕
以下，对本实施方式的磷化铟基板的构成进行说明。
本实施方式的磷化铟(InP)基板具有：用于形成外延晶体层的主面和主面的相反侧的背面。
用于形成外延晶体层的主面为如下的面：为了形成半导体元件结构而将本实施方式的磷化铟基板用作外延生长用的基板时，实际实施外延生长的面。
磷化铟基板的主面的最大直径没有特别限定，可以为49～151mm，也可以为49～101mm。磷化铟基板的平面形状可以为圆形，也可以为四边形等矩形。
磷化铟基板的厚度没有特别限定，例如，优选为300～900μm，更优选为300～700μm。特别是在口径大的情况下，若磷化铟基板的厚度小于300μm，则可能会破碎，若磷化铟基板的厚度超过900μm，则有时会产生母材晶体浪费的问题。
就本实施方式的磷化铟基板而言，作为掺杂剂(杂质)，可以载流子浓度成为1×1016cm－3以上且1×1019cm－3以下的方式包含Zn，也可以载流子浓度成为1×1016cm－3以上且1×1019cm－3以下的方式包含S，也可以载流子浓度成为1×1016cm－3以上且1×1019cm－3以下的方式包含Sn，也可以载流子浓度成为1×106cm－3以上且1×109cm－3以下的方式包含Fe。
本实施方式的磷化铟基板在一个方案中，在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为0°＜θ≤120°。
为了理解上述的平面A、平面B以及角θ等，在图1～3中分别示出磷化铟基板的晶片边缘附近的剖面示意图。磷化铟基板的晶片边缘的剖面如图1～3所示，将长方形的角切削(被实施倒角)而成为曲线状。因此，根据在晶片的哪个部分取平面A，上述的角θ的大小会发生变化。此外，该角θ越接近180°，晶片边缘变得越尖。需要说明的是，图1～3分别为用于理解本发明的磷化铟基板中的平面A、平面B、交线以及角θ的附图，它们不直接表示本发明的磷化铟基板。此外，在本发明中，“晶片边缘”是指磷化铟基板的侧面，即表示除主面和背面以外的外表面。
在图1所示的例子中，在晶片的厚度方向的中心取平面A。因此，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面所成的角θ成为90°。
在图2所示的例子中，在晶片的厚度方向上的上部取平面A。如此，在晶片的厚度方向上的上部取平面A的情况下，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面所成的角θ成为钝角(90°＜θ＜180°)。
在图3所示的例子中，在晶片的厚度方向上的下部取平面A。如此，在晶片的厚度方向上的下部取平面A的情况下，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面所成的角θ成为锐角(0°＜θ＜90°)。
并且，就本实施方式的磷化铟基板而言，该角θ被控制为，针对距主面的距离成为100μm以上且200μm以下的所有平面A而言均为0°＜θ≤120°。根据这样的构成，在通过背磨等方法对磷化铟基板从晶片背面进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等能良好地抑制在晶片边缘产生裂纹等损伤。该角θ优选被控制为，针对距主面的距离成为100μm以上且200μm以下的所有平面A而言均为60°≤θ≤120°。
如上所述，平面B为包含晶片边缘与平面A的交线且与晶片边缘相切的平面，即使确定了晶片边缘与平面A的交线，根据晶片边缘的表面的粗糙度的程度，平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ的值也会发生某种程度变化。关于因该晶片边缘的表面粗糙度引起的角θ的变化，可认为，特别是对作为本发明的效果的、通过背磨等方法从晶片背面进行研磨时产生的晶片边缘的尖锐的抑制造成的影响非常小。需要说明的是，在本发明的实施方式中规定的各角θ是如后述那样通过利用Wafer Edge ProfileChecker(雄飞电子公司制EPRO－212EO)对晶片边缘的形状进行观察来测定出的值，平面B无论晶片边缘的表面粗糙度为何种程度，只要是以使用该Wafer Edge Profile Checker能测定的程度的精度而测定的平面即可。
在本实施方式中，将平面A设为距主面的距离成为100μm以上且200μm以下的所有平面A，其原因在于，对于通过背磨等方法从晶片背面研磨至距主面的距离成为100μm以上且200μm以下的厚度的磷化铟基板，可得到上述的效果。此外，本实施方式的磷化铟基板的厚度为330μm以上且700μm以下。
本实施方式的磷化铟基板如图4所示，在与晶片边缘正交的剖面中，在主面侧和主面的相反面侧(背面侧)具有边缘圆角。此外，从主面侧的晶片边缘起的倒角宽度Xf被控制为50μm以上且130μm以下，从背面侧的晶片边缘起的倒角宽度Xb被控制为150μm以上且400μm以下。
如此，从主面侧的晶片边缘起的倒角宽度Xf被控制为50μm以上且130μm以下，因此在通过背磨等方法对磷化铟基板从晶片背面进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等能良好地抑制在晶片边缘产生裂纹等损伤。此外，从背面侧的晶片边缘起的倒角宽度Xb被控制为150μm以上且400μm以下。如此，通过非对称地设计晶片主面侧和背面侧的倒角形状并增大背面侧的倒角宽度，能确保将例如刮板等夹具插入背面侧的空间。因此，镜面研磨后，能不产生碎屑而容易地从陶瓷板剥离晶片。若从背面侧的晶片边缘起的倒角宽度Xb为150μm以上，则将刮板等夹具插入背面侧的空间变宽，能良好地抑制碎屑的产生。若从背面侧的晶片边缘起的倒角宽度Xb为400μm以下，则能抑制基板的背面侧的边缘形状过于向表面侧侵蚀，确保表面侧的倒角宽度，抑制研磨余量的消失。从背面侧的晶片边缘起的倒角宽度Xb优选为160μm以上且340μm以下。
此外，晶片边缘可以构成为包括：锥形部，以从主面侧和/或背面侧分别使晶片厚度减少的方式形成；以及边缘圆角，与锥形部平滑地连接。在图4中，成为磷化铟基板的背面侧具备该锥形部的形状。
本实施方式的磷化铟基板在另一方案中为如下的磷化铟基板：在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距主面的距离成为100μm以上且200μm以下的所有平面A而言均为60°≤θ≤110°，在与晶片边缘正交的剖面中，在主面侧和主面的相反面侧具有边缘圆角，从主面侧的晶片边缘起的倒角宽度Xf为80μm以上且110μm以下，从主面的相反面侧的晶片边缘起的倒角宽度Xb为150μm以上且210μm以下，所述磷化铟基板的直径为50.8mm以下且厚度为330μm以上且380μm以下。
根据这样的构成，在通过背磨等方法对直径为50.8mm以下且厚度为330μm以上且380μm以下的磷化铟基板从晶片背面进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等能良好地抑制在晶片边缘产生裂纹等损伤。此外，通过非对称地设计晶片主面侧和背面侧的倒角形状并增大背面侧的倒角宽度，能确保将例如刮板等夹具插入背面侧的空间。因此，镜面研磨后，能不产生碎屑而容易地从陶瓷板剥离晶片。若从背面侧的晶片边缘起的倒角宽度Xb为150μm以上，则将刮板等夹具插入背面侧的空间变宽，能良好地抑制碎屑的产生。若从背面侧的晶片边缘起的倒角宽度Xb为210μm以下，则能抑制基板的背面侧的边缘形状过于向表面侧侵蚀，确保表面侧的倒角宽度，抑制研磨余量的消失。从背面侧的晶片边缘起的倒角宽度Xb优选为160μm以上且180μm以下。
本实施方式的磷化铟基板在又一方案中为如下的磷化铟基板：在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距主面的距离成为100μm以上且200μm以下的所有平面A而言均为90°≤θ≤120°，在与晶片边缘正交的剖面中，在主面侧和主面的相反面侧具有边缘圆角，从主面侧的晶片边缘起的倒角宽度Xf为80μm以上且110μm以下，从主面的相反面侧的晶片边缘起的倒角宽度Xb为180μm以上且230μm，所述磷化铟基板的直径为50.8mm以下且厚度为480μm以上且530μm以下。
根据这样的构成，在通过背磨等方法对直径为50.8mm以下且厚度为480μm以上且530μm以下的磷化铟基板从晶片背面进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等能良好地抑制在晶片边缘产生裂纹等损伤。此外，通过非对称地设计晶片主面侧和背面侧的倒角形状并增大背面侧的倒角宽度，能确保将例如刮板等夹具插入背面侧的空间。因此，镜面研磨后，能不产生碎屑而容易地从陶瓷板剥离晶片。若从背面侧的晶片边缘起的倒角宽度Xb为180μm以上，则将刮板等夹具插入背面侧的空间变宽，能良好地抑制碎屑的产生。若从背面侧的晶片边缘起的倒角宽度Xb为230μm以下，则能抑制基板的背面侧的边缘形状过于向表面侧侵蚀，确保表面侧的倒角宽度，抑制研磨余量的消失。从背面侧的晶片边缘起的倒角宽度Xb优选为190μm以上且210μm以下。
本实施方式的磷化铟基板在又一方案中为如下的磷化铟基板：在晶片中取与主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距主面的距离成为100μm以上且200μm以下的所有平面A而言均为90°≤θ≤120°，在与晶片边缘正交的剖面中，在主面侧和主面的相反面侧具有边缘圆角，从主面侧的晶片边缘起的倒角宽度Xf为90μm以上且130μm以下，从主面的相反面侧的晶片边缘起的倒角宽度Xb为270μm以上且350μm以下，所述磷化铟基板的直径为76.2mm以下且厚度为570μm以上且630μm以下。
根据这样的构成，在通过背磨等方法对直径为76.2mm以下且厚度为570μm以上且630μm以下的磷化铟基板从晶片背面进行研磨至平面A时，晶片边缘的尖锐得到抑制。因此，例如在工艺中等能良好地抑制在晶片边缘产生裂纹等损伤。此外，通过非对称地设计晶片主面侧和背面侧的倒角形状并增大背面侧的倒角宽度，能确保将例如刮板等夹具插入背面侧的空间。因此，镜面研磨后，能不产生碎屑而容易地从陶瓷板剥离晶片。若从背面侧的晶片边缘起的倒角宽度Xb为270μm以上，则将刮板等夹具插入背面侧的空间变宽，能良好地抑制碎屑的产生。若从背面侧的晶片边缘起的倒角宽度Xb为350μm以下，则能抑制基板的背面侧的边缘形状过于向表面侧侵蚀，确保表面侧的倒角宽度，抑制研磨余量的消失。从背面侧的晶片边缘起的倒角宽度Xb优选为280μm以上且340μm以下。
在本发明的实施方式的磷化铟基板中，从主面侧的晶片边缘起的倒角宽度Xf与从主面的相反面侧的晶片边缘起的倒角宽度Xb之比：Xb/Xf优选为1.25以上且8.0以下。此外，Xb/Xf更优选为1.70以上且3.0以下。
〔磷化铟基板的制造方法〕
接着，对本发明的实施方式的磷化铟基板的制造方法进行说明。
作为磷化铟基板的制造方法，首先，通过公知的方法制作磷化铟的锭。
接着，对磷化铟的锭进行磨削而制成圆筒。
接着，从经磨削的磷化铟的锭切出具有主面和背面的晶片。此时，使用钢丝锯(wire-Saw)，沿规定的晶面切断磷化铟的锭的晶体两端，以规定的厚度切出多个晶片。
接着，为了去除在利用钢丝锯进行的切断工序中产生的加工变质层，利用规定的蚀刻液对切断后的晶片进行双面蚀刻(一次蚀刻)。晶片能通过将晶片整体浸渍于蚀刻液中来进行蚀刻。
接着，进行晶片的外周部分的倒角，对倒角后的晶片的至少一方的表面优选对双面进行研磨。该研磨工序也被称为磨光(lapping)工序，通过利用规定的研磨剂进行研磨，在保持晶片的平坦性的状态下去除晶片表面的凹凸。
接着，利用规定的蚀刻液对研磨后的晶片进行双面蚀刻(二次蚀刻)。晶片能通过将晶片整体浸渍于所述蚀刻液中来进行蚀刻。
接着，在将陶瓷板等板贴合于晶片背面的状态下，利用镜面研磨用的研磨材料对晶片的主面进行研磨而精加工为镜面。此外，也可以是，在对晶片的双面进行镜面研磨的情况下，通过利用上平台和下平台夹持的同时使其自转公转来进行研磨后，出于减少双面研磨时的加工损伤以及去除表面的微小伤痕的目的，通过与上述相同的方法在将晶片贴合于陶瓷板等的状态下进行研磨。
接着，将刮板等夹具插入背面侧而使板剥离。
接着，进行清洗，由此制造出本发明的实施方式的磷化铟基板。
在本实施方式的磷化铟基板中，在距主面的距离成为规定范围的所有平面A中，为了控制上述的与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ，通过在上述的磨光、蚀刻以及抛光时，基于晶片被切削的量，适当调节倒角量来控制晶片边缘的形状即可。更具体而言，将晶片主面侧的倒角量(从晶片边缘起的倒角宽度)设为150～320μm的范围，将晶片背面侧的倒角量设为320～580μm的范围。此外，在晶片厚度方向上以80μm以下的范围对倒角后的主面侧的去除量进行去除，此外在晶片厚度方向上以70μm以下的范围对背面侧的去除量进行去除，由此，能在距主面的距离成为规定范围的所有平面A中，适当控制上述的与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面在主面侧所成的角θ。此外，能抑制将该晶片从贴合于晶片背面侧的陶瓷板等剥离时的背面侧的碎屑的产生。
〔半导体外延晶片〕
通过利用公知的方法使半导体薄膜外延生长，在本发明的实施方式的磷化铟基板的主面形成外延晶体层，从而能制作半导体外延晶片。作为该外延生长的例子，可以形成在磷化铟基板的主面使InAlAs缓冲层、InGaAs沟道层、InAlAs间隔层、InP电子供给层外延生长而成的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)结构。在制作具有这样的HEMT结构的半导体外延晶片的情况下，一般对经镜面抛光的磷化铟基板实施利用硫酸/过氧化氢溶液等蚀刻液的蚀刻处理来去除附着于基板表面的硅(Si)等杂质。在使该蚀刻处理后的磷化铟基板的背面与基座(susceptor)接触而支承的状态下，通过分子束外延生长法(MBE：Molecular Beam Epitaxy)或金属有机气相沉积(MOCVD：Metal OrganicChemical Vapor Deposition)在磷化铟基板的主面形成外延膜。
实施例
以下，提供用于更好地理解本发明及其优点的实施例，但本发明并不限定于这些实施例。
按如下方式制作出实施例1～4和比较例1～2。
首先，准备了以规定的直径培养出的磷化铟的单晶锭。
接着，对磷化铟的单晶锭的外周进行磨削，制成圆筒。
接着，从经磨削的磷化铟的锭切出具有主面和背面的晶片。此时，使用钢丝锯沿规定的晶面切断磷化铟的锭的晶体两端，以规定的厚度切出多个晶片。在切出晶片的工序中，一边使钢丝往复一边始终持续输送新线，并且使磷化铟向钢丝锯移动。
接着，为了去除在利用钢丝锯的切断工序中产生的加工变质层，利用85质量％的磷酸水溶液和30质量％的过氧化氢溶液的混合溶液，从双面对切断后的晶片进行蚀刻(一次蚀刻)。晶片通过将晶片整体浸渍于蚀刻液中而进行了蚀刻。
接着，进行晶片的外周部分的倒角。接着，对倒角后的晶片的双面进行了研磨(磨光)。此时通过利用研磨剂进行研磨，在保持晶片的平坦性的状态下去除了晶片表面的凹凸。
接着，利用85质量％的磷酸水溶液、30质量％的过氧化氢溶液以及超纯水的混合溶液，对研磨后的晶片的双面进行蚀刻(二次蚀刻)。晶片通过将晶片整体浸渍于所述蚀刻液中而进行了蚀刻。
接着，在将陶瓷板贴合于晶片的背面的状态下利用镜面研磨用的研磨材料对主面进行研磨(抛光)而精加工为镜面。此外，对于一部分的晶片，利用上平台和下平台夹持的同时使其自转公转，由此进行双面研磨后，出于减少双面研磨时的加工损伤以及去除表面的微小伤痕的目的，通过与上述相同的方法在将晶片的背面贴合于陶瓷板的状态下进行研磨。接着，将刮板等夹具插入背面侧使板剥离。接着，进行清洗，由此制作出磷化铟基板。
在实施例1～4中，分别将各晶片制造调整成在晶片中取与晶片的主面平行的平面A时，包含晶片边缘与平面A的交线且与晶片边缘相切的平面B与平面A的向晶片外侧方向延长的面所成的角θ针对距主面规定的距离的平面A而言成为规定的范围。此外，将各晶片制造调整成从表面和背面的晶片边缘起的各倒角宽度Xf、Xb成为规定的范围。对于表1的晶片形状，可以参照图5所示的磷化铟基板的晶片边缘附近的剖面示意图。
(评价)
使用Wafer Edge Profile Checker(雄飞电子公司制EPRO－212EO)对实施例1～4和比较例1～2的晶片的边缘形状进行了测定。角度(θ1、θ2、θ3)的计算通过以下方法实施：画出与背磨后的厚度对应的、与主面平行的直线A(与平面A对应)，画出以直线A与晶片边缘的交点为切点的切线B(与平面B对应)，求出直线A与切线B所成的角。
将制作出的晶片形状以及晶片的上述评价结果示于表1。
[表1]
Figure BDA0003711642970000131
就实施例1～4的基板而言，背面去除后的晶片边缘的尖锐均得到良好的抑制，且在镜面研磨后，从陶瓷板剥离晶片时，背面侧的碎屑的产生率为0％。相对于此，就比较例1和2的基板而言，虽然背面去除后的晶片边缘的尖锐均能抑制，但是在镜面研磨后，从陶瓷板剥离晶片时，背面侧的碎屑的产生率高。
需要说明的是，背面的碎屑仅受从背面的晶片边缘起的倒角宽度Xb和晶片厚度这两个因素的影响。因此，可认为对于口径比实施例3和4大的晶片，也同样地仅控制倒角宽度Xb和晶片厚度这两个因素，由此能抑制碎屑的产生。

Claims (7)

1.一种磷化铟基板，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为0°＜θ≤120°，
在与所述晶片边缘正交的剖面中，在所述主面侧和所述主面的相反面侧具有边缘圆角，
从所述主面侧的晶片边缘起的倒角宽度Xf为50μm以上且130μm以下，
从所述主面的相反面侧的晶片边缘起的倒角宽度Xb为150μm以上且400μm以下，
所述磷化铟基板的厚度为330μm以上且700μm以下。
2.根据权利要求1所述的磷化铟基板，其中，
所述所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤120°。
3.一种磷化铟基板，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为60°≤θ≤110°，
在与所述晶片边缘正交的剖面中，在所述主面侧和所述主面的相反面侧具有边缘圆角，
从所述主面侧的晶片边缘起的倒角宽度Xf为80μm以上且110μm以下，
从所述主面的相反面侧的晶片边缘起的倒角宽度Xb为150μm以上且210μm以下，
所述磷化铟基板的直径为50.8mm以下且厚度为330μm以上且380μm以下。
4.一种磷化铟基板，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为90°≤θ≤120°，
在与所述晶片边缘正交的剖面中，在所述主面侧和所述主面的相反面侧具有边缘圆角，
从所述主面侧的晶片边缘起的倒角宽度Xf为80μm以上且110μm以下，
从所述主面的相反面侧的晶片边缘起的倒角宽度Xb为180μm以上且230μm以下，
所述磷化铟基板的直径为50.8mm以下且厚度为480μm以上且530μm以下。
5.一种磷化铟基板，
在晶片中取与主面平行的平面A时，包含晶片边缘与所述平面A的交线且与所述晶片边缘相切的平面B与所述平面A的向晶片外侧方向延长的面在主面侧所成的角θ，针对距所述主面的距离成为100μm以上且200μm以下的所有所述平面A而言均为90°≤θ≤120°，
在与所述晶片边缘正交的剖面中，在所述主面侧和所述主面的相反面侧具有边缘圆角，
从所述主面侧的晶片边缘起的倒角宽度Xf为90μm以上且130μm以下，
从所述主面的相反面侧的晶片边缘起的倒角宽度Xb为270μm以上且350μm以下，
所述磷化铟基板的直径为76.2mm以下且厚度为570μm以上且630μm以下。
6.根据权利要求1～5中任一项所述的磷化铟基板，其中，
从所述主面侧的晶片边缘起的倒角宽度Xf与从所述主面的相反面侧的晶片边缘起的倒角宽度Xb之比：Xb/Xf为1.25以上且8.0以下。
7.根据权利要求6所述的磷化铟基板，其中，
所述Xb/Xf为1.70以上且3.0以下。
CN202280001864.8A 2021-09-07 2022-03-07 磷化铟基板 Pending CN116097404A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-145784 2021-09-07
JP2021145784A JP7055233B1 (ja) 2021-09-07 2021-09-07 リン化インジウム基板
PCT/JP2022/009815 WO2023037597A1 (ja) 2021-09-07 2022-03-07 リン化インジウム基板

Publications (1)

Publication Number Publication Date
CN116097404A true CN116097404A (zh) 2023-05-09

Family

ID=85478243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001864.8A Pending CN116097404A (zh) 2021-09-07 2022-03-07 磷化铟基板

Country Status (3)

Country Link
US (1) US12065759B2 (zh)
EP (1) EP4170700A4 (zh)
CN (1) CN116097404A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
KR100789205B1 (ko) * 2000-03-29 2007-12-31 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
JP4162892B2 (ja) 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
JP2003218033A (ja) 2002-01-21 2003-07-31 Nikko Materials Co Ltd エピタキシャル成長方法
JP2006203071A (ja) 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体単結晶基板
JP2007042748A (ja) 2005-08-01 2007-02-15 Hitachi Cable Ltd 化合物半導体ウェハ
JP2008177233A (ja) 2007-01-16 2008-07-31 Hitachi Cable Ltd 化合物半導体ウェハ及びその製造方法
JP6035982B2 (ja) * 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
WO2018198718A1 (ja) * 2017-04-28 2018-11-01 Ｊｘ金属株式会社 半導体ウエハ及び半導体ウエハの研磨方法
JP7021632B2 (ja) * 2018-12-27 2022-02-17 株式会社Sumco ウェーハの製造方法およびウェーハ
US20220208549A1 (en) * 2020-01-29 2022-06-30 Jx Nippon Mining & Metals Corporation Indium phosphide substrate
CN113206007B (zh) 2021-04-30 2022-02-22 中锗科技有限公司 一种磷化铟衬底的制备方法

Also Published As

Publication number Publication date
EP4170700A1 (en) 2023-04-26
US12065759B2 (en) 2024-08-20
US20230082020A1 (en) 2023-03-16
EP4170700A4 (en) 2024-01-03

Similar Documents

Publication Publication Date Title
CN113646896B (zh) 磷化铟基板
KR102537794B1 (ko) 인화인듐 기판 및 인화인듐 기판의 제조 방법
EP3933891A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
CN113207310A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN113207308A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN113207309A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
WO2022137728A1 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
WO2022137727A1 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
CN116097404A (zh) 磷化铟基板
TWI810847B (zh) 磷化銦基板
JP6906080B2 (ja) リン化インジウム基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination