JP2003218033A - エピタキシャル成長方法 - Google Patents
エピタキシャル成長方法Info
- Publication number
- JP2003218033A JP2003218033A JP2002011577A JP2002011577A JP2003218033A JP 2003218033 A JP2003218033 A JP 2003218033A JP 2002011577 A JP2002011577 A JP 2002011577A JP 2002011577 A JP2002011577 A JP 2002011577A JP 2003218033 A JP2003218033 A JP 2003218033A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- inp
- semiconductor
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Abstract
(57)【要約】
【課題】 ＩｎＰ基板上にＩｎＧａＡｓ層またはＩｎＧ
ａＡｓＰ層と、ＩｎＰ層を順次成長させるエピタキシャ
ル成長において、ＩｎＰ層表面にクロスハッチ等の欠陥
が生じるのを効果的に防止できるエピタキシャル成長方
法を提供する。 【解決手段】 半導体基板を基板支持具により保持さ
せ、有機金属気相成長法により、前記半導体基板上に元
素Ａ，Ｂ，ＣまたはＡ，Ｂ，Ｃ，Ｄからなる第１の化合
物半導体層を形成する工程と、次いで、元素Ａ，Ｄから
なる第２の化合物半導体層を形成するヘテロ接合形成工
程と、を含むエピタキシャル成長方法において、裏面側
の反りが２０μｍ以下である半導体ウェハを前記半導体
基板として用いることにより、前記半導体基板の裏面と
基板支持具との間の空隙を小さく、望ましくは空隙が形
成されないようにすることにより、基板裏面側に原料ガ
スが回り込むのを抑制するようにした。
ａＡｓＰ層と、ＩｎＰ層を順次成長させるエピタキシャ
ル成長において、ＩｎＰ層表面にクロスハッチ等の欠陥
が生じるのを効果的に防止できるエピタキシャル成長方
法を提供する。 【解決手段】 半導体基板を基板支持具により保持さ
せ、有機金属気相成長法により、前記半導体基板上に元
素Ａ，Ｂ，ＣまたはＡ，Ｂ，Ｃ，Ｄからなる第１の化合
物半導体層を形成する工程と、次いで、元素Ａ，Ｄから
なる第２の化合物半導体層を形成するヘテロ接合形成工
程と、を含むエピタキシャル成長方法において、裏面側
の反りが２０μｍ以下である半導体ウェハを前記半導体
基板として用いることにより、前記半導体基板の裏面と
基板支持具との間の空隙を小さく、望ましくは空隙が形
成されないようにすることにより、基板裏面側に原料ガ
スが回り込むのを抑制するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上にエ
ピタキシャル層を成長させるエピタキシャル成長方法に
関し、特に、エピタキシャル層表面への不純物の汚染を
有効に防止する技術に関する。
ピタキシャル層を成長させるエピタキシャル成長方法に
関し、特に、エピタキシャル層表面への不純物の汚染を
有効に防止する技術に関する。
【０００２】
【従来の技術】従来、発光素子や受光素子等等の半導体
素子の用途には、有機金属気相成長法（以下、ＭＯＶＰ
Ｅ法と称する）によりＩｎＰ基板上にＩｎＧａＡｓ層ま
たはＩｎＧａＡｓＰ層とＩｎＰ層を順次エピタキシャル
成長させたウェハが広く用いられている。
素子の用途には、有機金属気相成長法（以下、ＭＯＶＰ
Ｅ法と称する）によりＩｎＰ基板上にＩｎＧａＡｓ層ま
たはＩｎＧａＡｓＰ層とＩｎＰ層を順次エピタキシャル
成長させたウェハが広く用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術により、ＩｎＰ基板上にＩｎＧａＡｓ層とＩｎＰ層を
順次成長させた場合、ＩｎＧａＡｓ層またはＩｎＧａＡ
ｓＰ層を成長させた後のＩｎＰ層表面にクロスハッチと
呼ばれる格子状欠陥が現れることがあった。そして、こ
のクロスハッチは、半導体素子の素子特性を低下させる
要因の一つとなるので好ましくない。本発明は、上記問
題点を解決するためになされたもので、ＩｎＰ基板上に
ＩｎＧａＡｓ層またはＩｎＧａＡｓＰ層と、ＩｎＰ層を
順次エピタキシャル成長させる過程において、ＩｎＰ層
表面にクロスハッチ等の欠陥が生じるのを効果的に防止
できるエピタキシャル成長方法を提供することを目的と
する。
術により、ＩｎＰ基板上にＩｎＧａＡｓ層とＩｎＰ層を
順次成長させた場合、ＩｎＧａＡｓ層またはＩｎＧａＡ
ｓＰ層を成長させた後のＩｎＰ層表面にクロスハッチと
呼ばれる格子状欠陥が現れることがあった。そして、こ
のクロスハッチは、半導体素子の素子特性を低下させる
要因の一つとなるので好ましくない。本発明は、上記問
題点を解決するためになされたもので、ＩｎＰ基板上に
ＩｎＧａＡｓ層またはＩｎＧａＡｓＰ層と、ＩｎＰ層を
順次エピタキシャル成長させる過程において、ＩｎＰ層
表面にクロスハッチ等の欠陥が生じるのを効果的に防止
できるエピタキシャル成長方法を提供することを目的と
する。
【０００４】
【課題を解決するための手段】以下に本発明を完成する
に至った経緯について簡単に説明する。まず、本発明者
等は、ＩｎＰ層表面にクロスハッチが発生したエピタキ
シャルウェハについて調査した。その結果、Ｘ線回折測
定によりＩｎＰピーク近傍にＡｓ汚染に伴うピークが観
察されたことから、ＩｎＰ層中へのＡｓ汚染が発生して
いることが分かった。これより、ＩｎＰ基板上にＩｎＧ
ａＡｓ層を成長させる際の原料ガスであるＡｓがＩｎＰ
層を成長させる際に取り込まれてＩｎＰ層中にＡｓ汚染
が発生し、その結果、ＩｎＰ層の格子定数がＡｓ汚染の
ないＩｎＰ層の格子定数とは異ってしまうためにＩｎＰ
層表面にクロスハッチ状の欠陥が現れると考えた。
に至った経緯について簡単に説明する。まず、本発明者
等は、ＩｎＰ層表面にクロスハッチが発生したエピタキ
シャルウェハについて調査した。その結果、Ｘ線回折測
定によりＩｎＰピーク近傍にＡｓ汚染に伴うピークが観
察されたことから、ＩｎＰ層中へのＡｓ汚染が発生して
いることが分かった。これより、ＩｎＰ基板上にＩｎＧ
ａＡｓ層を成長させる際の原料ガスであるＡｓがＩｎＰ
層を成長させる際に取り込まれてＩｎＰ層中にＡｓ汚染
が発生し、その結果、ＩｎＰ層の格子定数がＡｓ汚染の
ないＩｎＰ層の格子定数とは異ってしまうためにＩｎＰ
層表面にクロスハッチ状の欠陥が現れると考えた。
【０００５】また、Ｘ線回折測定の結果、基板周縁部に
いくに従ってＡｓ汚染の程度は増加する傾向にあり、Ａ
ｓ汚染の程度によって基板周縁部のみにクロスハッチが
発生する場合と、基板全面にクロスハッチが発生する場
合があることがわかった。さらに、基板周縁部には応力
緩和によるスリップ状欠陥やマイクロクラックの発生も
あわせて起こる場合もあった。
いくに従ってＡｓ汚染の程度は増加する傾向にあり、Ａ
ｓ汚染の程度によって基板周縁部のみにクロスハッチが
発生する場合と、基板全面にクロスハッチが発生する場
合があることがわかった。さらに、基板周縁部には応力
緩和によるスリップ状欠陥やマイクロクラックの発生も
あわせて起こる場合もあった。
【０００６】そこで、本発明者等は、ＩｎＰ基板上にＩ
ｎＧａＡｓ層とＩｎＰ層を順次エピタキシャル成長させ
た場合に、ＩｎＰ層にＡｓ汚染が発生するメカニズムに
ついて検討した。そして、得られたエピタキシャルウェ
ハについて調査を行った結果、基板裏面がひどく荒れて
いることに気付いた。このことから、基板裏面の周縁部
は基板の反りや面取加工のために基板支持具（基板支持
台）との間に空隙が生じてしまい、この空隙にＡｓが回
り込むことが推測できた。具体的には、ＩｎＰ基板上に
ＩｎＧａＡｓ層を成長させる際に基板と基板支持具との
間の空隙に原料ガスが回り込むと、基板裏面から揮発性
元素であるＰが抜ける一方、原料ガスであるＡｓの析出
がおこり、その後ＩｎＧａＡｓ層上にＩｎＰ層を成長さ
せる際に前記析出したＡｓが再蒸発し、ＩｎＰ層に取り
込まれてＡｓ汚染が発生すると考えた。
ｎＧａＡｓ層とＩｎＰ層を順次エピタキシャル成長させ
た場合に、ＩｎＰ層にＡｓ汚染が発生するメカニズムに
ついて検討した。そして、得られたエピタキシャルウェ
ハについて調査を行った結果、基板裏面がひどく荒れて
いることに気付いた。このことから、基板裏面の周縁部
は基板の反りや面取加工のために基板支持具（基板支持
台）との間に空隙が生じてしまい、この空隙にＡｓが回
り込むことが推測できた。具体的には、ＩｎＰ基板上に
ＩｎＧａＡｓ層を成長させる際に基板と基板支持具との
間の空隙に原料ガスが回り込むと、基板裏面から揮発性
元素であるＰが抜ける一方、原料ガスであるＡｓの析出
がおこり、その後ＩｎＧａＡｓ層上にＩｎＰ層を成長さ
せる際に前記析出したＡｓが再蒸発し、ＩｎＰ層に取り
込まれてＡｓ汚染が発生すると考えた。
【０００７】以上の推論に基づいて検討した結果、本発
明者等は半導体基板裏面へのガスの回り込みを抑制する
ことにより、ＩｎＰ層中へのＡｓ汚染を防止できるとい
う知見を得て本発明を完成するに至った。
明者等は半導体基板裏面へのガスの回り込みを抑制する
ことにより、ＩｎＰ層中へのＡｓ汚染を防止できるとい
う知見を得て本発明を完成するに至った。
【０００８】本発明は、半導体基板を基板支持具により
保持させ、有機金属気相成長法により、前記半導体基板
上に元素Ａ，Ｂ，ＣまたはＡ，Ｂ，Ｃ，Ｄからなる第１
の化合物半導体層を形成する工程と、次いで、元素Ａ，
Ｄからなる第２の化合物半導体層を形成するヘテロ接合
形成工程と、を含むエピタキシャル成長方法において、
裏面側の反りが２０μｍ以下である半導体ウェハを前記
半導体基板として用いることにより、前記半導体基板の
裏面と基板支持具との間の空隙を小さく、望ましくは空
隙が形成されないようにすることにより、基板裏面側に
原料ガスが回り込むのを抑制するようにしたものであ
る。ここで、半導体基板の裏面と基板支持具との間の空
隙とは、例えば、基板支持具（基板支持台）に半導体基
板を載置したときに、基板の反りや基板周縁部の面取加
工のために基板周縁部と基板支持具との間に生じる間隙
を意味する。なお、基板の反りは、例えば、基板半径を
ｒとし、基板裏面の中心と端点を結んだ直線が基板設置
面となす角をθとした場合に、ｄ＝ｒ・ｔａｎθで表す
ことができる（図１参照）。
保持させ、有機金属気相成長法により、前記半導体基板
上に元素Ａ，Ｂ，ＣまたはＡ，Ｂ，Ｃ，Ｄからなる第１
の化合物半導体層を形成する工程と、次いで、元素Ａ，
Ｄからなる第２の化合物半導体層を形成するヘテロ接合
形成工程と、を含むエピタキシャル成長方法において、
裏面側の反りが２０μｍ以下である半導体ウェハを前記
半導体基板として用いることにより、前記半導体基板の
裏面と基板支持具との間の空隙を小さく、望ましくは空
隙が形成されないようにすることにより、基板裏面側に
原料ガスが回り込むのを抑制するようにしたものであ
る。ここで、半導体基板の裏面と基板支持具との間の空
隙とは、例えば、基板支持具（基板支持台）に半導体基
板を載置したときに、基板の反りや基板周縁部の面取加
工のために基板周縁部と基板支持具との間に生じる間隙
を意味する。なお、基板の反りは、例えば、基板半径を
ｒとし、基板裏面の中心と端点を結んだ直線が基板設置
面となす角をθとした場合に、ｄ＝ｒ・ｔａｎθで表す
ことができる（図１参照）。
【０００９】ところで、ＩｎＰ基板等で一般的に使用さ
れている基板は最大で４インチ径（半径５０ｍｍ）であ
るので、例えば基板の反りを１７．４４μm以下にする
ことにより、上記した角度θを０．０２°以下にするこ
とができる。すなわち、このように基板の反りをできる
限り小さくすることにより、基板と基板支持具との密着
性が向上するので、ガスが基板裏面に回り込むのを抑制
できる。具体的には、前記半導体基板をＩｎＰ基板、前
記元素ＡをＩｎ、元素ＢをＧａ、元素ＣをＡｓ、元素Ｄ
をＰとし、有機金属気相成長により、ＩｎＰ基板上にＩ
ｎＧａＡｓ層またはＩｎＧａＡｓＰ層を形成し、次い
で、ＩｎＰ層を順次エピタキシャル成長させるようにし
た。この場合、ＩｎＰ基板上にＩｎＧａＡｓ層またはＩ
ｎＧａＡＰ層を成長させる際に、ＩｎＰ基板の裏面側に
Ａｓガスが回り込むのを抑制できるため、その後に成長
させるＩｎＰ層中にＡｓ汚染が発生するのを防止でき
る。これにより、発光素子や受光素子等の半導体素子材
料として適切なエピタキシャルウェハを得ることができ
る。
れている基板は最大で４インチ径（半径５０ｍｍ）であ
るので、例えば基板の反りを１７．４４μm以下にする
ことにより、上記した角度θを０．０２°以下にするこ
とができる。すなわち、このように基板の反りをできる
限り小さくすることにより、基板と基板支持具との密着
性が向上するので、ガスが基板裏面に回り込むのを抑制
できる。具体的には、前記半導体基板をＩｎＰ基板、前
記元素ＡをＩｎ、元素ＢをＧａ、元素ＣをＡｓ、元素Ｄ
をＰとし、有機金属気相成長により、ＩｎＰ基板上にＩ
ｎＧａＡｓ層またはＩｎＧａＡｓＰ層を形成し、次い
で、ＩｎＰ層を順次エピタキシャル成長させるようにし
た。この場合、ＩｎＰ基板上にＩｎＧａＡｓ層またはＩ
ｎＧａＡＰ層を成長させる際に、ＩｎＰ基板の裏面側に
Ａｓガスが回り込むのを抑制できるため、その後に成長
させるＩｎＰ層中にＡｓ汚染が発生するのを防止でき
る。これにより、発光素子や受光素子等の半導体素子材
料として適切なエピタキシャルウェハを得ることができ
る。
【００１０】また、裏面の周縁部に傾斜面が形成され、
該傾斜面の基板裏面に対する傾斜角をφとし、前記傾斜
面のウェハ半径方向の長さをＬとしたときに、Ｌ・ｔａ
ｎφが１５０μｍ以下である半導体ウェハを、前記半導
体基板として用いるようにした。つまり、基板裏面の周
縁部の面取加工において、距離をできるだけ長くし、傾
斜角を浅く取るようにした。さらに、基板裏面へのガス
の回り込みと、基板周縁部形状の関係を調べた結果、周
縁部に設けた傾斜面が裏面となす角度を小さくするほ
ど、裏面へのガスの回り込みを抑制し、Ａｓ汚染を抑制
できることを見いだした。具体的には、前記傾斜面の傾
斜角θを５°から２５°の範囲とし、ウェハ方向の長さ
Ｌを１００μｍ以上とするのが望ましい。また、このよ
うな効果は、傾斜面の裏面に対する傾きを１５°以下に
したとき、特に顕著になることが分かった。これによ
り、基板裏面へのガスの回り込みを抑制できるととも
に、半導体素子の製造プロセスにおいて欠けや割れの発
生しにくいエピタキシャルウェハを得ることができる。
該傾斜面の基板裏面に対する傾斜角をφとし、前記傾斜
面のウェハ半径方向の長さをＬとしたときに、Ｌ・ｔａ
ｎφが１５０μｍ以下である半導体ウェハを、前記半導
体基板として用いるようにした。つまり、基板裏面の周
縁部の面取加工において、距離をできるだけ長くし、傾
斜角を浅く取るようにした。さらに、基板裏面へのガス
の回り込みと、基板周縁部形状の関係を調べた結果、周
縁部に設けた傾斜面が裏面となす角度を小さくするほ
ど、裏面へのガスの回り込みを抑制し、Ａｓ汚染を抑制
できることを見いだした。具体的には、前記傾斜面の傾
斜角θを５°から２５°の範囲とし、ウェハ方向の長さ
Ｌを１００μｍ以上とするのが望ましい。また、このよ
うな効果は、傾斜面の裏面に対する傾きを１５°以下に
したとき、特に顕著になることが分かった。これによ
り、基板裏面へのガスの回り込みを抑制できるととも
に、半導体素子の製造プロセスにおいて欠けや割れの発
生しにくいエピタキシャルウェハを得ることができる。
【００１１】また、前記半導体基板と基板支持具との間
に空隙が形成されなくする方法としては、前記基板支持
具で前記半導体基板周縁部を挟持して、前記半導体基板
と基板支持具との空隙を機械的になくす方法や、真空排
気により前記半導体基板裏面と前記基板支持具との間の
空隙を物理的になくす方法等が考えられる。さらに、半
導体基板裏面の表面粗さや、基板支持具の半導体基板と
接する面の表面粗さを小さくすることにより、密着性を
良くするのも効果的である。
に空隙が形成されなくする方法としては、前記基板支持
具で前記半導体基板周縁部を挟持して、前記半導体基板
と基板支持具との空隙を機械的になくす方法や、真空排
気により前記半導体基板裏面と前記基板支持具との間の
空隙を物理的になくす方法等が考えられる。さらに、半
導体基板裏面の表面粗さや、基板支持具の半導体基板と
接する面の表面粗さを小さくすることにより、密着性を
良くするのも効果的である。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。はじめに、液体封止チョク
ラルスキー法（Liquid Encapsulated Czochralski；Ｌ
ＥＣ）法によりｎ型ＩｎＰ単結晶を（１００）方向に成
長させた。この単結晶を直径２インチの円柱状に加工
し、表面が（１００）面になるようスライシングして、
半導体ウェハＷを切り出した。次に、面取り加工により
前記半導体ウェハＷの周縁部を図２に示す面取形状に研
削した。このとき、主面側には、主面１０となる（１０
０）面から１１°傾いた傾斜面２１を形成した。また、
裏面側には裏面となる（−１００）面から１１°傾いた
傾斜面を形成した。さらに傾斜面２１の外側には円弧状
加工部２２を形成した。
を図面に基づいて説明する。はじめに、液体封止チョク
ラルスキー法（Liquid Encapsulated Czochralski；Ｌ
ＥＣ）法によりｎ型ＩｎＰ単結晶を（１００）方向に成
長させた。この単結晶を直径２インチの円柱状に加工
し、表面が（１００）面になるようスライシングして、
半導体ウェハＷを切り出した。次に、面取り加工により
前記半導体ウェハＷの周縁部を図２に示す面取形状に研
削した。このとき、主面側には、主面１０となる（１０
０）面から１１°傾いた傾斜面２１を形成した。また、
裏面側には裏面となる（−１００）面から１１°傾いた
傾斜面を形成した。さらに傾斜面２１の外側には円弧状
加工部２２を形成した。
【００１３】次に、この半導体ウェハＷの表裏面を鏡面
研磨した。この鏡面研磨が終了した時点で、傾斜面２１
のウェハ方向の長さＬが３００μｍになる様に、面取り
工程における傾斜面２１の長さＬを設定した。また、裏
面側の傾斜面の長さについては、研磨仕上げ後、表裏の
面取形状が対称になるよう設定した。また、鏡面研磨を
行った後に半導体ウェハＷの反りを測定したところ、１
０μｍであった。次に、上述のように面取加工および鏡
面加工を施した半導体ウェハＷを基板として、有機金属
気相成長法により図３に示す構造をしたエピタキシャル
ウェハを作製した。この構造はＰＩＮのような光デバイ
スで広く用いられる構造で、ＩｎＰ基板上に、厚さ２．
０μｍのＩｎＰバッファ層、厚さ４．０μｍのＩｎＧａ
Ａｓ層、厚さ２．０μｍのＩｎＰ層、厚さ０．２μｍの
ＩｎＧａＡｓ層を順次エピタキシャル成長させて形成す
る。
研磨した。この鏡面研磨が終了した時点で、傾斜面２１
のウェハ方向の長さＬが３００μｍになる様に、面取り
工程における傾斜面２１の長さＬを設定した。また、裏
面側の傾斜面の長さについては、研磨仕上げ後、表裏の
面取形状が対称になるよう設定した。また、鏡面研磨を
行った後に半導体ウェハＷの反りを測定したところ、１
０μｍであった。次に、上述のように面取加工および鏡
面加工を施した半導体ウェハＷを基板として、有機金属
気相成長法により図３に示す構造をしたエピタキシャル
ウェハを作製した。この構造はＰＩＮのような光デバイ
スで広く用いられる構造で、ＩｎＰ基板上に、厚さ２．
０μｍのＩｎＰバッファ層、厚さ４．０μｍのＩｎＧａ
Ａｓ層、厚さ２．０μｍのＩｎＰ層、厚さ０．２μｍの
ＩｎＧａＡｓ層を順次エピタキシャル成長させて形成す
る。
【００１４】なお、本実施形態では、基板周縁部を基板
支持具により挟持して、ＩｎＰ基板と基板支持具との間
に空隙が形成されないようにした。また、エピタキシャ
ル成長において、成長温度は６２０℃、成長圧力は５０
ｔｏｒｒ、総ガス流量は６０ｌ／ｍｉｎ、ＩｎＧａＡｓ
層の成長速度は１．０μｍ／ｈ、ＩｎＰ層の成長速度は
１．５μｍ／ｈとした。得られたエピタキシャルウェハ
の裏面には、Ａｓガスの回り込みによる荒れはほとんど
生じていなかった。これより、基板裏面へのＡｓガスの
回り込みが効果的に防止できたといえる。
支持具により挟持して、ＩｎＰ基板と基板支持具との間
に空隙が形成されないようにした。また、エピタキシャ
ル成長において、成長温度は６２０℃、成長圧力は５０
ｔｏｒｒ、総ガス流量は６０ｌ／ｍｉｎ、ＩｎＧａＡｓ
層の成長速度は１．０μｍ／ｈ、ＩｎＰ層の成長速度は
１．５μｍ／ｈとした。得られたエピタキシャルウェハ
の裏面には、Ａｓガスの回り込みによる荒れはほとんど
生じていなかった。これより、基板裏面へのＡｓガスの
回り込みが効果的に防止できたといえる。
【００１５】次に、比較のため、本実施形態と同様にＩ
ｎＰ単結晶インゴットから切り出したウェハに、主面と
裏面とを滑らかな円弧で結ぶ面取加工を施し、さらに鏡
面研磨を施した半導体ウェハを基板としてエピタキシャ
ル成長を行い、得られたエピタキシャルウェハの評価を
行った。なお、比較例のエピタキシャル成長において
は、ＩｎＰ基板と基板支持具（基板支持台）との間に空
隙が生じていた。これにより得られたエピタキシャルウ
ェハの裏面には、Ａｓガスの回り込みによりひどい荒れ
が生じていた。
ｎＰ単結晶インゴットから切り出したウェハに、主面と
裏面とを滑らかな円弧で結ぶ面取加工を施し、さらに鏡
面研磨を施した半導体ウェハを基板としてエピタキシャ
ル成長を行い、得られたエピタキシャルウェハの評価を
行った。なお、比較例のエピタキシャル成長において
は、ＩｎＰ基板と基板支持具（基板支持台）との間に空
隙が生じていた。これにより得られたエピタキシャルウ
ェハの裏面には、Ａｓガスの回り込みによりひどい荒れ
が生じていた。
【００１６】さらに、本実施形態のエピタキシャルウェ
ハと比較例のエピタキシャルウェハについて、外観調
査、ＳＩＭＳ分析およびＸ線回折測定を行った。エピタ
キシャルウェハの周縁部（エッジ）の外観調査を行った
結果、本実施形態のエピタキシャルウェハの方がクロス
ハッチの発生は明らかに少なかった。また、比較例のエ
ピタキシャルウェハの周縁部には、Ａｓ汚染が原因と思
われる異常成長が発生していた。
ハと比較例のエピタキシャルウェハについて、外観調
査、ＳＩＭＳ分析およびＸ線回折測定を行った。エピタ
キシャルウェハの周縁部（エッジ）の外観調査を行った
結果、本実施形態のエピタキシャルウェハの方がクロス
ハッチの発生は明らかに少なかった。また、比較例のエ
ピタキシャルウェハの周縁部には、Ａｓ汚染が原因と思
われる異常成長が発生していた。
【００１７】図４は、本実施形態および比較例のエピタ
キシャルウェハについてＳＩＭＳ（二次イオン質量分
析）を行った結果である。本実施形態の測定結果を●
印、比較例の測定結果を■印でプロットしてある。図４
より、ＩｎＰ層１０４のＡｓ濃度に関して、本実施形態
のエピタキシャルウェハのＡｓ濃度は比較例の１／１０
程度になっていることが分かる。すなわち、本実施形態
のエピタキシャルウェハにおいてはＩｎＰ層１０４中の
Ａｓ汚染が減少されているといえる。
キシャルウェハについてＳＩＭＳ（二次イオン質量分
析）を行った結果である。本実施形態の測定結果を●
印、比較例の測定結果を■印でプロットしてある。図４
より、ＩｎＰ層１０４のＡｓ濃度に関して、本実施形態
のエピタキシャルウェハのＡｓ濃度は比較例の１／１０
程度になっていることが分かる。すなわち、本実施形態
のエピタキシャルウェハにおいてはＩｎＰ層１０４中の
Ａｓ汚染が減少されているといえる。
【００１８】図５は、本実施形態および比較例のエピタ
キシャルウェハについてＸ線回折測定を行った結果であ
る。本実施形態の測定結果を曲線Ａで、比較例の測定結
果を曲線Ｂで示してある。図５より、本実施形態のエピ
タキシャルウェハではＩｎＰのピークとＩｎＧａＡｓの
ピークのみが出現しているのに対して、比較例のエピタ
キシャルウェハではＡｓ汚染に伴うブロードなピークが
出現していることが分かる。
キシャルウェハについてＸ線回折測定を行った結果であ
る。本実施形態の測定結果を曲線Ａで、比較例の測定結
果を曲線Ｂで示してある。図５より、本実施形態のエピ
タキシャルウェハではＩｎＰのピークとＩｎＧａＡｓの
ピークのみが出現しているのに対して、比較例のエピタ
キシャルウェハではＡｓ汚染に伴うブロードなピークが
出現していることが分かる。
【００１９】以上説明したように本実施形態では、反り
が１０μｍである半導体ウェハの周縁部に、面取加工に
より傾斜角が１１°でウェハ半径方向の長さＬが３００
μｍの傾斜面を設け、さらに、基板支持具で基板周縁部
を挟持することにより基板裏面と基板支持具との間に空
隙が生じないようにして、Ａｓガスが基板裏面に回り込
むのを防止したので、Ａｓ汚染のない良好なエピタキシ
ャルウェハを製造することができた。
が１０μｍである半導体ウェハの周縁部に、面取加工に
より傾斜角が１１°でウェハ半径方向の長さＬが３００
μｍの傾斜面を設け、さらに、基板支持具で基板周縁部
を挟持することにより基板裏面と基板支持具との間に空
隙が生じないようにして、Ａｓガスが基板裏面に回り込
むのを防止したので、Ａｓ汚染のない良好なエピタキシ
ャルウェハを製造することができた。
【００２０】なお、本実施形態では、基板となる半導体
ウェハの面取加工について、傾斜面の傾斜角を１１°、
ウェハ半径方向の長さを３００μｍとしたが、傾斜角は
５°以上２５°以下の範囲で変更可能であり、鏡面加工
後に傾斜面の半径方向の長さが１００μｍ以上となるよ
うにすれば、基板裏面にガスが回り込むのを効果的に抑
制できるとともに、半導体素子の製造プロセスにおいて
割れや欠けが生じるのを有効に防止できる。また、基板
裏面と基板支持具とを密着させるためには、基板となる
半導体ウェハの反りを２０μｍ以下とすればよく、望ま
しくは１０μｍ以下とするのがよい。
ウェハの面取加工について、傾斜面の傾斜角を１１°、
ウェハ半径方向の長さを３００μｍとしたが、傾斜角は
５°以上２５°以下の範囲で変更可能であり、鏡面加工
後に傾斜面の半径方向の長さが１００μｍ以上となるよ
うにすれば、基板裏面にガスが回り込むのを効果的に抑
制できるとともに、半導体素子の製造プロセスにおいて
割れや欠けが生じるのを有効に防止できる。また、基板
裏面と基板支持具とを密着させるためには、基板となる
半導体ウェハの反りを２０μｍ以下とすればよく、望ま
しくは１０μｍ以下とするのがよい。
【００２１】以上、本発明者によってなされた発明を実
施の形態に基づいて具体的に説明したが、本発明は上記
実施形態に限定されるものではなく、その要旨を逸脱し
ない範囲で変更可能である。例えば、前記半導体基板と
基板支持具との間に空隙が形成されなくする方法とし
て、真空排気により前記半導体基板裏面と前記基板支持
具との間の空隙を物理的になくすようにしてもよい。さ
らに、半導体基板裏面の表面粗さや、基板支持具の半導
体基板と接する面の表面粗さを小さくすることにより、
密着性を良くするのも効果的である。また、本発明は、
上記実施形態で説明したＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ
構造をしたエピタキシャル層を形成する場合に限らず、
ＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰの構造をしたエピタキ
シャル層を形成する場合にも適用できる。
施の形態に基づいて具体的に説明したが、本発明は上記
実施形態に限定されるものではなく、その要旨を逸脱し
ない範囲で変更可能である。例えば、前記半導体基板と
基板支持具との間に空隙が形成されなくする方法とし
て、真空排気により前記半導体基板裏面と前記基板支持
具との間の空隙を物理的になくすようにしてもよい。さ
らに、半導体基板裏面の表面粗さや、基板支持具の半導
体基板と接する面の表面粗さを小さくすることにより、
密着性を良くするのも効果的である。また、本発明は、
上記実施形態で説明したＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ
構造をしたエピタキシャル層を形成する場合に限らず、
ＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰの構造をしたエピタキ
シャル層を形成する場合にも適用できる。
【００２２】
【発明の効果】本発明によれば、半導体基板を基板支持
具により保持させ、有機金属気相成長法により、前記半
導体基板上に元素Ａ，Ｂ，ＣまたはＡ，Ｂ，Ｃ，Ｄから
なる第１の化合物半導体層を形成する工程と、次いで、
元素Ａ，Ｄからなる第２の化合物半導体層を形成するヘ
テロ接合形成工程と、を含むエピタキシャル成長方法に
おいて、裏面側の反りが２０μｍ以下である半導体ウェ
ハを前記半導体基板として用いることにより、前記半導
体基板の裏面と基板支持具との間の空隙を小さく、望ま
しくは空隙が形成されないようにしたので、基板裏面側
に原料ガスが回り込むのを抑制でき、Ａｓ汚染によりエ
ピタキシャルウェハにクロスハッチ等の欠陥が生じるの
を防止できる。したがって、発光素子や受光素子等の半
導体素子の用途に適したエピタキシャルウェハを製造す
ることができるという効果を奏する。
具により保持させ、有機金属気相成長法により、前記半
導体基板上に元素Ａ，Ｂ，ＣまたはＡ，Ｂ，Ｃ，Ｄから
なる第１の化合物半導体層を形成する工程と、次いで、
元素Ａ，Ｄからなる第２の化合物半導体層を形成するヘ
テロ接合形成工程と、を含むエピタキシャル成長方法に
おいて、裏面側の反りが２０μｍ以下である半導体ウェ
ハを前記半導体基板として用いることにより、前記半導
体基板の裏面と基板支持具との間の空隙を小さく、望ま
しくは空隙が形成されないようにしたので、基板裏面側
に原料ガスが回り込むのを抑制でき、Ａｓ汚染によりエ
ピタキシャルウェハにクロスハッチ等の欠陥が生じるの
を防止できる。したがって、発光素子や受光素子等の半
導体素子の用途に適したエピタキシャルウェハを製造す
ることができるという効果を奏する。
【図１】半導体ウェハの反りについて示した説明図であ
る。
る。
【図２】本実施形態の基板として用いた半導体ウェハの
面取加工部の形状について示した説明図である。
面取加工部の形状について示した説明図である。
【図３】本実施形態のエピタキシャル構造の概略図であ
る。
る。
【図４】本実施形態と比較例のエピタキシャルウェハに
ついてＳＩＭＳを行った結果を示すグラフである。
ついてＳＩＭＳを行った結果を示すグラフである。
【図５】本実施形態と比較例のエピタキシャルウェハに
ついてＸ線回折測定を行った結果を示すグラフである。
ついてＸ線回折測定を行った結果を示すグラフである。
１０ 主面
１１ 裏面
２１ 傾斜面
２２ 円弧状加工部
１０１ ＩｎＰ基板
１０２ ＩｎＰバッファ層
１０３ ＩｎＧａＡｓ層
１０４ ＩｎＰ層
１０５ ＩｎＧａＡｓ層
Ｗ 半導体ウェハ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 栗田 英樹
茨城県北茨城市華川町臼場187−４ 株式
会社日鉱マテリアルズ磯原工場内
Ｆターム(参考） 5F045 AA04 AB12 AB17 AD10 AE23
AF04 AF13 BB12 BB14 CA09
CA13 DA53 DA69
Claims (4)
- 【請求項１】 半導体基板を基板支持具により保持さ
せ、有機金属気相成長法により、前記半導体基板上に元
素Ａ，Ｂ，ＣまたはＡ，Ｂ，Ｃ，Ｄからなる第１の化合
物半導体層を形成する工程と、 次いで、元素Ａ，Ｄからなる第２の化合物半導体層を形
成するヘテロ接合形成工程と、を含むエピタキシャル成
長方法において、 裏面側の反りが２０μｍ以下である半導体ウェハを前記
半導体基板として用いることにより、前記半導体基板の
裏面と基板支持具との間の空隙を小さくするようにした
ことを特徴とするエピタキシャル成長方法。 - 【請求項２】 前記半導体基板をＩｎＰ基板、前記元素
ＡをＩｎ、元素ＢをＧａ、元素ＣをＡｓ、元素ＤをＰと
し、 有機金属気相成長により、ＩｎＰ基板上にＩｎＧａＡｓ
層またはＩｎＧａＡｓＰ層を形成し、 次いで、ＩｎＰ層を順次成長させることを特徴とする請
求項１に記載のエピタキシャル成長方法。 - 【請求項３】 裏面の周縁部に傾斜面を形成され、該傾
斜面の基板裏面に対する傾斜角をφとし、前記傾斜面の
ウェハ半径方向の長さをＬとしたときに、Ｌ・ｔａｎφ
が１５０μｍ以下である半導体ウェハを、前記半導体基
板として用いることを特徴とする請求項１または請求項
２の何れかに記載のエピタキシャル成長方法。 - 【請求項４】 前記傾斜面の傾斜角φを５°から２５°
の範囲とし、ウェハ半径方向の長さＬを１００μｍ以上
としたことを特徴とする請求項３に記載のエピタキシャ
ル成長方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002011577A JP2003218033A (ja) | 2002-01-21 | 2002-01-21 | エピタキシャル成長方法 |
| PCT/JP2002/010712 WO2003063217A1 (en) | 2002-01-21 | 2002-10-16 | Epitaxial growth method |
| TW92100044A TWI254362B (en) | 2002-01-21 | 2003-01-02 | Epitaxial growth method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002011577A JP2003218033A (ja) | 2002-01-21 | 2002-01-21 | エピタキシャル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218033A true JP2003218033A (ja) | 2003-07-31 |
Family
ID=27606018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002011577A Pending JP2003218033A (ja) | 2002-01-21 | 2002-01-21 | エピタキシャル成長方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2003218033A (ja) |
| TW (1) | TWI254362B (ja) |
| WO (1) | WO2003063217A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203944A (ja) * | 2004-01-14 | 2005-07-28 | Toshiba Corp | 光マイクロフォン及びその製造方法 |
| JP2006332228A (ja) * | 2005-05-25 | 2006-12-07 | Showa Denko Kk | 半導体素子形成用基板及びエピタキシャルウェーハ並びにそれらを利用した半導体素子及び半導体デバイス |
| US7883998B2 (en) | 2004-02-17 | 2011-02-08 | Nippon Mining & Metals Co., Ltd. | Vapor phase growth method |
| JPWO2016129172A1 (ja) * | 2015-02-09 | 2017-04-27 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
| WO2021106248A1 (ja) | 2019-11-29 | 2021-06-03 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| WO2021106247A1 (ja) | 2019-11-29 | 2021-06-03 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| WO2021106249A1 (ja) | 2019-11-29 | 2021-06-03 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| WO2021153120A1 (ja) | 2020-01-29 | 2021-08-05 | Ｊｘ金属株式会社 | リン化インジウム基板 |
| JP7055233B1 (ja) * | 2021-09-07 | 2022-04-15 | Ｊｘ金属株式会社 | リン化インジウム基板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2827885B2 (ja) * | 1994-02-12 | 1998-11-25 | 信越半導体株式会社 | 半導体単結晶基板およびその製造方法 |
| JPH09246193A (ja) * | 1996-03-04 | 1997-09-19 | Nippon Process Eng Kk | 化学的気相成長法による成膜装置 |
| JP2001102386A (ja) * | 1999-10-01 | 2001-04-13 | Toshiba Ceramics Co Ltd | 半導体ウエハの製造方法 |
| JP3772621B2 (ja) * | 2000-02-03 | 2006-05-10 | 株式会社日鉱マテリアルズ | 気相成長方法および気相成長装置 |
| JP3502827B2 (ja) * | 2000-10-30 | 2004-03-02 | 京セラ株式会社 | ウエハ加熱装置 |
-
2002
- 2002-01-21 JP JP2002011577A patent/JP2003218033A/ja active Pending
- 2002-10-16 WO PCT/JP2002/010712 patent/WO2003063217A1/ja active Application Filing
-
2003
- 2003-01-02 TW TW92100044A patent/TWI254362B/zh not_active IP Right Cessation
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203944A (ja) * | 2004-01-14 | 2005-07-28 | Toshiba Corp | 光マイクロフォン及びその製造方法 |
| US7883998B2 (en) | 2004-02-17 | 2011-02-08 | Nippon Mining & Metals Co., Ltd. | Vapor phase growth method |
| JP2006332228A (ja) * | 2005-05-25 | 2006-12-07 | Showa Denko Kk | 半導体素子形成用基板及びエピタキシャルウェーハ並びにそれらを利用した半導体素子及び半導体デバイス |
| JPWO2016129172A1 (ja) * | 2015-02-09 | 2017-04-27 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
| US20170363406A1 (en) | 2015-02-09 | 2017-12-21 | Sumitomo Electric Industries, Ltd. | Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate |
| US10473445B2 (en) | 2015-02-09 | 2019-11-12 | Sumitomo Electric Industries, Ltd. | Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate |
| US10663277B2 (en) | 2015-02-09 | 2020-05-26 | Sumitomo Electric Industries, Ltd. | Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate |
| JP2021091590A (ja) * | 2019-11-29 | 2021-06-17 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| CN113207308A (zh) * | 2019-11-29 | 2021-08-03 | Ｊｘ金属株式会社 | 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 |
| WO2021106249A1 (ja) | 2019-11-29 | 2021-06-03 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| WO2021106248A1 (ja) | 2019-11-29 | 2021-06-03 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| JP2021091589A (ja) * | 2019-11-29 | 2021-06-17 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| JP2021091591A (ja) * | 2019-11-29 | 2021-06-17 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| TWI735256B (zh) * | 2019-11-29 | 2021-08-01 | 日商Ｊｘ金屬股份有限公司 | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 |
| WO2021106247A1 (ja) | 2019-11-29 | 2021-06-03 | Ｊｘ金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
| US11901170B2 (en) | 2019-11-29 | 2024-02-13 | Jx Metals Corporation | Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate |
| US11894225B2 (en) | 2019-11-29 | 2024-02-06 | Jx Metals Corporation | Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate |
| US11788203B2 (en) | 2019-11-29 | 2023-10-17 | Jx Metals Corporation | Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate |
| KR20210132186A (ko) | 2020-01-29 | 2021-11-03 | 제이엑스금속주식회사 | 인화 인듐 기판 |
| WO2021153120A1 (ja) | 2020-01-29 | 2021-08-05 | Ｊｘ金属株式会社 | リン化インジウム基板 |
| WO2023037597A1 (ja) | 2021-09-07 | 2023-03-16 | Ｊｘ金属株式会社 | リン化インジウム基板 |
| JP7055233B1 (ja) * | 2021-09-07 | 2022-04-15 | Ｊｘ金属株式会社 | リン化インジウム基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003063217A1 (en) | 2003-07-31 |
| TWI254362B (en) | 2006-05-01 |
| TW200302513A (en) | 2003-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6067801B2 (ja) | 高品質ホモエピタキシ用微傾斜窒化ガリウム基板 | |
| WO2009090821A1 (ja) | Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板 | |
| US8697564B2 (en) | Method of manufacturing GaN-based film | |
| US8652949B2 (en) | Method of manufacturing semiconductor wafer | |
| US7348278B2 (en) | Method of making nitride-based compound semiconductor crystal and substrate | |
| TWI604094B (zh) | 半導體磊晶晶圓的製造方法及半導體磊晶晶圓 | |
| JP2003218033A (ja) | エピタキシャル成長方法 | |
| CN102465342B (zh) | 制造GaN基膜的方法 | |
| JP4162892B2 (ja) | 半導体ウェハおよびその製造方法 | |
| WO2010035409A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US20220364267A1 (en) | Group iii nitride single crystal substrate and method for production thereof | |
| US20060281283A1 (en) | Silicon epitaxial wafer, and silicon epitaxial wafer manufacturing method | |
| WO2017216997A1 (ja) | 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法 | |
| Hennig et al. | Self‐separation of thick two inch GaN layers grown by HVPE on sapphire using epitaxial lateral overgrowth with masks containing tungsten | |
| JP2010171330A (ja) | エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ | |
| EP2797108A1 (en) | Nitride semiconductor substrate | |
| JP4657724B2 (ja) | エピタキシャル成長方法およびエピタキシャル成長用基板 | |
| JP2016184646A (ja) | 化合物半導体エピタキシャル成長用基板 | |
| JP2007180270A (ja) | 化合物半導体エピタキシャル基板の製造方法 | |
| JP2836551B2 (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| JP2023113512A (ja) | エピタキシャルウェーハの製造方法 | |
| WO2019163083A9 (ja) | 窒化ガリウム結晶基板 | |
| JP2023108951A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2016533643A (ja) | 半導体ウェハおよび半導体ウェハを製造するための方法 | |
| JP2020107729A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |