JP2021091589A - リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 - Google Patents
リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 Download PDFInfo
- Publication number
- JP2021091589A JP2021091589A JP2020078634A JP2020078634A JP2021091589A JP 2021091589 A JP2021091589 A JP 2021091589A JP 2020078634 A JP2020078634 A JP 2020078634A JP 2020078634 A JP2020078634 A JP 2020078634A JP 2021091589 A JP2021091589 A JP 2021091589A
- Authority
- JP
- Japan
- Prior art keywords
- indium phosphide
- substrate
- back surface
- wafer
- phosphide substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
- B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B25/00—Phosphorus; Compounds thereof
- C01B25/08—Other phosphides
- C01B25/082—Other phosphides of boron, aluminium, gallium or indium
- C01B25/087—Other phosphides of boron, aluminium, gallium or indium of gallium or indium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/10—Etching in solutions or melts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Weting (AREA)
Abstract
Description
以下、本実施形態のリン化インジウム基板の構成について説明する。
本実施形態のリン化インジウム(InP)基板は、エピタキシャル結晶層を形成するための主面と、主面の反対側の裏面とを有する。
本発明の実施形態に係るリン化インジウム基板は、一側面において、裏面を上にした状態で幅3mmの外周部分を除外して測定した、裏面のSORI値が、2.5μm以下に制御されている。このような構成によれば、基板裏面の反りが良好に抑制されたリン化インジウム基板が得られる。より具体的には、エピタキシャル成長を実施する際、リン化インジウム基板を裏面側からサセプターで支持しても、基板裏面とサセプターの接触が均一になる。このため、リン化インジウム基板への熱伝導の面内分布が均一となり、エピタキシャル成長時の基板温度が均一となる。その結果、生成するエピタキシャル結晶層の品質が向上し、発光波長がずれる等の半導体エピタキシャルウエハの性能の低下を良好に抑制することができる。
次に、本発明の実施形態に係るリン化インジウム基板の製造方法について説明する。
リン化インジウム基板の製造方法としては、まず、公知の方法にてリン化インジウムのインゴットを作製する。
次に、リン化インジウムのインゴットを研削して円筒にする。
次に、研削したリン化インジウムのインゴットから主面及び裏面を有するウエハを切り出す。このとき、リン化インジウムのインゴットの結晶両端を所定の結晶面に沿って、ワイヤーソーを用いて切断し、複数のウエハを所定の厚みに切り出す。ウエハを切り出す工程では、ワイヤーを水平方向に往復させながら常に新線を送り続けるとともに、リン化インジウムのインゴットを載せたステージをワイヤーへ向かって鉛直方向に移動させる。
・ワイヤーの新線供給速度:10〜60m/分
・ワイヤーの往復速度:300〜350m/分
・リン化インジウムのインゴットを載せたステージの鉛直方向移動速度:200〜400μm/分
・ワイヤーソーの砥粒の管理
使用砥粒GC #1200、切削油PS−LP−500Dとし、砥粒は粘度計のロータ軸の回転速度60rpmのときに300〜400mPa・sになるように管理する。当該粘度は、東機産業製TVB−10粘度計で測定することができる。
次に、ウエハの主面を鏡面研磨用の研磨材で研磨して鏡面に仕上げる。
次に、洗浄を行うことで、本発明の実施形態に係るリン化インジウムウエハが製造される。
本発明の実施形態に係るリン化インジウム基板の主面に対し、公知の方法で半導体薄膜をエピタキシャル成長させることで、エピタキシャル結晶層を形成し、半導体エピタキシャルウエハを作製することができる。当該エピタキシャル成長の例としては、リン化インジウム基板の主面に、InAlAsバッファ層、InGaAsチャネル層、InAlAsスペーサ層、InP電子供給層をエピタキシャル成長させたHEMT構造を形成してもよい。このようなHEMT構造を有する半導体エピタキシャルウエハを作製する場合、一般には、鏡面仕上げしたリン化インジウム基板に、硫酸/過酸化水素水などのエッチング溶液によるエッチング処理を施して、基板表面に付着したケイ素(Si)等の不純物を除去する。このエッチング処理後のリン化インジウム基板の裏面をサセプターに接触させて支持した状態で、リン化インジウム基板の主面に、分子線エピタキシャル成長法(MBE:Molecular Beam Epitaxy)又は有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)によりエピタキシャル膜を形成する。
まず、所定の直径で育成したリン化インジウムの単結晶のインゴットを準備した。
次に、リン化インジウムの単結晶のインゴットの外周を研削し、円筒にした。
・ワイヤーの新線供給速度:10〜60m/分
・ワイヤーの往復速度:表1に記載
・リン化インジウムのインゴットを載せたステージの鉛直方向移動速度:表1に記載
・ワイヤーソーの砥粒の管理
使用砥粒GC #1200、切削油PS−LP−500Dとし、砥粒は粘度計のロータ軸の回転速度60rpmのときに表1に記載の粘度になるように管理した。当該粘度は、東機産業製TVB−10粘度計で測定した。
・裏面評価
実施例1〜6及び比較例1〜5のサンプルについて、Corning Tropel社製Ultrasortを用いて、それぞれ裏面を上側に向けてPP製カセットに収納し、自動搬送にて、幅3mmの外周部分を除外したSORI値を測定した。当該測定は非吸着にて実施した。
実施例1〜6及び比較例1〜5のサンプルについて、Corning Tropel社製Ultrasortを用いて、それぞれ表面を上側に向けてPP製カセットに収納し、自動搬送にて、幅3mmの外周部分を除外したWARP値及びTTV値を測定した。当該測定は非吸着にて実施した。
前述の製造条件、評価の結果を表1に示す。
実施例1〜6は、いずれも裏面を上にして平坦な面上に置いて測定したSORI値が2.5μm以下であり、基板裏面とサセプターとの接触が均一になるような良好なリン化インジウム基板が得られた。
比較例1〜3は、ワイヤーソーによる切断工程において、それぞれのパラメータが適切ではなく、裏面そりが大きいリン化インジウム基板となった。
比較例4は、切断後のエッチング工程において、エッチング量が適切ではなく、切断時の加工ダメージを除去することができず裏面そりが大きいリン化インジウム基板となった。
比較例5は、ラッピング後のエッチング工程において、エッチング量が適切ではなく、ラッピング時の加工ダメージを除去することができず裏面そりが大きいリン化インジウム基板となった。
Claims (7)
- エピタキシャル結晶層を形成するための主面と、前記主面の反対側の裏面とを有するリン化インジウム基板であって、
前記リン化インジウム基板の前記裏面を上にした状態で測定した、前記裏面のSORI値が、2.5μm以下であることを特徴とするリン化インジウム基板。 - 前記リン化インジウム基板の前記裏面を上にした状態で測定した、前記裏面のSORI値が、1.6〜2.5μmである請求項1に記載のリン化インジウム基板。
- 前記リン化インジウム基板の前記裏面を上にした状態で測定した、前記裏面のSORI値が、1.6〜2.5μmであり、基板の直径が100mm以下である請求項2に記載のリン化インジウム基板。
- 前記リン化インジウム基板の前記裏面を上にした状態で測定した、前記裏面のSORI値が、1.6〜1.8μmであり、基板の直径が76.2mm以下である請求項2に記載のリン化インジウム基板。
- 前記リン化インジウム基板の前記裏面を上にした状態で測定した、前記裏面のSORI値が、1.7μm以下であり、基板の直径が50.8mm以下である請求項1に記載のリン化インジウム基板。
- 請求項1〜5のいずれか一項に記載のリン化インジウム基板の前記主面上に、エピタキシャル結晶層を備えた半導体エピタキシャルウエハ。
- リン化インジウムのインゴットからウエハをワイヤーソーで切り出す工程と、
前記切り出したウエハをエッチングする工程と、
前記エッチング後のウエハの外周部分の面取りを行う工程と、
前記面取り後のウエハの少なくとも一方の表面を研磨する工程と、
前記研磨後のウエハをエッチングする工程と、
を含み、
前記リン化インジウムのインゴットからウエハをワイヤーソーで切り出す工程は、ワイヤーを水平方向に往復させながら常に新線を送り続けるとともに、前記リン化インジウムのインゴットを載せたステージを前記ワイヤーへ向かって鉛直方向に移動させる工程を含み、前記ワイヤーの新線供給速度が10〜60m/分であり、前記ワイヤーの往復速度が300〜350m/分であり、前記リン化インジウムのインゴットを載せたステージの鉛直方向移動速度が200〜400μm/分であり、前記ワイヤーソーの砥粒の粘度が300〜400mPa・sであり、
前記切り出したウエハをエッチングする工程は、両面から合計5〜15μmだけエッチングし、
前記研磨後のウエハをエッチングする工程は、両面から合計8〜15μmだけエッチングする請求項1〜5のいずれか一項に記載のリン化インジウム基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/289,455 US11788203B2 (en) | 2019-11-29 | 2020-06-04 | Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate |
CN202080006107.0A CN113207309A (zh) | 2019-11-29 | 2020-06-04 | 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 |
EP20880337.9A EP3862132A4 (en) | 2019-11-29 | 2020-06-04 | INDIUM PHOSPHIDE SUBSTRATE, EPITACTIC SEMICONDUCTOR WAFER AND METHOD OF MAKING AN INDIUM PHOSPHIDE SUBSTRATE |
PCT/JP2020/022196 WO2021106247A1 (ja) | 2019-11-29 | 2020-06-04 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
TW109120021A TWI722922B (zh) | 2019-11-29 | 2020-06-15 | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019217549 | 2019-11-29 | ||
JP2019217549 | 2019-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6761915B1 JP6761915B1 (ja) | 2020-09-30 |
JP2021091589A true JP2021091589A (ja) | 2021-06-17 |
Family
ID=72614627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020078634A Active JP6761915B1 (ja) | 2019-11-29 | 2020-04-27 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11788203B2 (ja) |
EP (1) | EP3862132A4 (ja) |
JP (1) | JP6761915B1 (ja) |
CN (1) | CN113207309A (ja) |
TW (1) | TWI722922B (ja) |
WO (1) | WO2021106247A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022255273A1 (ja) | 2021-05-31 | 2022-12-08 | レナセラピューティクス株式会社 | リガンド結合核酸複合体 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6761917B1 (ja) * | 2019-11-29 | 2020-09-30 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
JP6761916B1 (ja) | 2019-11-29 | 2020-09-30 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0917755A (ja) * | 1995-06-30 | 1997-01-17 | Sumitomo Electric Ind Ltd | Iii−v族化合物半導体結晶の切断方法 |
JP2003218033A (ja) * | 2002-01-21 | 2003-07-31 | Nikko Materials Co Ltd | エピタキシャル成長方法 |
JP2004043257A (ja) * | 2002-07-12 | 2004-02-12 | Dowa Mining Co Ltd | 化合物半導体ウェハ及びその加工方法 |
JP2009182135A (ja) * | 2008-01-30 | 2009-08-13 | Sumitomo Electric Ind Ltd | 化合物半導体基板の製造方法および化合物半導体基板 |
JP2014041911A (ja) * | 2012-08-22 | 2014-03-06 | Sumitomo Electric Ind Ltd | 研磨用組成物および化合物半導体基板の製造方法 |
JP2016044094A (ja) * | 2014-08-21 | 2016-04-04 | 三菱化学株式会社 | 非極性または半極性GaN基板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064069B2 (en) * | 2003-10-21 | 2006-06-20 | Micron Technology, Inc. | Substrate thinning including planarization |
JP4395812B2 (ja) * | 2008-02-27 | 2010-01-13 | 住友電気工業株式会社 | 窒化物半導体ウエハ−加工方法 |
KR102086281B1 (ko) * | 2017-04-28 | 2020-03-06 | 제이엑스금속주식회사 | 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법 |
JP2019141974A (ja) * | 2018-02-22 | 2019-08-29 | 株式会社ミズホ | 両面ラップ盤とそれを用いた薄肉ファインセラミックスの研削方法 |
JP6761917B1 (ja) * | 2019-11-29 | 2020-09-30 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
JP6761916B1 (ja) * | 2019-11-29 | 2020-09-30 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
-
2020
- 2020-04-27 JP JP2020078634A patent/JP6761915B1/ja active Active
- 2020-06-04 CN CN202080006107.0A patent/CN113207309A/zh active Pending
- 2020-06-04 US US17/289,455 patent/US11788203B2/en active Active
- 2020-06-04 WO PCT/JP2020/022196 patent/WO2021106247A1/ja unknown
- 2020-06-04 EP EP20880337.9A patent/EP3862132A4/en active Pending
- 2020-06-15 TW TW109120021A patent/TWI722922B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0917755A (ja) * | 1995-06-30 | 1997-01-17 | Sumitomo Electric Ind Ltd | Iii−v族化合物半導体結晶の切断方法 |
JP2003218033A (ja) * | 2002-01-21 | 2003-07-31 | Nikko Materials Co Ltd | エピタキシャル成長方法 |
JP2004043257A (ja) * | 2002-07-12 | 2004-02-12 | Dowa Mining Co Ltd | 化合物半導体ウェハ及びその加工方法 |
JP2009182135A (ja) * | 2008-01-30 | 2009-08-13 | Sumitomo Electric Ind Ltd | 化合物半導体基板の製造方法および化合物半導体基板 |
JP2014041911A (ja) * | 2012-08-22 | 2014-03-06 | Sumitomo Electric Ind Ltd | 研磨用組成物および化合物半導体基板の製造方法 |
JP2016044094A (ja) * | 2014-08-21 | 2016-04-04 | 三菱化学株式会社 | 非極性または半極性GaN基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022255273A1 (ja) | 2021-05-31 | 2022-12-08 | レナセラピューティクス株式会社 | リガンド結合核酸複合体 |
Also Published As
Publication number | Publication date |
---|---|
TWI722922B (zh) | 2021-03-21 |
US20220316092A1 (en) | 2022-10-06 |
EP3862132A1 (en) | 2021-08-11 |
EP3862132A4 (en) | 2022-07-06 |
TW202120430A (zh) | 2021-06-01 |
CN113207309A (zh) | 2021-08-03 |
US11788203B2 (en) | 2023-10-17 |
WO2021106247A1 (ja) | 2021-06-03 |
JP6761915B1 (ja) | 2020-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6761915B1 (ja) | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 | |
JP6761917B1 (ja) | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 | |
JP6761916B1 (ja) | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 | |
TWI747695B (zh) | 磷化銦基板 | |
WO2022137728A1 (ja) | リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ | |
WO2022137727A1 (ja) | リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ | |
US20230082020A1 (en) | Indium phosphide substrate | |
JP7055233B1 (ja) | リン化インジウム基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200518 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200518 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200907 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6761915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |