JP2009182135A - 化合物半導体基板の製造方法および化合物半導体基板 - Google Patents
化合物半導体基板の製造方法および化合物半導体基板 Download PDFInfo
- Publication number
- JP2009182135A JP2009182135A JP2008019411A JP2008019411A JP2009182135A JP 2009182135 A JP2009182135 A JP 2009182135A JP 2008019411 A JP2008019411 A JP 2008019411A JP 2008019411 A JP2008019411 A JP 2008019411A JP 2009182135 A JP2009182135 A JP 2009182135A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor substrate
- surface plate
- lapping
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】基板の反り量を低減できる化合物半導体基板の製造方法を提供する。
【解決手段】この化合物半導体基板の製造方法は、主表面と、主表面の反対面である裏面とを有する化合物半導体基板を、両面同時ラッピング装置を用いて機械的に加工する、ラッピング工程(S30)を備える。また、ラッピングされた化合物半導体基板を研磨する、研磨工程(S50)を備える。ラッピング工程(S30)では、化合物半導体基板は、裏面のラッピング量が主表面のラッピング量よりも大きくなるように、両面同時ラッピング装置によって機械的に加工される。研磨工程(S50)では、化合物半導体基板の主表面が鏡面研磨される。
【選択図】図1
【解決手段】この化合物半導体基板の製造方法は、主表面と、主表面の反対面である裏面とを有する化合物半導体基板を、両面同時ラッピング装置を用いて機械的に加工する、ラッピング工程(S30)を備える。また、ラッピングされた化合物半導体基板を研磨する、研磨工程(S50)を備える。ラッピング工程(S30)では、化合物半導体基板は、裏面のラッピング量が主表面のラッピング量よりも大きくなるように、両面同時ラッピング装置によって機械的に加工される。研磨工程(S50)では、化合物半導体基板の主表面が鏡面研磨される。
【選択図】図1
Description
この発明は、化合物半導体基板の製造方法および化合物半導体基板に関し、特に、異方性を有する化合物半導体基板の製造方法および化合物半導体基板に関する。
光デバイスや電子デバイスなどの半導体装置を製造する場合には、一般に半導体基板をチャンバ(反応室)内で加熱し、加熱の間に様々な化学および物理処理を実行する。たとえば、基板上へのエピタキシャル層の形成は、チャンバ内に原料ガスを供給し、加熱された基板の表面に原料ガス成分を原料とした膜をエピタキシャル成長させることにより行なわれる。
このような場合には、半導体装置の信頼性および品質の確保ならびに歩留り向上のため、基板の温度分布の均一化が重要視されている。このとき、基板の反り量が大きいと、基板を保持するサセプタから基板への熱伝達が不均一となるため、基板表面の温度分布も不均一となる。そのため、基板表面に形成されるエピタキシャル層の組成も不均一となる。
また、加熱した状態で基板表面にエピタキシャル成長により半導体膜を形成した後に、室温まで温度降下させると、半導体膜側と基板側とに生じる歪によって、基板の反りが誘起される。したがって、もともとの反り量の大きい基板を使うと、エピタキシャル成長後に基板が割れやすい。また、エピタキシャル成長の際には、基板と同サイズの穴の形成されたキャリヤに基板をセットし、キャリヤを回転させながら原料ガスの供給・薄膜成長を行なうため、もともとの反り量の大きい基板を使うと、回転により発生する遠心力および揚力により基板がキャリヤの穴から飛び出してしまうという不具合もある。
したがって、半導体膜積層のために基板を加熱する前に、基板の反り量をできる限り小さくしておくことが重要である。一般に基板の反り量を低減させるには、基板を結晶から切り出すスライスプロセスでの改善が最も寄与率が高いとされていた。したがって、従来技術の枠組みでも、スライスプロセスでの技術開発に重点が置かれている。スライスプロセスの改善によって基板の反り量を低減させる技術は、たとえば特許文献1および2に提案されている。
特開2002−18831号公報
特開2003−340708号公報
化合物半導体基板には異方性がある。異方性とは、通常、方向によって性質が異なることをいうが、本明細書では特に、基板の面方位による硬度の違いを指すものとする。一般に、[011]方向と[0−11]方向とにおいて、結晶の硬さ(ビッカース硬度)に違いがある。特に、閃亜鉛鉱型(Zinc blend)結晶構造を有するGaAsのシリコンドープ品では、異方性が大きい。この異方性によって、基板には鞍型状の反りが発生する。鞍型状の反りとは、基板の一の直径方向において半径方向外方に行くに従い上方に反り上がるとともに、当該一の直径方向に対し直交する他の直径方向において半径方向外方に行くに従い下方に反り垂れ下がる変形をいう。
化合物半導体で鞍型の反りが発生するメカニズムについて詳述した文献はないが、一般には、材料による転位(刃状転位、らせん転位)の入り方の違いによるもの、また、転位に関連した破壊靭性の方位依存性によるものが原因になっているものといわれている。同じ材料でもドーパントが異なれば、鞍型反りの状態も変化する。結晶からウェハを切り出し、整形加工を経てラッピングで厚さ調整を行ない、最終鏡面(無ひずみ面)に仕上げる、一連の加工プロセスにおいて、加工中に加工変質層が入る、つまり加工により表面層が材質的に変化することによって、異方性に基づく鞍型反りが発生する。
基板の表面が面内で凹凸しているような鞍型の反りが発生すると、その後の研磨工程で反りを矯正するのは困難である。つまり、基板に鞍型のそりが発生すると、研磨後にも基板に反りが残る。したがって、基板の反り量を効率的に低減することは困難であった。
本発明は上記の問題に鑑みてなされたものであり、その主たる目的は、基板の反り量を低減できる化合物半導体基板の製造方法を提供することである。また、この発明の他の目的は、上記製造方法によって反り量が改善された、化合物半導体基板を提供することである。
本発明者は、化合物半導体基板の製造過程で鞍型状の反りが発生する理由について鋭意検討した。その結果、スライス後の基板間の厚みばらつきを矯正するラッピング工程において、ラッピング量が大きいほど相対的に鞍型反りが強調される傾向があることを見出した。ラッピング加工中、基板表面に加工ひずみが導入されるが、その際基板には鞍状に反ろうとする力がはたらく。つまり、加工中に鞍型状の反りが発生することで、基板表面内の応力分布が不均一になり、その応力分布が基板表面内の不均一ラッピング量として転写されるために、より鞍型の反りが強調される。以上のメカニズムから、ラッピング加工中において応力分布が不均一な状態が長いほど、鞍型状反りは強調されてくると考えられる。本発明では、このメカニズムを応用してラッピング量を少なく制限することで、基板の反りの改善を図るものである。
すなわち、本発明に係る化合物半導体基板の製造方法は、主表面と、主表面の反対面である裏面とを有する化合物半導体基板を、両面同時ラッピング装置を用いて機械的に加工する、ラッピング工程を備える。また、ラッピングされた化合物半導体基板を研磨する、研磨工程を備える。ラッピング工程では、化合物半導体基板は、裏面のラッピング量が主表面のラッピング量よりも大きくなるように、両面同時ラッピング装置によって機械的に加工される。研磨工程では、化合物半導体基板の主表面が鏡面研磨される。
このようにすれば、基板の裏面のラッピング量に対して主表面のラッピング量が小さくなることにより、基板の表裏面を両面同時ラッピングする場合と比較して基板のラッピング量が小さくなる。よって、ラッピング後の基板の反りの形状が鞍型状になることを抑制できる。鞍型状の反りを有していない基板は、その後の研磨工程で比較的反りの矯正が容易である。つまり、研磨によって効率的に反りを低減させ、反り量を小さくした基板を製造することができる。
ここで、ラッピング量とは、ラッピングによって基板表面が研磨されて除去される、基板の材料の研削量であって、たとえば基板の厚みの減少量に基づいて定めることができる。
上記化合物半導体基板の製造方法において好ましくは、両面同時ラッピング装置は、回転運動する定盤と、定盤と回転軸を共有して回転運動する他の定盤とを含む。また、両面同時ラッピング装置は、定盤と他の定盤とによって挟まれるように設けられ、定盤と回転軸を共有して回転運動する、化合物半導体基板を保持するキャリヤを含む。ラッピング工程では、化合物半導体基板は、裏面が定盤に対向し、主表面が他の定盤に対向するように、キャリヤに保持される。定盤の化合物半導体基板に対する相対速度は、他の定盤の化合物半導体基板に対する相対速度よりも大きい。
このようにすれば、化合物半導体基板に対する定盤の相対速度が大きいほど基板のラッピング量が大きくなるために、基板の裏面のラッピング量に対して主表面のラッピング量を小さくし、基板の表裏面を両面同時ラッピングする場合と比較して基板のラッピング量を小さくすることができる。
上記化合物半導体基板の製造方法において好ましくは、他の定盤は、キャリヤと同じ角速度で同じ方向に回転運動を行なう。このようにすれば、他の定盤の化合物半導体基板に対する相対速度を一層小さくすることができるので、基板の主表面側のラッピング量を一層小さくすることができる。よって、基板の表裏面を両面同時ラッピングする場合と比較して、基板のラッピング量を一層小さくすることができる。
上記化合物半導体基板の製造方法において好ましくは、両面同時ラッピング装置は、回転運動する定盤と、定盤と回転軸を共有して回転運動する他の定盤とを含む。また、両面同時ラッピング装置は、定盤と他の定盤とによって挟まれるように設けられ、定盤と回転軸を共有して回転運動する、化合物半導体基板を保持するキャリヤを含む。キャリヤには、化合物半導体基板を内側に設置可能な凹部が形成されている。ラッピング工程では、化合物半導体基板は、裏面が定盤に対向し、主表面が凹部の底部に対向するように、キャリヤに保持される。
このようにすれば、基板の主表面は定盤によって研磨されることがないために、基板の裏面のラッピング量に対して確実に主表面のラッピング量を小さくすることができる。よって、基板の表裏面を両面同時ラッピングする場合と比較して、基板のラッピング量を確実に小さくすることができる。
上記化合物半導体基板の製造方法において好ましくは、化合物半導体基板は、GaAs、InP、ZnSe、GaN、AlN、およびSiCのいずれかの基板である。これらの化合物半導体基板には異方性があると考えられる。GaAsにSiをドープしたものは最も顕著な異方性を示す傾向がある。よって、異方性のあるGaAsなどの化合物半導体基板について、裏面のラッピング量に対して主表面のラッピング量を小さくすることにより、ラッピング後の基板の反りの形状が鞍型状となることを抑制することができ、その後の研磨工程において基板の反り量を小さくすることができる。
本発明に係る化合物半導体基板は、上記のいずれかの製造方法によって製造された、直径が3インチの化合物半導体基板である。化合物半導体基板は、Warpの平均値が3μm以下、標準偏差が0.5μm以下であって、片面のみ鏡面研磨されている。
基板の鏡面研磨されていない裏面は、ラッピング加工された面であり、面粗さは5点算術平均粗さ(Ra)が0.5μm以上3.0μm以下程度の、梨地状の面である。従来、直径が3インチである、片面鏡面研磨された化合物半導体基板では、Warpの値が3μm以下である基板の発生頻度はきわめて低く数%程度であった。本発明によれば、上記の製造方法によって、Warpの平均値が3μm以下であって、かつ標準偏差が0.5μm以下とばらつきも小さい、片面のみ鏡面研磨された化合物半導体基板を得ることができる。
この発明の化合物半導体基板の製造方法によると、基板の反り量を低減することができる。
以下、図面に基づいてこの発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
(実施の形態1)
図1は、本発明の化合物半導体基板の製造方法を説明する流れ図である。図1を参照して、化合物半導体基板の製造方法を説明する。図1に示すように、まず工程(S10)において、化合物半導体の結晶原料よりバルク単結晶成長により得られた化合物半導体単結晶インゴットを、板状に切断(スライス)する。たとえば、内周刃式切断機やマルチワイヤソーを用いて、インゴットをスライスすることができる。次に工程(S20)において、スライス後の基板周囲の角張りを削り落とす、円形加工(ベベリング)、ヘキカイ加工が行なわれる。
図1は、本発明の化合物半導体基板の製造方法を説明する流れ図である。図1を参照して、化合物半導体基板の製造方法を説明する。図1に示すように、まず工程(S10)において、化合物半導体の結晶原料よりバルク単結晶成長により得られた化合物半導体単結晶インゴットを、板状に切断(スライス)する。たとえば、内周刃式切断機やマルチワイヤソーを用いて、インゴットをスライスすることができる。次に工程(S20)において、スライス後の基板周囲の角張りを削り落とす、円形加工(ベベリング)、ヘキカイ加工が行なわれる。
次に工程(S30)において、砥粒を使用した機械的研磨により、円形加工後の基板を所定の厚み、平坦性、表面粗さに加工する、ラッピングが行なわれる。図2は、実施の形態1の化合物半導体基板の製造方法に用いられる、両面同時ラッピング装置の分解斜視図である。図2に示すように、両面同時ラッピング装置10は、回転運動する定盤としての上定盤11と、上定盤11と回転軸を共有して回転運動する他の定盤としての下定盤12と、保持孔14の内側に加工対象である化合物半導体基板を保持するキャリヤ13とを含む。キャリヤ13は、上定盤11と下定盤12とによって挟まれるように設けられている。
図2に示す両面同時ラッピング装置10では、保持孔14が各々3個形成されたキャリヤ13が下定盤12上に3個配置されているが、この構成に限られるものではない。たとえば任意の個数の保持孔14が形成されたキャリヤ13を任意の個数含むような、両面同時ラッピング装置10であってもよい。
図3は、両面同時ラッピング装置に基板を設置した状態を示す模式図である。図3に示すように、化合物半導体基板1は、キャリヤ13の保持孔の内部に設置されている。化合物半導体基板1の厚みがキャリヤ13の厚みよりも大きくなるように、キャリヤ13は形成されている。
図4は、キャリヤの移動機構について示す斜視図である。図4に示すように、両面同時ラッピング装置は、下定盤12の中心に位置する外歯歯車である太陽ギヤ16と、下定盤12の外周周囲に位置する内歯歯車であるインターナルギヤ17とを含む。下定盤12は、太陽ギヤ16を設置するために、中心部が開口している形状に形成されている。キャリヤ13は、太陽ギヤ16とインターナルギヤ17とにかみ合って、上定盤11と下定盤12との間を自転しながら公転する、略円板形状の遊星歯車である。遊星歯車の公転運動によって、キャリヤ13は、上定盤11および下定盤12と回転軸を共有して回転運動する。
図5は、キャリヤの保持孔付近の断面を拡大して示す両面同時ラッピング装置の断面模式図である。図5に示すように、化合物半導体基板1は、下面3と、下面3の反対面である上面2とを有する。上述の通り、化合物半導体基板1は、厚みがキャリヤ13の厚みよりも大きく、下面3が下定盤12に対向し、上面2が上定盤11に対向するように、キャリヤ13の保持孔14に保持されている。
以下、実施の形態1の、両面同時ラッピング装置10を用いたラッピング加工法について説明する。図2および図3に、ラッピングが行なわれる場合の上定盤11、下定盤12およびキャリヤ13の回転の方向を矢印31〜34により示す。図示しないモータなどの駆動機構により、矢印31に示すように上定盤11を時計回り方向へ回転させ、矢印32に示すように下定盤12を反時計回り方向へ回転させる。つまり、上定盤11と下定盤12とは、反対方向へ回転する。
また、遊星歯車の公転運動によって、キャリヤ13は矢印33に示すように反時計回り方向へ回転する。同時に、遊星歯車の自転運動によって、矢印34に示すようにキャリヤ13は時計回り方向へ回転する。たとえば、インターナルギヤ17を固定し、太陽ギヤ16を反時計回り方向へ回転させることによって、上記のような遊星歯車の自転および公転運動を得ることができ、矢印33、34に示すようにキャリヤ13を回転させることができる。
このように上定盤11、下定盤12およびキャリヤ13が回転運動するときに、アルミナ、セリア、ベンガラなどの砥粒と加工液とを含むスラリーを供給する。これにより、上定盤11と下定盤12との間で自転しながら公転する化合物半導体基板1と定盤との間の砥粒の転がりによって、化合物半導体基板1が機械的に加工される、ラッピングが行なわれる。
矢印32で示す下定盤12の回転運動と、矢印33で示すキャリヤ13の公転運動とは、同じ反時計回り方向の回転運動である。一方、上定盤11とキャリヤ13とは、反対方向の回転運動を行なう。
またこのとき、下定盤12とキャリヤ13とは、反時計回り方向に同じ角速度で回転する。下定盤12とキャリヤ13とが同じ角速度で同じ方向に回転(つれ回り)する場合、キャリヤ13の太陽ギヤ16周りの公転によって、下面3に対するキャリヤ13の相対速度は発生しない。つまり下面3は、キャリヤ13の自転によってのみ下定盤12に対する相対速度を得ることになる。
その結果、上定盤11の化合物半導体基板1に対する相対速度は、下定盤12の化合物半導体基板1に対する相対速度よりも、大きいことになる。
定盤と化合物半導体基板1との相対速度が大きくなるほど、ラッピング量は大きくなる。そのため化合物半導体基板1は、上定盤11に対向する片面である上面2のラッピング量が、下定盤12に対向する他の片面である下面3のラッピング量よりも大きくなるように、両面同時ラッピング装置10によって機械的に加工されることになる。
このように化合物半導体基板1が加工されることにより、ラッピング直後の化合物半導体基板1では、上面2は従来の両面同時ラッピングされた場合と同様にラッピングされるのに対し、下面3では表面の凸部分が削れる程度の加工に留まる。その結果、化合物半導体基板1の表裏面が両面同時ラッピングされた場合に対して下面3のラッピング量が相対的に小さくなり、下面3に導入される鞍型状反りが小さくなる。
図1に戻って、次に工程(S40)において、化合物半導体基板の表面を溶解させ、スライスやラッピングなどの機械的な加工に起因して発生する傷や加工ひずみなどの欠陥を除去する、エッチングが行なわれる。次に工程(S50)において、ラッピングされた化合物半導体基板1を研磨布に押し付けて研磨して鏡面加工をする、ポリッシングが行なわれる。
図7は、片面鏡面研磨装置の概念を示す模式図である。図8は、研磨プレートの基板を保持する面を示す模式図である。図7および図8に示すように、片面鏡面研磨装置20は、研磨プレート21と、ノズル24と、定盤25とを備える。化合物半導体基板1は、研磨プレート21に接着または吸着されて固定される。定盤25の表面には、研磨布23が貼り付けられている。化合物半導体基板1は、ラッピング工程で相対的にラッピング量が小さくなるように加工された面である下面3が研磨布23と対向するように、研磨プレート21に貼り付けられる。
図7および図8に示す片面鏡面研磨装置20では、4枚の化合物半導体基板1が貼り付けられた1個の研磨プレート21が配置されているが、この構成に限られるものではない。たとえば任意の個数の化合物半導体基板1を貼り付けられる研磨プレートを複数個含むような、片面鏡面研磨装置20であってもよい。
上記のように構成された片面鏡面研磨装置20を用いて、図7に示す矢印35のように定盤25を回転させ、また研磨プレート21を矢印36のように回転させる。研磨プレート21と定盤25とは、各々独立に回転する。このとき、矢印37に示すように、たとえば気体圧を利用したエアシリンダにより荷重を加える、またたとえば重錘を搭載して荷重を加えるなどの方法により、研磨プレート21を定盤25に押し付ける。同時に、ノズル24からは、ラッピング用の砥粒よりもさらに細かい砥粒を加工液に混合させた研磨液が供給される。研磨液としては、たとえばコロイダルシリカと塩素系研磨剤とを調合した溶液を使用することができる。
このようにして、化合物半導体基板1の下面3が鏡面研磨される。片面鏡面研磨された化合物半導体基板1においては、鏡面研磨されたミラー面である下面3が、表面上に半導体層が積層されて半導体素子が形成される、主表面となる。一方鏡面研磨されていない非ミラー面である上面2が、主表面の反対面である裏面となる。
このとき、ラッピング工程(S30)において、化合物半導体基板1はラッピング後に鞍型状の反りを有さないように加工されている。そのため、化合物半導体基板1の下面3を鏡面研磨することによって、鏡面研磨後のウェハに従来のような顕著な鞍型状の反りは残存せず、反り量を低減できる。
図6は、ラッピング後の化合物半導体基板の一例を示す斜視図である。化合物半導体基板1が図6に示す形状の反りを有する場合には、化合物半導体基板1の外周部4同士を結ぶ方向が、平面形状円形の研磨プレート21の周方向に沿うように、化合物半導体基板1を研磨プレート21に貼り付けることが好ましい。このようにすれば、化合物半導体基板1の下面3においてより大きく凸型に反っている部分が研磨プレート21の径方向に沿うように、化合物半導体基板1が研磨プレート21に貼り付けられるので、下面3の凸部分をより多く研磨することができる。したがって、研磨後の化合物半導体基板1の反り量を効率的に低減することができる。
図1に戻って、次に工程(S60)において、後処理として化合物半導体基板1を研磨プレート21から剥離し、その後化合物半導体基板1は洗浄される。洗浄後、乾燥を行ない、さらに検査を行なって、化合物半導体基板1の製造が完了する。
以上説明したように、本発明の化合物半導体基板1の製造方法では、ラッピング工程において、化合物半導体基板1の下面3と対向する下定盤12と、化合物半導体基板1を保持するキャリヤ13とは、同じ角速度で同じ方向に回転運動を行なう。よって、化合物半導体基板1に対する上定盤11の相対速度は、下定盤12の相対速度よりも大きくなっている。その結果、化合物半導体基板1は、上面2のラッピング量が下面3のラッピング量よりも大きくなるように、両面同時ラッピング装置によって機械的に加工される。また研磨工程では、化合物半導体基板1の下面3のみが鏡面研磨される。
このようにすれば、化合物半導体基板1の上面2のラッピング量に対して下面3のラッピング量が小さくなることにより、化合物半導体基板1の表裏面を両面同時ラッピングする場合と比較して、化合物半導体基板1のラッピング量が小さくなる。そのため、ラッピング後の化合物半導体基板1の反りの形状が鞍型状になることを抑制できる。鞍型状の反りを有していない化合物半導体基板1は、その後の研磨工程で反りを軽減できる。
化合物半導体基板1は、GaAsにシリコン(Si)をドープしたものとすることができる。GaAsにSiをドープした化合物半導体基板1では、両面同時ラッピングを行なった場合、鞍型状反りが特に顕著に現れる。但し、ドープされていないGaAs、P型ZnをドープしたGaAsでも、程度は小さいものの同様の鞍型状反りを示す。また、InP、ZnSeなどの他の立方晶閃亜鉛鉱型結晶構造を有する化合物半導体や、GaN、AlN、SiCなどの六方晶ウルツ鉱型結晶構造を有する化合物半導体基板についても同様に、両面同時ラッピングを行なった場合、鞍型状反りが存在するものと考えられる。
化合物半導体基板1がGaAs、InP、ZnSe、GaN、AlN、およびSiCのいずれかの基板である場合、本発明の製造方法に従えば、ラッピング後の化合物半導体基板1の反りの形状が鞍型形状になることを抑制できる。そのため、研磨によって効率的に反りを低減させ、化合物半導体基板1の反り量を小さくすることができる。
これまでの説明においては、化合物半導体基板1の下面3を主表面とし、上面2を裏面として、ラッピング工程では上面2のラッピング量が下面3のラッピング量よりも大きくなるように化合物半導体基板1を加工する例について説明したが、上面2を主表面とし下面3を裏面としてラッピング量を調整しても構わないことは勿論である。
また、ラッピング後の化合物半導体基板の形状は、図6に示す下面3側が凸面になるように反っている形状に限られない。たとえば、ラッピング量のより小さい面である下面3が、ラッピング後に略平面形状であっても、ラッピング直後の化合物半導体基板が鞍型状の反りを有していない形状であるため、その後の研磨工程で反りを矯正し、基板の反り量を低減することができる。
(実施の形態2)
図9は、実施の形態2の化合物半導体基板の製造方法に用いられる、両面同時ラッピング装置の断面模式図である。実施の形態2の両面同時ラッピング装置と、上述した実施の形態1の両面同時ラッピング装置とは、基本的に同様の構成を備えている。しかし、実施の形態2では、キャリヤ13が図9に示すような形状となっている点で実施の形態1とは異なっている。
図9は、実施の形態2の化合物半導体基板の製造方法に用いられる、両面同時ラッピング装置の断面模式図である。実施の形態2の両面同時ラッピング装置と、上述した実施の形態1の両面同時ラッピング装置とは、基本的に同様の構成を備えている。しかし、実施の形態2では、キャリヤ13が図9に示すような形状となっている点で実施の形態1とは異なっている。
具体的には、キャリヤ13には、一方側としての下側の面が他方側としての上方に凹んだ、天井部45を有する凹み部44が形成されている。化合物半導体基板1は、凹み部44の内部において、キャリヤ13に保持される。凹み部44は、化合物半導体基板1を内側に設置可能であるように、形状および寸法を調整されて形成されている。
ラッピング工程(図1に示す工程(S30))では、化合物半導体基板1は、キャリヤ13に保持される。このとき図9に示すように、化合物半導体基板1は、上面2が凹み部44の天井部45に対向し、下面3が下定盤12に対向するように、キャリヤ13に保持される。このように配置すれば、ラッピング工程中に供給されるスラリーが凹み部44の天井部45と化合物半導体基板1との隙間に滞留することも防止でき、良好なラッピングが可能となる。
実施の形態2の化合物半導体基板の製造方法では、ラッピング工程において、上面2は上下いずれの定盤にも接触しないので、定盤とキャリヤ13との相対速度に関わらず、上面2が研磨されることはない。一方下面3は、下定盤12と下面3との間の砥粒の転がりによって、機械的に加工される。よって、化合物半導体基板1の下面3のラッピング量に対して、上面2のラッピング量は確実に小さくなる。
つまり、実施の形態2は、上面2を主表面とし、下面3を裏面として、ラッピング工程では下面3のラッピング量が上面2のラッピング量よりも大きくなるように、化合物半導体基板1を加工する例である。下面3のラッピング量に対して上面2のラッピング量が確実に小さくなるため、化合物半導体基板1の表裏面を両面同時ラッピングする場合と比較して、化合物半導体基板1のラッピング量を確実に小さくすることができる。したがって、ラッピング後の化合物半導体基板1の反りの形状が鞍型状になることを抑制することができる。
以下、この発明の実施例について説明する。この発明の化合物半導体基板の製造方法に従い、両面同時ラッピング装置を用いて主表面と裏面とのラッピング量を調整した化合物半導体基板について、反り量を計測する検証実験を行なった。また、両面同時ラッピング装置を用いて表裏両面を同等に加工する、従来の製造方法によって製造した化合物半導体基板の反り量を、比較例として計測した。
化合物半導体基板の反り量は、Warpによって評価した。図10は、Warpの定義について説明するための模式図である。Warpとは、非吸着時の基板において、基板中心部における基準面(Three point focal plane)からの最高値と最低値とを合わせた距離である。つまり、図10に示す吸着固定されていない状態の化合物半導体基板1で、化合物半導体基板1の中心部における、化合物半導体基板1の自重による変形成分を補正した基準面FPを考える。基準面FPよりも下側に位置する上面2において基準面FPから最も離れた点と、基準面FPとの距離を、Daとする。基準面FPよりも上側に位置する上面2において基準面FPから最も離れた点と、基準面FPとの距離を、Dbとする。そのときWarpは次式で表される。
Warp=Da+Db
このようなWarpの測定値は、常に正の値となる。
Warp=Da+Db
このようなWarpの測定値は、常に正の値となる。
実施例の化合物半導体基板は以下のように加工した。まず、GaAs種結晶から結晶成長した後に加熱処理により熱歪みを除去した、GaAs単結晶インゴットを、マルチワイヤソーなどにより板状にスライス(切断)して、GaAs基板を作製した。インゴットには、スライスする前に、スライス後の基板の面方位を揃えるためのオリエンテーションフラットやノッチを形成することができる。次にスライスされたGaAs基板の形状加工として、基板周囲の面取り(ベベリング)を行なった。
続いて、両面同時ラッピング装置を用いて、アルミナ、セリア、ベンガラなどの砥粒を使用し、GaAs基板の機械的研磨(ラッピング)によりGaAs基板の厚さ調整を行なった。表1に示す実施例1〜3では、裏面(非ミラー面)のラッピング量が主表面(ミラー面)のラッピング量よりも大きくなるように、主表面と対向する定盤と基板を保持するキャリヤとが同じ角速度で同じ方向に回転運動を行なうように調整した。
その後、基板表面の欠陥の除去および表面粗さの軽減のために基板表面を溶解するエッチングを行なった。さらに、片面鏡面研磨装置を用いて、GaAs基板の主表面のみの鏡面研磨を行なった。片面鏡面研磨後のGaAs基板を研磨プレートから剥離し、洗浄により不純物などを除去し、乾燥させた後にGaAs基板のWarpの計測を実施した。
また、比較例の化合物半導体基板は、実施例と同じGaAs基板とし、ラッピング工程において従来の両面同時ラッピング加工を行なった。つまり、表1に示す比較例1〜3では、主表面および裏面の両面を同時に加工し、両面のラッピング量を略等しくした点のみ、実施例と異なる条件とした。実施例、比較例ともに3インチ、4インチおよび6インチのGaAs基板をそれぞれ50サンプル準備し、各サンプルについて基板表面の約15万ポイントを測定してWarpを求め、50サンプルのWarpの平均値および標準偏差を算出した。化合物半導体基板1の厚みは、研磨プレートへ貼り付けた状態で500±15μmの範囲とした。結果を表1に示す。
つまり、実施例、比較例ともに、ラッピング後のGaAs基板の片面のみを研磨して鏡面としており、鏡面研磨される研磨面と反対側の裏面は、ラッピング加工後の機械加工された面であり、梨地状の面である。このような片面研磨方式の場合、両面同時ラッピング装置を用いてGaAs基板の両面を同時に機械的に加工する従来の製造方法では、Warpの値が3μm以下である基板も存在するがその発生頻度はきわめて低く数%程度であって、その結果Warpの平均値を3μm以下にすることはできない。また標準偏差がより大きいことから、Warpの値のばらつきも大きかった。
これに対し、本発明の製造方法によって製造された、直径が3インチのGaAs基板では、Warpの平均値が3μm以下であり、従来と比較し大幅に低減させることができる。Warpが劇的に改善しているために、基板加熱時の表面温度分布を均一化でき、そのため基板表面に形成されるエピタキシャル層の膜質を均一化できるので、デバイスの信頼性および品質の向上を達成することができる。かつ、標準偏差も0.5μmと小さくなっており、Warpの値のばらつきが小さくなっていることより、歩留りの向上をも達成できるGaAs基板を得ることができることが示された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 化合物半導体基板、2 上面、3 下面、4 外周部、10 両面同時ラッピング装置、11 上定盤、12 下定盤、13 キャリヤ、14 保持孔、16 太陽ギヤ、17 インターナルギヤ、20 片面鏡面研磨装置、21 研磨プレート、23 研磨布、24 ノズル、25 定盤、31,32,33,34,35,36,37 矢印、44 凹部、45 底部。
Claims (6)
- 主表面と、前記主表面の反対面である裏面とを有する化合物半導体基板の製造方法において、
両面同時ラッピング装置を用いて、前記化合物半導体基板を機械的に加工するラッピング工程と、
ラッピングされた前記化合物半導体基板を研磨する研磨工程とを備え、
前記ラッピング工程では、前記化合物半導体基板の前記裏面のラッピング量が前記主表面のラッピング量よりも大きくなるように、前記両面同時ラッピング装置によって機械的に加工され、
前記研磨工程では、前記化合物半導体基板の前記主表面が鏡面研磨される、化合物半導体基板の製造方法。 - 前記両面同時ラッピング装置は、
回転運動する定盤と、
前記定盤と回転軸を共有して回転運動する他の定盤と、
前記定盤と前記他の定盤とによって挟まれるように設けられ、前記定盤と回転軸を共有して回転運動する、前記化合物半導体基板を保持するキャリヤとを含み、
前記ラッピング工程では、前記化合物半導体基板は、前記裏面が前記定盤に対向し、前記主表面が前記他の定盤に対向するように、前記キャリヤに保持され、
前記定盤の前記化合物半導体基板に対する相対速度は、前記他の定盤の前記化合物半導体基板に対する相対速度よりも大きい、請求項1に記載の化合物半導体基板の製造方法。 - 前記他の定盤は、前記キャリヤと同じ角速度で同じ方向に回転運動を行なう、請求項2に記載の化合物半導体基板の製造方法。
- 前記両面同時ラッピング装置は、
回転運動する定盤と、
前記定盤と回転軸を共有して回転運動する他の定盤と、
前記定盤と前記他の定盤とによって挟まれるように設けられ、前記定盤と回転軸を共有して回転運動する、前記化合物半導体基板を保持するキャリヤとを含み、
前記キャリヤには、前記化合物半導体基板を内側に設置可能な凹部が形成されており、
前記ラッピング工程では、前記化合物半導体基板は、前記裏面が前記定盤に対向し、前記主表面が前記凹部の底部に対向するように、前記キャリヤに保持される、請求項1に記載の化合物半導体基板の製造方法。 - 前記化合物半導体基板は、GaAs、InP、ZnSe、GaN、AlN、およびSiCのいずれかの基板である、請求項1から請求項4のいずれかに記載の化合物半導体基板の製造方法。
- 請求項1から請求項5のいずれかの製造方法によって製造された、直径が3インチの化合物半導体基板であって、
Warpの平均値が3μm以下、標準偏差が0.5μm以下である、片面のみ鏡面研磨された、化合物半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019411A JP2009182135A (ja) | 2008-01-30 | 2008-01-30 | 化合物半導体基板の製造方法および化合物半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019411A JP2009182135A (ja) | 2008-01-30 | 2008-01-30 | 化合物半導体基板の製造方法および化合物半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009182135A true JP2009182135A (ja) | 2009-08-13 |
Family
ID=41035876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008019411A Pending JP2009182135A (ja) | 2008-01-30 | 2008-01-30 | 化合物半導体基板の製造方法および化合物半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009182135A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011125933A (ja) * | 2009-12-15 | 2011-06-30 | Konica Minolta Opto Inc | 研磨方法 |
JP2011222750A (ja) * | 2010-04-09 | 2011-11-04 | Nippon Steel Corp | 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ |
JP2012049448A (ja) * | 2010-08-30 | 2012-03-08 | Mitsubishi Chemicals Corp | 窒化物半導体基板の製造方法 |
JP2013125969A (ja) * | 2011-12-13 | 2013-06-24 | Samsung Corning Precision Materials Co Ltd | 半導体基板の研磨方法及び半導体基板の研磨装置 |
JP2016519033A (ja) * | 2013-02-15 | 2016-06-30 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングFreiberger Compound Materials Gmbh | ガリウム砒素基板の製造方法、ガリウム砒素基板、及びその使用方法 |
WO2016129172A1 (ja) * | 2015-02-09 | 2016-08-18 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
TWI722923B (zh) * | 2019-11-29 | 2021-03-21 | 日商Jx金屬股份有限公司 | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 |
TWI722922B (zh) * | 2019-11-29 | 2021-03-21 | 日商Jx金屬股份有限公司 | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 |
WO2021106248A1 (ja) * | 2019-11-29 | 2021-06-03 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03196965A (ja) * | 1989-03-14 | 1991-08-28 | Sumitomo Electric Ind Ltd | 半導体ウェーハの研磨方法 |
JPH07201789A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Cable Ltd | 化合物半導体ウェハの両面ラッピング方法 |
WO2002035593A1 (fr) * | 2000-10-26 | 2002-05-02 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes, appareil de polissage et plaquette |
JP2005032896A (ja) * | 2003-07-10 | 2005-02-03 | Hitachi Cable Ltd | 両面研磨機用半導体ウェハキャリア |
JP2006159352A (ja) * | 2004-12-08 | 2006-06-22 | Shin Etsu Chem Co Ltd | 平面研磨加工方法 |
-
2008
- 2008-01-30 JP JP2008019411A patent/JP2009182135A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03196965A (ja) * | 1989-03-14 | 1991-08-28 | Sumitomo Electric Ind Ltd | 半導体ウェーハの研磨方法 |
JPH07201789A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Cable Ltd | 化合物半導体ウェハの両面ラッピング方法 |
WO2002035593A1 (fr) * | 2000-10-26 | 2002-05-02 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes, appareil de polissage et plaquette |
JP2005032896A (ja) * | 2003-07-10 | 2005-02-03 | Hitachi Cable Ltd | 両面研磨機用半導体ウェハキャリア |
JP2006159352A (ja) * | 2004-12-08 | 2006-06-22 | Shin Etsu Chem Co Ltd | 平面研磨加工方法 |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011125933A (ja) * | 2009-12-15 | 2011-06-30 | Konica Minolta Opto Inc | 研磨方法 |
JP2011222750A (ja) * | 2010-04-09 | 2011-11-04 | Nippon Steel Corp | 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ |
JP2012049448A (ja) * | 2010-08-30 | 2012-03-08 | Mitsubishi Chemicals Corp | 窒化物半導体基板の製造方法 |
JP2013125969A (ja) * | 2011-12-13 | 2013-06-24 | Samsung Corning Precision Materials Co Ltd | 半導体基板の研磨方法及び半導体基板の研磨装置 |
US11170989B2 (en) | 2013-02-15 | 2021-11-09 | Freiberger Compound Materials Gmbh | Gallium arsenide substrate comprising a surface oxide layer with improved surface homogeneity |
CN109801836A (zh) * | 2013-02-15 | 2019-05-24 | 弗赖贝格化合物原料有限公司 | 用于制备砷化镓衬底的方法、砷化镓衬底及其用途 |
US10460924B2 (en) | 2013-02-15 | 2019-10-29 | Freiberger Compound Materials Gmbh | Process for producing a gallium arsenide substrate which includes marangoni drying |
JP2016519033A (ja) * | 2013-02-15 | 2016-06-30 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングFreiberger Compound Materials Gmbh | ガリウム砒素基板の製造方法、ガリウム砒素基板、及びその使用方法 |
WO2016129172A1 (ja) * | 2015-02-09 | 2016-08-18 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
JPWO2016129172A1 (ja) * | 2015-02-09 | 2017-04-27 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
US10663277B2 (en) | 2015-02-09 | 2020-05-26 | Sumitomo Electric Industries, Ltd. | Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate |
JP2021091590A (ja) * | 2019-11-29 | 2021-06-17 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
CN113207309A (zh) * | 2019-11-29 | 2021-08-03 | Jx金属株式会社 | 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 |
WO2021106248A1 (ja) * | 2019-11-29 | 2021-06-03 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
WO2021106247A1 (ja) * | 2019-11-29 | 2021-06-03 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
TWI722922B (zh) * | 2019-11-29 | 2021-03-21 | 日商Jx金屬股份有限公司 | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 |
JP2021091591A (ja) * | 2019-11-29 | 2021-06-17 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
JP2021091589A (ja) * | 2019-11-29 | 2021-06-17 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
CN113207310A (zh) * | 2019-11-29 | 2021-08-03 | Jx金属株式会社 | 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 |
CN113207308A (zh) * | 2019-11-29 | 2021-08-03 | Jx金属株式会社 | 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 |
WO2021106249A1 (ja) * | 2019-11-29 | 2021-06-03 | Jx金属株式会社 | リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法 |
TWI722923B (zh) * | 2019-11-29 | 2021-03-21 | 日商Jx金屬股份有限公司 | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 |
EP3862132A4 (en) * | 2019-11-29 | 2022-07-06 | JX Nippon Mining & Metals Corporation | INDIUM PHOSPHIDE SUBSTRATE, EPITACTIC SEMICONDUCTOR WAFER AND METHOD OF MAKING AN INDIUM PHOSPHIDE SUBSTRATE |
EP3862133A4 (en) * | 2019-11-29 | 2022-07-06 | JX Nippon Mining & Metals Corporation | INDIUM PHOSPHIDE SUBSTRATE, EPITACTIC SEMICONDUCTOR WAFER AND METHOD OF MAKING AN INDIUM PHOSPHIDE SUBSTRATE |
EP3862134A4 (en) * | 2019-11-29 | 2022-07-20 | JX Nippon Mining & Metals Corporation | INDIUM PHOSPHIDE SUBSTRATE, EPITACTIC SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING INDIUM PHOSPHIDE SUBSTRATE |
US11788203B2 (en) | 2019-11-29 | 2023-10-17 | Jx Metals Corporation | Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate |
US11894225B2 (en) | 2019-11-29 | 2024-02-06 | Jx Metals Corporation | Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate |
US11901170B2 (en) | 2019-11-29 | 2024-02-13 | Jx Metals Corporation | Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009182135A (ja) | 化合物半導体基板の製造方法および化合物半導体基板 | |
JP2009182126A (ja) | 化合物半導体基板の加工方法および化合物半導体基板 | |
US9033764B2 (en) | Method of polishing object to be polished | |
JP6128198B1 (ja) | ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法 | |
JP2007204286A (ja) | エピタキシャルウェーハの製造方法 | |
JPH0997775A (ja) | 半導体鏡面ウェーハの製造方法 | |
TWI667687B (zh) | 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法 | |
WO2015037188A1 (ja) | 鏡面研磨ウェーハの製造方法 | |
KR20110022563A (ko) | 양두 연삭 장치 및 웨이퍼의 제조 방법 | |
JP5212472B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
US8092278B2 (en) | Reclamation method of semiconductor wafer | |
JP2007067179A (ja) | 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム | |
JP2011044491A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP5472073B2 (ja) | 半導体ウェーハ及びその製造方法 | |
KR102454449B1 (ko) | 웨이퍼의 제조방법 | |
TWI680512B (zh) | 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓 | |
JP4492293B2 (ja) | 半導体基板の製造方法 | |
WO2018042761A1 (ja) | 半導体ウェーハのラッピング方法および半導体ウェーハ | |
WO2010128671A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
WO2005055301A1 (ja) | シリコンウェーハの製造方法 | |
WO2010016510A1 (ja) | 半導体ウェーハの製造方法 | |
JP2005205543A (ja) | ウエーハの研削方法及びウエーハ | |
JP6471686B2 (ja) | シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ | |
JP5282440B2 (ja) | 評価用ウェーハ及び両面研磨の研磨代の評価方法 | |
TWI634967B (zh) | 兩面研磨裝置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |