JP6128198B1 - ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法 - Google Patents

ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP6128198B1
JP6128198B1 JP2015249312A JP2015249312A JP6128198B1 JP 6128198 B1 JP6128198 B1 JP 6128198B1 JP 2015249312 A JP2015249312 A JP 2015249312A JP 2015249312 A JP2015249312 A JP 2015249312A JP 6128198 B1 JP6128198 B1 JP 6128198B1
Authority
JP
Japan
Prior art keywords
wafer
double
carrier
side polishing
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015249312A
Other languages
English (en)
Other versions
JP2017113816A (ja
Inventor
亮介 木戸
亮介 木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015249312A priority Critical patent/JP6128198B1/ja
Priority to DE112016005920.5T priority patent/DE112016005920T5/de
Priority to KR1020187017434A priority patent/KR102090588B1/ko
Priority to CN201680075581.2A priority patent/CN108602173B/zh
Priority to PCT/JP2016/082764 priority patent/WO2017110262A1/ja
Priority to TW105136097A priority patent/TWI618601B/zh
Application granted granted Critical
Publication of JP6128198B1 publication Critical patent/JP6128198B1/ja
Publication of JP2017113816A publication Critical patent/JP2017113816A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】ウェーハの両面研磨時に所望のエッジロールオフを意図的に作り込むことが可能な両面研磨用キャリアおよびこれを用いたウェーハ研磨方法、並びに、そのような両面研磨加工が施されたウェーハを用いて裏面の平坦度が高められたエピタキシャルウェーハを製造することが可能なエピタキシャルウェーハの製造方法を提供する。【解決手段】両面研磨用キャリア１０は、研磨布４，５がそれぞれ貼り付けられた上定盤２と下定盤３との間に配設され、上定盤２と下定盤３に挟み込まれたウェーハＷを保持するための保持孔１０ａを有するものであって、保持孔１０ａの上側コーナーおよび下側コーナーの少なくとも一方に面取り部１２ｃが形成されている。そしてこの両面研磨用キャリア１０を用いて製造されたシリコンウェーハを用いてエピタキシャルシリコンウェーハを製造する。【選択図】図３

Description

本発明は、ウェーハの両面研磨工程で用いられる両面研磨用キャリアおよびこれを用いたウェーハの両面研磨方法に関する。また、本発明は、そのような両面研磨方法によって研磨加工されたウェーハを基板材料として用いるエピタキシャルウェーハの製造方法に関するものである。
半導体デバイスの基板材料としてエピタキシャルシリコンウェーハが広く使用されている。エピタキシャルシリコンウェーハは、バルクシリコンウェーハの表面にエピタキシャルシリコン膜を形成したものであり、結晶の完全性が高いため、高品質で信頼性が高い半導体デバイスを製造することが可能である。
エピタキシャルシリコンウェーハの基板材料となるバルクシリコンウェーハは、チョクラルスキー法により育成されたシリコン単結晶インゴットに外周研削、スライス、ラッピング、エッチング、両面研磨、片面研磨、洗浄等の工程を順次行うことにより製造される。このうち、両面研磨工程は、ウェーハを所定の厚みに加工するとともにウェーハの平坦度を高めるために必要な工程であり、ウェーハの両面を同時に研磨する両面研磨装置を用いて行われる。
両面研磨加工に関する技術として、例えば特許文献１には、外周ダレのような研磨後のウェーハの平坦度の悪化を抑制するため、ウェーハを保持するキャリアの樹脂インサータの内周面の平面度を１００μｍ以下かつ内周面の垂直度を５°以下に維持しながらウェーハの両面を研磨することが記載されている。また特許文献２には、両面研磨後のウェーハの外周ダレを低減して平坦度を高めるため、両面研磨装置用キャリアとしてチタン製のものを用いると共にその表面粗さＲａを０．１４μｍ以上とすることが記載されている。
エピタキシャルシリコンウェーハにおいても平坦度の確保は重要な課題の一つである。エピタキシャルシリコンウェーハの平坦度を高めるため、例えば特許文献３には、エピタキシャル膜形成前に第１平坦化処理されたシリコンウェーハの平坦度、エピタキシャル膜形成後のエピタキシャルウェーハの平坦度、およびエピタキシャル膜の膜厚分布を測定し、それらの測定値をフィードフォワードしてエピタキシャルウェーハの第２平坦化処理を行うことが記載されている。さらに特許文献４には、ウェーハの裏面の端部にシリコンが付着することを抑制してウェーハの平坦度を向上させるため、エピタキシャル成長装置内の加熱用ランプ群からの電磁波をウェーハの端部を導くように反射部材の傾斜角度を設定することが記載されている。
特開２０１４−５０９１３号公報 特開２００８−２３６１７号公報 特開２０１１−２３４２２号公報 特開２０１１−１４６５３７号公報
上記のように、エピタキシャルウェーハにおいても高い平坦度が求められている。しかし、図１１に示すように、エピタキシャル成長炉内においてシリコンウェーハＷの表面に供給される原料ガスはシリコンウェーハＷの裏面側のエッジとサセプター３３との間の僅かな隙間を通ってウェーハＷの裏面側に回り込み、これによりシリコンウェーハＷの裏面の外周部にもシリコンが堆積する。その結果、図１２に示すようにシリコンウェーハＷの裏面ＳＢの外周部に裏面シリコン膜Ｅｂが形成され、エピタキシャルシリコンウェーハＥＷの裏面ＳＢの外周部の平坦度が悪化する。
したがって、本発明の目的は、裏面の平坦度が高められたエピタキシャルウェーハを容易に製造することが可能なエピタキシャルウェーハの製造方法を提供することにある。また、本発明の他の目的は、そのようなエピタキシャルウェーハの基板材料として好適なシリコンウェーハを製造することが可能なウェーハの両面研磨方法およびこれに用いる両面研磨用キャリアを提供することにある。
本願発明者らは、上記課題を解決する方法について検討を重ねた結果、ウェーハ裏面の外周部に堆積するエピタキシャルシリコンの堆積量を見込んでウェーハの裏面のエッジロールオフを予め作り込んでおく方法が有効であり、エピタキシャル成長によるウェーハの外周部の厚みの増加分をエッジロールオフと相殺させることでエピタキシャルウェーハの外周部の平坦度の悪化を抑えることができることを見出した。
エッジロールオフ量を調整する方法としては、例えば研磨パッドのコンディショニングや研磨圧力を変更する方法も考えられる。しかし、エッジロールオフ量を調整するために研磨パッドのコンディショニングや研磨圧力を変更した場合、研磨レシピの変更も必要となり、研磨レートの変動も伴うため、ウェーハのグローバル形状が変化して所望の品質を確保することが難しくなり、量産化に対する弊害が大きい。
本発明はこのような技術的知見に基づいてなされたものであり、本発明による両面研磨用キャリアは、研磨布がそれぞれ貼り付けられた上定盤と下定盤との間に配設され、前記上定盤と前記下定盤に挟み込まれたウェーハを保持するための保持孔を有する両面研磨用キャリアであって、前記保持孔の上側コーナーおよび下側コーナーの少なくとも一方に面取り部が形成されていることを特徴とする。
本発明によれば、ウェーハの両面研磨工程中にウェーハの裏面側に所望のエッジロールオフを意図的に作り込むことができる。したがって、このウェーハをエピタキシャルシリコンウェーハの基板材料として用いた場合には、エピタキシャル膜を成膜後の最終的なエピタキシャルウェーハ製品の平坦度を高めることが可能である。
本発明において、前記面取り部の高さ寸法は当該キャリアの厚みの半分以下であることが好ましい。この場合において、前記面取り部の幅寸法は前記面取り部の前記高さ寸法と等しいことが好ましく、前記面取り部の前記高さ寸法および前記幅寸法はともに０．２ｍｍ以上０．４ｍｍ以下であることが特に好ましい。これによれば、キャリアのウェーハ保持機能を確保しつつウェーハに所望のエッジロールオフを形成することができる。
本発明による両面研磨用キャリアは、前記ウェーハの直径よりも大きな円形の開口を有する金属製のキャリア本体と、前記キャリア本体の前記開口の内周に沿って配置されたリング状の樹脂インサータとを備え、前記保持孔は前記樹脂インサータの内側開口からなり、前記面取り部は、前記樹脂インサータの前記内側開口の上側コーナーおよび下側コーナーの少なくとも一方に形成されていることが好ましい。このように、樹脂インサータを備えた両面研磨用キャリアにおいてもウェーハ保持機能を確保しつつウェーハに所望のエッジロールオフを形成することができる。
本発明による両面研磨用キャリアは、円形の開口を有する樹脂製のキャリア本体からなり、前記キャリア本体の前記開口が前記保持孔となり、前記開口に前記面取り部が形成されていることが好ましい。このように、キャリア本体から独立した樹脂インサータを用いない樹脂製の両面研磨用キャリアにおいてもウェーハ保持機能を確保しつつウェーハに所望のエッジロールオフを形成することができる。
また、本発明よるウェーハの両面研磨方法は、上記特徴を有する両面研磨用キャリアの前記保持孔内にウェーハをセットし、前記ウェーハおよび前記両面研磨用キャリアを前記上定盤と前記下定盤で挟み込んだ状態で前記上定盤および前記下定盤を回転させて前記ウェーハの両面を同時に研磨することを特徴とする。
また、本発明よるウェーハの両面研磨方法は、前記両面研磨用キャリアの前記面取り部が形成されている方を向いた前記ウェーハの裏面側のエッジロールオフが前記ウェーハの表面側のエッジロールオフよりも大きくなるように前記ウェーハの両面を同時に研磨することが好ましい。
さらにまた、本発明によるエピタキシャルウェーハの製造方法は、上記特徴を有するウェーハの両面研磨方法によって研磨加工された前記ウェーハの前記表面の全面にエピタキシャルシリコン膜を形成すると共に、前記ウェーハの前記裏面の外周部に裏面エピタキシャル膜を形成することを特徴とする。
本発明によれば、研磨条件を大きく変更することなく所望のエッジロールオフを意図的に作り込むことが可能であり、これによりエピタキシャル膜を成膜した後の最終的なウェーハ製品のエッジ付近の平坦度を高めることが可能な両面研磨用キャリアおよびこれを用いたウェーハ研磨方法を提供することができる。また本発明によれば、そのようなウェーハ研磨方法によって研磨加工されたウェーハを用いて裏面の平坦度を高めることが可能なエピタキシャルウェーハの製造方法を提供することができる。
図１は、本発明の実施の形態による両面研磨装置の構成を示す略側面断面図である。 図２は、図１に示す両面研磨装置の平面図である。 図３は、キャリアの構成を示す図であって、（ａ）は平面図、（ｂ）は側面断面図、（ｃ）は保持孔の内周面付近の部分拡大図である。 図４は、キャリアの保持孔を面取りしたことによるエッジロールオフの促進のメカニズムを説明するための模式図である。 図５は、両面研磨後のシリコンウェーハの形状を示す略断面図である。 図６は、エピタキシャルシリコンウェーハの製造に用いられるエピタキシャル成長装置の構成の一例を示す略断面図である。 図７は、本実施形態によるエピタキシャルシリコンウェーハの断面図である。 図８は、保持孔の面取り形状とウェーハの平坦度との関係を示すグラフである。 図９（ａ）および（ｂ）は、サンプルウェーハの表面側のＺＤＤの測定結果を示すグラフである。 図１０（ａ）および（ｂ）は、エピタキシャルウェーハの裏面側の高さプロファイルを示すグラフである。 図１１は、エピタキシャル成長工程におけるウェーハの裏面側へのシリコンの堆積メカニズムを説明するための模式図である。 図１２は、裏面の外周部の平坦度が悪化した従来のエピタキシャルシリコンウェーハの形状を示す略断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の実施の形態による両面研磨装置の構成を示す略側面断面図である。また、図２は、図１に示す両面研磨装置の平面図であり、前記図１は図２のＲ−Ｒ'線に沿った断面図である。
図１および図２に示すように、両面研磨装置１は、上下方向に対向して設けられた上定盤２と下定盤３とを備えており、上定盤２の下面および下定盤３の上面には研磨布４、５がそれぞれ貼り付けられている。そして上定盤２と下定盤３との間の中心部にはサンギヤ６が設けられるとともに、周縁部にはインターナルギヤ７が設けられている。シリコンウェーハＷは両面研磨用キャリア１０の保持孔１０ａ内にセットされた状態で上定盤２と下定盤３との間に挟み込まれている。
図２に示すように、サンギヤ６の周りには５つのキャリア１０が設けられており、各キャリア１０の外周歯１０ｂはサンギヤ６およびインターナルギヤ７の各歯部に噛合しており、上定盤２および下定盤３が不図示の駆動源によって回転駆動されることにより、各キャリア１０は自転しつつサンギヤ６の周りを公転する。このときキャリア１０の保持孔１０ａ内にセットされたシリコンウェーハＷはキャリア１０に保持されており、上下の研磨布４、５との接触によりその両面が同時に研磨される。研磨時には不図示のノズルから研磨液が供給される。研磨液としては例えばコロイダルシリカを分散させたアルカリ溶液を用いることができる。
図３は、キャリア１０の構成を示す図であって、（ａ）は平面図、（ｂ）は側面断面図、（ｃ）はキャリア１０の保持孔の内周面付近の部分拡大図である。
図３（ａ）および（ｂ）に示すように、キャリア１０は、シリコンウェーハＷよりも大きな円形の開口１１ａを有する金属製のキャリア本体１１と、キャリア本体１１の開口１１ａの内周に沿って配置されたリング状の樹脂インサータ１２とを備えている。
キャリア本体１１は円盤状の部材であり、外周部には外周歯１１ｂが設けられている。キャリア本体１１の代表的な材料はＳＵＳであるが、チタン等の他の金属材料を用いてもよい。キャリア本体１１の厚みＤは両面研磨後のウェーハＷの目標厚みに基づいて設定され、例えば直径３００ｍｍウェーハ用のキャリア１０の厚みは０．８ｍｍに設定され、加工前の厚みが１ｍｍ程度のウェーハＷをキャリア１０と同程度まで薄くする定寸研磨が行われる。開口１１ａの中心位置はキャリア本体１１の中心位置からオフセットされているので、開口１１ａ内にセットされたウェーハＷはキャリア本体１１の中心を回転軸にして偏心運動し、これにより研磨効率および研磨の均一性が高められている。
樹脂インサータ１２は、ウェーハＷの外周面とキャリア本体１１の開口１１ａの内周面との間に介在して両者の接触を阻止する役割を果たすものである。樹脂インサータ１２の内側開口１２ａがキャリア１０の保持孔１０ａ（図２参照）を構成しており、ウェーハＷの外周面は樹脂インサータ１２の内周面に接触する。樹脂インサータ１２の横幅（リング幅）は例えば１．５ｍｍであり、キャリア本体１１の開口１１ａのサイズおよびウェーハＷのサイズを考慮して決定される。樹脂インサータ１２の厚みはキャリア本体１１の厚みＤと同一であることが好ましい。
図３（ｃ）に示すように、樹脂インサータ１２の内側開口１２ａの内周部の下側コーナーＣＣＢには面取り部１２ｃが形成されている。本実施形態では樹脂インサータ１２の内側開口１２ａの内周面の下側コーナーＣＣＢのみが面取りされているが、上側コーナーＣＣＦのみが面取りされていてもよい。すなわち、キャリア１０のウェーハ保持孔１０ａの内周部の上下どちらか一方のコーナーに面取り部１２ｃが形成されていればよい。詳細は後述するが、ウェーハ保持孔１０ａにこのような面取りを設けることでウェーハＷの片面側のエッジロールオフを意図的に大きくすることができる。
面取り部１２ｃの高さ寸法ｈ１および幅寸法ｈ２はともに０．１ｍｍ以上であることが好ましい。高さ寸法ｈ１および幅寸法ｈ２が０．１ｍｍ未満では面取り部１２ｃを設けた効果が得られず、しかも加工精度の観点からも面取り加工が非常に困難だからである。
一方、面取り部１２ｃの高さ寸法ｈ１はキャリア１０の厚みＤの半分以下（Ｄ≦ｈ１／２）であることが好ましく、幅寸法ｈ２は樹脂インサータ１２の横幅以下であることが好ましい。したがって、例えばキャリア１０の厚みが０．８ｍｍであるときの面取り部１２ｃの高さ寸法ｈ１は０．４ｍｍ以下であることが好ましく、樹脂インサータ１２の横幅が１．５ｍｍである時の面取り部１２ｃの幅寸法ｈ２は１．５ｍｍ以下であることが好ましい。面取り部１２ｃの高さ寸法ｈ１がキャリア１０の厚みＤの半分よりも大きい場合には、エッジロールオフ量が大きくなりすぎてエピタキシャル膜の成膜後に所望の平坦度を確保できないからであり、またウェーハＷを保持する機能に支障をきたすおそれがあるからである。また面取り部１２ｃの幅寸法ｈ２が樹脂インサータ１２の横幅よりも大きい場合には、樹脂インサータ１２の厚みが減少し、これによりウェーハＷのエッジロールオフ量が増加するためである。
面取り部１２ｃは、Ｃ０．２〜Ｃ０．４面取りであることが特に好ましい。面取り部１２ｃの高さ寸法ｈ１および幅寸法ｈ２を揃えて面取り角度を４５度にすることにより、面取り加工を容易にして加工精度を高めることができる。また、面取り部１２ｃの高さ寸法ｈ１および幅寸法ｈ２をともに０．２〜０．４ｍｍの範囲内に収めることにより、エピタキシャル工程でウェーハの裏面に堆積するシリコンの堆積量が相殺される大きさのエッジロールオフを作り込むことができる。
図４は、キャリア１０の保持孔１０ａを面取りしたことによるエッジロールオフの促進のメカニズムを説明するための模式図である。
保持孔１０ａのコーナーが面取りされていないウェーハＷの表面ＳＦ側では、従来のキャリアと同様、キャリア１０のリテーナ効果（研磨布に対する反力）によりウェーハＷのエッジロールオフが改善され、ウェーハＷの外周部の平坦度が高められる。これに対し、保持孔１０ａのコーナーが面取りされているウェーハＷの裏面ＳＢ側では、面取り部１２ｃの存在によってリテーナ効果が減少し、エッジロールオフの改善効果が抑制され、ウェーハＷの外周部の平坦度が低下する。図中の上向きの矢印は研磨布４に対するキャリア１０の反力が大きいことを示しており、下向きの矢印は研磨布５に対するキャリア１０の反力が小さいことを示している。
図５は、両面研磨後のシリコンウェーハＷの形状を示す略断面図である。
図５に示すように、両面研磨後のシリコンウェーハＷの外周部形状は、表面ＳＦ側のコーナーＣＷＦのエッジロールオフが小さく、裏面ＳＢ側のコーナーＣＷＢのロールオフが大きい。このようなウェーハＷをエピタキシャルシリコンウェーハの基板材料として用いることにより、ウェーハＷの裏面ＳＢの外周部に堆積するシリコンによる厚みの増加分を相殺することができ、エピタキシャルシリコンウェーハの裏面の外周部の平坦度を高めることができる。
図６は、エピタキシャルシリコンウェーハの製造に用いられるエピタキシャル成長装置の構成の一例を示す略断面図である。
図６に示すように、エピタキシャル成長装置３０は、シリコンウェーハＷを一枚ずつ処理する枚葉式の装置であり、石英ガラスで構成されたチャンバー３１と、チャンバー３１の上方を覆う蓋部材３２とを備えている。チャンバー３１内にはウェーハ支持用のサセプター３３および予熱リング３４が設けられ、サセプター３３は支持シャフト３５により支持されている。チャンバー３１の一方の側部にはガス導入口３６、バッフル３７および整流部材３８が設けられ、これらと対向する他方の端部にはガス排出口３９が設けられている。
蓋部材３２の上方には、サセプター３３上に載置されたシリコンウェーハＷを加熱するための上部ランプ４０が設けられている。またサセプター３３の下方には、シリコンウェーハＷを下側から加熱する下部ランプ４１が設けられている。
以上のような構成を有するエピタキシャル成長装置３０を用いたエピタキシャルウェーハの製造では、サセプター３３上にシリコンウェーハＷを載置した後、上部ランプ４０および下部ランプ４１をオンにしてウェーハＷを加熱すると共に、ガス排出口３９から排気を行いながらトリクロルシラン（ＳｉＨＣｌ３）やジクロルシラン（ＳｉＨ２Ｃｌ２）等の原料ガスをガス導入口３６からチャンバー３１内に導入する。
原料ガスはガス導入口３６からバッフル３７、整流部材３８を通り、チャンバー３１の上部空間３１ａへと流れ込む。上部ランプ４０および下部ランプ４１によりウェーハＷ、サセプター３３および予熱リング３４は加熱されており、加熱されたウェーハＷの表面に沿って原料ガスが層流状態で流れることにより、ウェーハＷの表面でエピタキシャル成長が起こり、エピタキシャル膜が形成される。
また図１１に示したように、シリコンウェーハＷの裏面側のエッジはサセプター３３の表面と線接触しているが、両者の間には僅かな凹凸によって形成される非常に小さな隙間があり、原料ガスがこの隙間からウェーハＷの裏面側に回り込むことにより、ウェーハＷの裏面の外周部にシリコンが堆積する。しかし、ウェーハＷの外周部のシリコンの堆積はウェーハ裏面のエッジロールオフと相殺されて裏面の外周部は平坦な形状となるので、ウェーハＷの裏面の外周部にシリコンが堆積した場合でもウェーハの裏面の平坦度が悪化することはない。
図７は、本実施形態によるエピタキシャルシリコンウェーハの断面図である。
図７に示すように、エピタキシャルシリコンウェーハＥＷは、裏面ＳＢ側のエッジロールオフが表面ＳＦ側よりも大きいシリコンウェーハＷ（図５参照）と、シリコンウェーハＷの表面ＳＦの全面に形成されたエピタキシャルシリコン膜Ｅａとを備えている。またシリコンウェーハＷの裏面ＳＢの外周部には裏面シリコン膜Ｅｂが部分的に成膜されている。シリコンウェーハＷの裏面ＳＢ側のエッジロールオフを相殺するように裏面シリコン膜Ｅｂが適切な膜厚分布を持って形成されることにより、エピタキシャルシリコンウェーハＥＷの裏面側の外周部の平坦度が高められる。
以上説明したように、本実施形態による両面研磨用キャリア１０は、保持孔１０ａのコーナーに面取り部１２ｃが設けられているので、両面研磨後のウェーハＷの外周部に所定量のエッジロールオフを故意に作り込むことができる。このように片側のエッジロールオフが調整されたウェーハＷを用いてエピタキシャルウェーハＥＷを製造した場合には、その裏面の外周部にエピタキシャルシリコンが堆積して外周部の厚みが必要以上に増加する現象を抑えることができ、エピタキシャルシリコンウェーハＥＷの裏面の外周部の平坦度を高めることができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態においては、キャリア１０が金属製のキャリア本体１１と樹脂インサータ１２とで構成される場合を例に挙げたが、キャリア本体１１を樹脂製のものにして樹脂インサータ１２を省略してもよい。この場合、キャリア本体１１の開口１１ａがウェーハ保持孔１０ａとなり、キャリア本体１１の開口１１ａのコーナーが面取りされた構造となる。
また上記実施形態においては、１つのキャリア１０が１つの保持孔１０ａを有し、１枚のウェーハＷを保持するが、１つのキャリア１０が複数の保持孔を有していてもよい。この場合、複数の保持孔の各々に面取り加工が施される。さらに本実施形態による両面研磨装置１の構成は一例であって、種々のタイプのものを採用することができる。
また上記実施形態においては、シリコンウェーハＷの表面ＳＦ側については外周部の平坦度を高めると共にウェーハＷの裏面ＳＢ側についてはエピタキシャル工程での裏面側の外周部へのシリコンの付着を考慮して、保持孔１０ａの片側（ウェーハＷの裏面側）のコーナーのみを面取りしているが、保持孔１０ａの両側のコーナーを面取りしてもよい。ウェーハＷの表面ＳＦ側の外周部においてもシリコンが厚く堆積する傾向がある場合には有効な対策である。
また上記実施形態においては、本発明による両面研磨用キャリアを用いて両面研磨されたシリコンウェーハを用いてエピタキシャルシリコンウェーハを製造する場合について説明したが、本発明はシリコンウェーハの両面研磨加工に限定されるものではなく、様々なウェーハの両面研磨加工に用いることができる。
キャリア１０の保持孔１０ａの面取り形状が研磨加工後のシリコンウェーハＷの平坦度に及ぼす影響について評価した。評価試験では、保持孔１０ａに面取り加工が施されていないキャリア１０を用いて直径３００ｍｍのシリコンウェーハを両面研磨して得られた比較例によるウェーハサンプルのＧＢＩＲ（Global flatness Back reference Ideal Range）およびＥＳＦＱＤ（Edge Site flatness Front reference least sQuare Deviation）をそれぞれ測定した。これらの測定には平坦度測定装置（KLA-Tencor社製：WaferSight２）を用いた。
また、保持孔１０ａにＣ０．２面取りおよびＣ０．３面取りをそれぞれ施したキャリア１０を用いた点以外は比較例と同一条件下で両面研磨して得られた実施例１および２によるウェーハサンプルのＧＢＩＲおよびＥＳＦＱＤをそれぞれ測定した。
ＧＢＩＲは、ウェーハのグローバルフラットネスを示す指標であり、またＥＳＦＱＤは、ウェーハの外周部（エッジ）でのサイトフラットネスを示す指標である。ＥＳＦＱＤは、ウェーハの外周部を多数（例えば７２個）の扇形の領域（サイト）に分割し、サイト内でのデータを最小二乗法にて算出したサイト内平面を基準とし、このサイト内平面からの符号を含む最大変位量のことであり、各サイトには１つのデータを持つ。すなわち、ＥＳＦＱＤは各サイトのＳＦＱＤ値（領域内の最小二乗面からの正または負の大きいほうの偏差）である。ＥＳＦＱＤのサイトは、最外周から直径方向に２ｍｍの領域を除外領域とし、それよりも内側の外周基準端から径方向中心側に伸びるセクター長が３０ｍｍの２本の直線と、ウェーハ外周方向５°（±２．５°）に相当する円弧により囲まれた略矩形の領域である。
図８は、保持孔の面取り形状とウェーハの平坦度との関係を示すグラフであり、横軸はグローバル形状（Global形状）、縦軸はＥＳＦＱＤを示している。また図中の四角は、グローバル形状とＥＳＦＱＤの両方の目標範囲を満たす領域を示している。なおグローバル形状とは、凹凸の概念を考慮したＧＢＩＲの値のことである。すなわち、ＧＢＩＲを測った結果のプロファイル（全体形状）を見て、凸形状（Convex）であればプラス側、凹形状（Concave）であればマイナス側としてＧＢＩＲの値を横軸にプロットしたものである。
図８に示すように、保持孔１０ａが面取りされていないキャリア１０を用いて両面研磨を施した比較例のウェーハでは、グローバル形状とＥＳＦＱＤの両方を目標範囲内に収めることが困難であった。これに対し、保持孔にＣ０．２およびＣ０．３面取りを施したキャリアを用いて両面研磨を施した実施例１および２のウェーハでは、グローバル形状およびＥＳＦＱＤの両方を目標範囲内に収めることができることが確認された。
次に、両面研磨後のウェーハサンプルの表面側および裏面側のＺＤＤ（Z-height Double Differentiation）を測定した。ＺＤＤはウェーハ中心から最外周までのウェーハ表面の変位プロファイルを２次微分することにより得られるエッジ近傍の傾きの変化（曲率）を表す指標である。ＺＤＤが正の値の場合は、はねる方向に表面が変位していることを示し、反対に負の値の場合はダレ方向に表面が変位していることを指す。
図９（ａ）および（ｂ）は、サンプルウェーハの表面側および裏面側のＺＤＤの測定結果を示すグラフである。
図９(ａ)に示すように、ウェーハの表面側のＺＤＤは比較例、実施例１、実施例２のいずれも同程度であり、ほとんど変わらない結果となった。一方、図９（ｂ）に示すように、ウェーハの裏面側のＺＤＤは、比較例が最も小さく、実施例１、実施例２の順に大きくなることが分かった。
次に、比較例および実施例１によるシリコンウェーハＷの表面に２．７５μｍのエピタキシャルシリコン薄膜を成膜した後、それらのエピタキシャルシリコンウェーハの裏面側の平坦度を測定した。
図１０（ａ）および（ｂ）は、エピタキシャルウェーハＥＷの裏面側の高さプロファイルを示すグラフであり、横軸はウェーハ中心からの径方向の距離（ｍｍ）、縦軸は基準面からの高さ（ｎｍ）をそれぞれ示している。図１０（ａ）は、比較例のウェーハの平坦度、図１０（ｂ）は実施例１のウェーハの平坦度をそれぞれ示している。図１０（ａ）および（ｂ）中のラインＡはエピタキシャル成長前のウェーハＥＷの裏面側の高さプロファイル、ラインＢはエピタキシャル成長後のウェーハＥＷの裏面側の高さプロファイル、ラインＣはエピタキシャル成長後のウェーハＥＷの裏面側のシリコン堆積量のプロファイルをそれぞれ示している。
図１０（ａ）および（ｂ）に示すように、エピタキシャル膜形成前のウェーハＥＷの裏面側の高さプロファイルＡは、比較例（図１０（ａ））よりも実施例１（図１０（ｂ））のロールオフ量のほうが大きいが、エピタキシャル膜形成後のウェーハＥＷの裏面側の高さプロファイルＢは、裏面エピタキシャル膜の堆積がエッジロールオフと相殺されたことにより比較例（図１０（ａ））よりも実施例１（図１０（ｂ））の平坦度のほうが高くなった。この結果から、エピタキシャル膜形成前のシリコンウェーハの裏面側のエッジロールオフが裏面エピタキシャル膜とマッチングするように両面研磨条件を制御することでエピタキシャルシリコンウェーハの裏面の高平坦度化が可能であることを確認できた。
１ 両面研磨装置
２ 上定盤
３ 下定盤
４ 研磨布
５ 研磨布
６ サンギヤ
７ インターナルギヤ
１０ 両面研磨用キャリア
１０ａ 保持孔（ウェーハ保持孔）
１０ｂキャリアの外周歯
１１ キャリア本体
１１ａ キャリア本体の開口
１１ｂ キャリア本体の外周歯（キャリアの外周歯）
１２ 樹脂インサータ
１２ａ 樹脂インサータの内側開口
１２ｃ 面取り部
３０ エピタキシャル成長装置
３１ チャンバー
３１ａ 上部空間
３２ 蓋部材
３３ サセプター
３４ 予熱リング
３５ 支持シャフト
３６ ガス導入口
３７ バッフル
３８ 整流部材
３９ ガス排出口
４０ 上部ランプ
４１ 下部ランプ
ＣＣＢ 保持孔の下側コーナー
ＣＣＦ 保持孔の上側コーナー
ＣＷＢ ウェーハの上側コーナー
ＣＷＦ ウェーハの下側コーナー
Ｅａ エピタキシャルシリコン膜
Ｅｂ 裏面シリコン膜
ＥＷ エピタキシャルシリコンウェーハ（エピタキシャルウェーハ）
ｈ１ 面取り部の高さ寸法
ｈ２ 面取り部の幅寸法
ＳＢ ウェーハの裏面
ＳＦ ウェーハの表面
Ｗ シリコンウェーハ（基板材料）

Claims (9)

  1. 研磨布がそれぞれ貼り付けられた上定盤と下定盤との間に配設された両面研磨用キャリアの保持孔内にウェーハをセットし、前記ウェーハおよび前記両面研磨用キャリアを前記上定盤と前記下定盤で挟み込んだ状態で前記上定盤および前記下定盤を回転させて前記ウェーハの両面を同時に研磨するウェーハの両面研磨方法であって、
    前記両面研磨用キャリアの前記保持孔の上側コーナーおよび下側コーナーの少なくとも一方に面取り部が形成されており、
    前記両面研磨用キャリアの前記面取り部が形成されている方を向いた前記ウェーハの裏面側のエッジロールオフが前記ウェーハの表面側のエッジロールオフよりも大きくなるように前記ウェーハの両面を同時に研磨することを特徴とするウェーハの両面研磨方法。
  2. 前記両面研磨用キャリアの前記面取り部の高さ寸法は当該キャリアの厚みの半分以下である、請求項１に記載のウェーハの両面研磨方法。
  3. 前記両面研磨用キャリアの前記面取り部の幅寸法は前記面取り部の前記高さ寸法と等しい、請求項２に記載のウェーハの両面研磨方法。
  4. 前記両面研磨用キャリアの前記面取り部の前記高さ寸法および前記幅寸法はともに０．２ｍｍ以上０．４ｍｍ以下である、請求項３に記載のウェーハの両面研磨方法。
  5. 前記両面研磨用キャリアは、
    前記ウェーハの直径よりも大きな円形の開口を有する金属製のキャリア本体と、
    前記キャリア本体の前記開口の内周に沿って配置されたリング状の樹脂インサータとを備え、
    前記保持孔は前記樹脂インサータの内側開口からなり、
    前記樹脂インサータに前記面取り部が形成されている、請求項１ないし４のいずれか一項に記載のウェーハの両面研磨方法。
  6. 前記両面研磨用キャリアは、
    円形の開口を有する樹脂製のキャリア本体からなり、前記キャリア本体の前記開口が前記保持孔となり、前記開口に前記面取り部が形成されている、請求項１ないし４のいずれか一項に記載のウェーハの両面研磨方法。
  7. 請求項１乃至６のいずれか一項に記載のウェーハの両面研磨方法によって研磨加工された前記ウェーハの前記表面の全面に第１のエピタキシャル膜を形成すると共に、前記ウェーハの前記裏面の外周部に第２のエピタキシャル膜を部分的に形成することを特徴とするエピタキシャルウェーハの製造方法。
  8. 前記第２のエピタキシャル膜は、前記ウェーハの裏面側のエッジロールオフを相殺する膜厚分布を有する、請求項７に記載のエピタキシャルウェーハの製造方法。
  9. 前記ウェーハはシリコンウェーハであり、
    前記第１及び第２のエピタキシャル膜はエピタキシャルシリコン膜である、請求項７又は８に記載のエピタキシャルウェーハの製造方法。
JP2015249312A 2015-12-22 2015-12-22 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法 Active JP6128198B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015249312A JP6128198B1 (ja) 2015-12-22 2015-12-22 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
DE112016005920.5T DE112016005920T5 (de) 2015-12-22 2016-11-04 Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer
KR1020187017434A KR102090588B1 (ko) 2015-12-22 2016-11-04 웨이퍼의 양면 연마 방법 및 이것을 이용한 에피택셜 웨이퍼의 제조 방법 그리고 에피택셜 웨이퍼
CN201680075581.2A CN108602173B (zh) 2015-12-22 2016-11-04 晶圆的双面抛光方法及使用该双面抛光方法的外延晶圆的制造方法以及外延晶圆
PCT/JP2016/082764 WO2017110262A1 (ja) 2015-12-22 2016-11-04 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法並びにエピタキシャルウェーハ
TW105136097A TWI618601B (zh) 2015-12-22 2016-11-07 兩面研磨方法與使用該兩面研磨方法之磊晶晶圓之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015249312A JP6128198B1 (ja) 2015-12-22 2015-12-22 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP6128198B1 true JP6128198B1 (ja) 2017-05-17
JP2017113816A JP2017113816A (ja) 2017-06-29

Family

ID=58714814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015249312A Active JP6128198B1 (ja) 2015-12-22 2015-12-22 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法

Country Status (6)

Country Link
JP (1) JP6128198B1 (ja)
KR (1) KR102090588B1 (ja)
CN (1) CN108602173B (ja)
DE (1) DE112016005920T5 (ja)
TW (1) TWI618601B (ja)
WO (1) WO2017110262A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018020798A1 (ja) * 2016-07-29 2018-02-01 株式会社Sumco ウェーハの両面研磨方法
CN109514370A (zh) * 2018-12-20 2019-03-26 象山谢海家具有限公司 木床用板材表面打磨装置
KR20200018818A (ko) * 2017-06-21 2020-02-20 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
CN111599673A (zh) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 一种钼晶圆片的磨抛方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
TWI665718B (zh) * 2018-04-03 2019-07-11 環球晶圓股份有限公司 磊晶基板
CN109551311A (zh) * 2018-12-12 2019-04-02 大连理工大学 一种机械研磨或抛光过程中减小塌边现象的方法
CN110010458B (zh) * 2019-04-01 2021-08-27 徐州鑫晶半导体科技有限公司 控制半导体晶圆片表面形貌的方法和半导体晶片
CN113644017A (zh) * 2020-04-27 2021-11-12 上海新昇半导体科技有限公司 一种对晶圆进行定位的方法和半导体制造设备
CN115847281A (zh) * 2022-12-07 2023-03-28 西安奕斯伟材料科技有限公司 一种硅片的双面抛光用的载具以及装置
CN115990825A (zh) * 2022-12-27 2023-04-21 西安奕斯伟材料科技股份有限公司 一种硅片双面抛光用的载具、双面抛光装置及硅片
CN115816267A (zh) * 2022-12-29 2023-03-21 西安奕斯伟材料科技有限公司 硅片双面抛光装置的承载件及硅片双面抛光装置
CN116551559B (zh) * 2023-02-28 2023-12-12 名正(浙江)电子装备有限公司 一种带压力传感系统的晶圆研磨抛光机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156062A (ja) * 1993-11-30 1995-06-20 Kyushu Komatsu Denshi Kk ラッピングキャリア
WO2006001340A1 (ja) * 2004-06-23 2006-01-05 Komatsu Denshi Kinzoku Kabushiki Kaisha 両面研磨用キャリアおよびその製造方法
JP2015104771A (ja) * 2013-11-29 2015-06-08 Hoya株式会社 磁気ディスク用ガラス基板の製造方法及び研磨処理用キャリア

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
JP4904960B2 (ja) 2006-07-18 2012-03-28 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5151800B2 (ja) * 2008-08-20 2013-02-27 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5326888B2 (ja) 2009-07-13 2013-10-30 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5402657B2 (ja) 2010-01-14 2014-01-29 株式会社Ｓｕｍｃｏ エピタキシャル成長装置
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5648623B2 (ja) * 2011-12-01 2015-01-07 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5748717B2 (ja) 2012-09-06 2015-07-15 信越半導体株式会社 両面研磨方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156062A (ja) * 1993-11-30 1995-06-20 Kyushu Komatsu Denshi Kk ラッピングキャリア
WO2006001340A1 (ja) * 2004-06-23 2006-01-05 Komatsu Denshi Kinzoku Kabushiki Kaisha 両面研磨用キャリアおよびその製造方法
JP2015104771A (ja) * 2013-11-29 2015-06-08 Hoya株式会社 磁気ディスク用ガラス基板の製造方法及び研磨処理用キャリア

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018020798A1 (ja) * 2016-07-29 2018-02-01 株式会社Sumco ウェーハの両面研磨方法
US11772231B2 (en) 2016-07-29 2023-10-03 Sumco Corporation Double-sided wafer polishing method
KR20200018818A (ko) * 2017-06-21 2020-02-20 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
JP2020524908A (ja) * 2017-06-21 2020-08-20 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ 半導体ウェハを処理するための方法、制御システムおよびプラント、ならびに半導体ウェハ
KR20210124505A (ko) * 2017-06-21 2021-10-14 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
JP7038146B2 (ja) 2017-06-21 2022-03-17 ジルトロニック アクチエンゲゼルシャフト 半導体ウェハを処理するための方法、制御システムおよびプラント、ならびに半導体ウェハ
KR102402291B1 (ko) * 2017-06-21 2022-05-27 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
CN109514370A (zh) * 2018-12-20 2019-03-26 象山谢海家具有限公司 木床用板材表面打磨装置
CN109514370B (zh) * 2018-12-20 2020-04-14 象山谢海家具有限公司 木床用板材表面打磨装置
CN111599673A (zh) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 一种钼晶圆片的磨抛方法

Also Published As

Publication number Publication date
CN108602173A (zh) 2018-09-28
JP2017113816A (ja) 2017-06-29
KR102090588B1 (ko) 2020-03-18
WO2017110262A1 (ja) 2017-06-29
DE112016005920T5 (de) 2018-09-13
CN108602173B (zh) 2020-08-11
TW201729941A (zh) 2017-09-01
KR20180084126A (ko) 2018-07-24
TWI618601B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
JP6128198B1 (ja) ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
CN1936110B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
JP4948628B2 (ja) エピタキシャルに被覆されたシリコンウェハの製造方法
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
JP5250968B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
US10513797B2 (en) Manufacturing method of epitaxial silicon wafer
JP6697558B2 (ja) 半導体ウェハをエピタキシャル被覆するための方法
WO2018020798A1 (ja) ウェーハの両面研磨方法
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP5326888B2 (ja) エピタキシャルウェーハの製造方法
TWI445053B (zh) Epitaxy growth method
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
TWI711114B (zh) 晶座、磊晶成長裝置、磊晶矽晶圓的製造方法以及磊晶矽晶圓
JP2019507027A (ja) ポリッシング測定装置およびその研磨時間の制御方法、ならびにそれを含んだポリッシング制御システム
JP2020191346A (ja) サセプタおよびエピタキシャル成長装置
US8664123B2 (en) Method for manufacturing nitride semiconductor substrate
JP2010040574A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN109414799B (zh) 双面研磨装置
JP2004022677A (ja) 半導体ウエーハ
WO2019098033A1 (ja) サセプタ、エピタキシャルウェーハの製造方法
JP5206613B2 (ja) エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170327

R150 Certificate of patent or registration of utility model

Ref document number: 6128198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250