DE112016005920T5 - Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer - Google Patents

Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer Download PDF

Info

Publication number
DE112016005920T5
DE112016005920T5 DE112016005920.5T DE112016005920T DE112016005920T5 DE 112016005920 T5 DE112016005920 T5 DE 112016005920T5 DE 112016005920 T DE112016005920 T DE 112016005920T DE 112016005920 T5 DE112016005920 T5 DE 112016005920T5
Authority
DE
Germany
Prior art keywords
wafer
polishing
epitaxial
sides
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016005920.5T
Other languages
English (en)
Inventor
Ryosuke Kido
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112016005920T5 publication Critical patent/DE112016005920T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

[Aufgabe] Einen Träger zum beidseitigen Polieren und ein Verfahren zum beidseitigen Polieren eines Wafers unter Verwendung desselben, mit denen beim beidseitigen Polieren eines Wafers gezielt ein gewünschter Randabfall herbeigeführt werden kann, sowie ein Verfahren zum Herstellen eines Epitaxialwafers unter Verwendung eines auf diese Weise beidseitig polierten Wafers bereitzustellen, mit dem ein Epitaxialwafer mit erhöhter Ebenheit der Rückseitenfläche hergestellt werden kann.[Lösung] Ein Träger (10) zum beidseitigen Polieren, der ein Halteloch (10a) zum Halten eines Wafers (W) aufweist, der zwischen einer oberen Läppplatte (2) und einer unteren Läppplatte (3), an die jeweils ein Poliertuch (4, 5) geklebt ist, angeordnet ist und zwischen der oberen Läppplatte (2) und der unteren Läppplatte (3) eingeschlossen ist, wobei wenigstens an einer oberseitigen Ecke oder einer unterseitigen Ecke des Haltelochs (10a) ein Abfasungsabschnitt (12c) gebildet ist. Mithilfe eines Siliziumwafers, der mit dem Träger (10) zum beidseitigen Polieren hergestellt wurde, wird ein Siliziumepitaxialwafer hergestellt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft einen Träger zum beidseitigen Polieren, der in einem Prozess zum beidseitigen Polieren eines Wafers verwendet wird, und ein Verfahren zum beidseitigen Polieren eines Wafers unter Verwendung desselben. Außerdem betrifft die vorliegende Erfindung einen Epitaxialwafer, der einen durch das Verfahren zum beidseitigen Polieren polierten Wafer als Substratmaterial verwendet, und ein Herstellungsverfahren desselben.
  • Technischer Hintergrund
  • Als Substratmaterial von Halbleitervorrichtungen finden Siliziumepitaxialwafer breiten Einsatz. Bei einem Siliziumepitaxialwafer ist auf einer Oberfläche eines Bulk-Siliziumwafers eine Siliziumepitaxieschicht gebildet, und seine Kristallintegrität ist hoch, weshalb damit qualitativ hochwertige und zuverlässige Halbleiterbauelemente hergestellt werden können.
  • Der Bulk-Siliziumwafer, der als Substratmaterial des Siliziumepitaxialwafers verwendet wird, wird hergestellt, indem ein im Czochralski-Verfahren gezüchteter einkristalliner Siliziumbarren nacheinander Schritten wie Schleifen am Außenumfang, Zertrennen in Scheiben, Läppen, Ätzen, beidseitigem Polieren, einseitigem Polieren, Reinigen usw. unterzogen wird. Der Schritt zum beidseitigen Polieren ist dabei ein notwendiger Schritt, um den Wafer auf eine bestimmte Dicke zu bringen und die Ebenheit des Wafers zu erhöhen, und wird mithilfe einer beidseitigen Poliervorrichtung zum gleichzeitigen Polieren beider Seiten des Wafers durchgeführt.
  • Als Technik der beidseitigen Polierverarbeitung wird beispielsweise in Patentdokument 1 zur Unterdrückung von Verschlechterungen der Waferebenheit nach dem Polieren, wie etwa Abfallen am Außenumfang, beschrieben, beide Seiten des Wafers zu polieren, während die Ebenheit einer Innenumfangsfläche eines Kunststoff-Inserters eines den Wafer haltenden Trägers bei 100 µm oder weniger und eine Vertikalität der Innenumfangsfläche bei 5° oder weniger gehalten wird. In Patentdokument 2 ist beschrieben, zum Reduzieren von Abfallen am Außenumfang bei beidseitig polierten Wafern und Erhöhen der Ebenheit als einen Träger für eine beidseitige Poliervorrichtung einen Träger aus Titan zu verwenden und dessen Oberflächenrauheit Ra auf 0,14 µm oder mehr festzulegen.
  • Auch bei Siliziumepitaxialwafern ist die Gewährleistung der Ebenheit eine der wichtigen Aufgaben. Zum Erhöhen der Ebenheit von Siliziumepitaxialwafern wird beispielsweise in Patentdokument 3 beschrieben, die Ebenheit eines Siliziumwafers, der einer ersten Planarisierungsverarbeitung unterzogen wurde, vor dem Bilden der Epitaxieschicht, die Ebenheit eines Epitaxialwafers nach dem Bilden der Epitaxieschicht und die Dickenverteilung der Epitaxieschicht zu messen, eine Vorwärtskopplung dieser Messwerte durchzuführen und den Epitaxialwafer einer zweiten Planarisierungsverarbeitung zu unterziehen. In Patentdokument 4 wird ferner beschrieben, zum Unterbinden der Anhaftung von Silizium an einem Endabschnitt der Rückseitenfläche eines Wafers und zum Erhöhen der Ebenheit des Wafers den Neigungswinkel eines Reflexionselements so einzustellen, dass Magnetwellen von einer Erwärmungslampengruppe in einer Epitaxiewachstumsvorrichtung den Endabschnitt des Wafers führen.
  • Zitierliste
  • [Patentdokumente]
    • Patentschrift 1: Japanische Patentoffenlegungsschrift Nr. 2014-50913
    • Patentschrift 2: Japanische Patentoffenlegungsschrift Nr. 2008-23617
    • Patentschrift 3: Japanische Patentoffenlegungsschrift Nr. 2011-23422
    • Patentschrift 4: Japanische Patentoffenlegungsschrift Nr. 2011-146537
  • Kurzdarstellung der Erfindung
  • [Von der Erfindung zu lösende Aufgabe]
  • Wie bereits erwähnt, wird auch von einem Epitaxialwafer eine hohe Ebenheit verlangt. Wie in 11 gezeigt, gelangt jedoch Quellgas, das in einem Epitaxiewachstumsofen der Vorderseitenfläche eines Siliziumwafers W zugeführt wird, durch kleine Spalte zwischen dem Rand der Rückseitenfläche des Siliziumwafers W und einem Suszeptor 33 zur Rückseitenfläche des Wafers W, wodurch sich auch an einem Außenumfangsabschnitt der Rückseitenfläche des Siliziumwafers W Silizium ansammelt. Dadurch wird, wie in 12 gezeigt, am Außenumfangsabschnitt auf der Rückseitenfläche SB des Siliziumwafers W eine Rückseitensiliziumschicht Eb gebildet, wodurch sich die Ebenheit des Außenumfangsabschnitts der Rückseitenfläche SB des Siliziumepitaxialwafers EW verschlechtert.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Herstellungsverfahren für einen Epitaxialwafer bereitzustellen, mit dem sich leicht ein Epitaxialwafer mit erhöhter Ebenheit der Rückseitenfläche herstellen lässt. Eine weitere Aufgabe ist es, ein Verfahren zum beidseitigen Polieren eines Wafers, mit dem ein Siliziumwafer hergestellt werden kann, der gut als Substratmaterial eines Epitaxialwafers geeignet ist, und einen dieses verwendenden Träger zum beidseitigen Polieren bereitzustellen.
  • [Mittel zum Lösen der Aufgabe]
  • Die Erfinder haben in intensiven Forschungen zur Lösung des oben genannten Problems festgestellt, dass ein Verfahren wirkungsvoll ist, bei welchem unter Vorhersage einer Akkumulationsmenge von epitaktischem Silizium, das sich am Außenumfangsabschnitt der Waferrückseitenfläche ansammelt, im Voraus ein Randabfall an der Rückseitenfläche des Wafers herbeigeführt wird, so dass die Verschlechterung der Ebenheit des Außenumfangsabschnitts des Epitaxialwafers unterbunden werden kann, indem die Dickenzunahme am Außenumfangsabschnitt des Wafers aufgrund des Epitaxialwachstums und der Randabfall einander aufheben.
  • Als Verfahren zum Einstellen des Randabfallmaßes kommt beispielsweise ein Verfahren des Änderns einer Konditionierung des Polierkissens oder des Polierdrucks in Frage. Wenn jedoch zum Einstellen des Randabfallmaßes eine Konditionierung des Polierkissens oder eine Veränderung des Polierdrucks durchgeführt wird, ist auch eine Änderung der Schleifrezeptur nötig, was auch mit einer Veränderung der Polierrate einhergeht, wodurch sich die Gesamtform des Wafers verändert und es schwierig wird, die gewünschte Qualität sicherzustellen, was ein großes Hemmnis für die Massenproduktion darstellt.
  • Die vorliegende Erfindung wurde auf Grundlage dieser technischen Umstände getätigt, und ein erfindungsgemäßes Verfahren zum beidseitigen Polieren eines Wafers, um gleichzeitig beide Oberflächen des Wafers zu polieren, indem ein Wafer in ein Halteloch eines Trägers zum beidseitigen Polieren eingesetzt wird, der zwischen einer oberen Läppplatte und einer unteren Läppplatte angeordnet ist, an denen jeweils ein Poliertuch befestigt ist, und in einem Zustand, in dem der Wafer und der Träger zum beidseitigen Polieren zwischen der oberen Läppplatte und der unteren Läppplatte eingeschlossen sind, die obere Läppplatte und die untere Läppplatte gedreht werden, wobei an wenigstens einer oberseitigen Ecke oder unterseitigen Ecke des Haltelochs des Trägers zum beidseitigen Polieren ein Abfasungsabschnitt gebildet ist und beide Seiten des Wafers derart gleichzeitig poliert werden, dass ein Randabfall an der Rückseitenfläche des Wafers, die der Seite zugewandt ist, an der der Abfasungsabschnitt am Träger zum beidseitigen Polieren gebildet ist, größer als ein Randabfall auf der Vorderseitenfläche des Wafers ist.
  • Gemäß der vorliegenden Erfindung kann während eines Prozesses zum beidseitigen Polieren eines Wafers gezielt ein gewünschter Randabfall an der Rückseitenfläche des Wafers herbeigeführt werden. Wenn der Wafer als Substratmaterial für einen Siliziumepitaxialwafer verwendet wird, kann auf diese Weise die abschließende Ebenheit des Epitaxialwaferprodukts nach dem Bilden der Epitaxieschicht erhöht werden.
  • In der vorliegenden Erfindung beträgt die Höhenabmessung des Abfasungsabschnitts des Trägers zum beidseitigen Polieren vorzugsweise die Hälfte der Dicke des Trägers oder weniger. In diesem Fall ist die Breitenabmessung des Abfasungsabschnitts des Trägers zum beidseitigen Polieren vorzugsweise gleich der Höhenabmessung des Abfasungsabschnitts, und die Höhenabmessung und die Breitenabmessung des Abfasungsabschnitts liegen vorzugsweise jeweils bei 0,2 mm oder mehr und 0,4 mm oder weniger. Auf diese Weise kann unter Gewährleistung der Waferhaltefunktion des Trägers der gewünschte Randabfall am Wafer gebildet werden.
  • In der vorliegenden Erfindung weist der Träger zum beidseitigen Polieren einen Trägerhauptkörper aus Metall mit einer kreisförmigen Öffnung, die größer als der Durchmesser des Wafers ist, und einen ringförmigen Kunststoff-Inserter auf, der am Innenumfang der Öffnung des Trägerhauptkörpers entlang verlaufend angeordnet ist, wobei das Halteloch vorzugsweise die innere Öffnung des Kunststoff-Inserters ist und der Abfasungsabschnitt wenigstens an einer von der oberseitigen Ecke und der unterseitigen Ecke der inneren Öffnung des Kunststoff-Inserters gebildet ist.
    Auf diese Weise kann auch bei dem Träger zum beidseitigen Polieren, der den Kunststoff-Inserter aufweist, unter Gewährleistung der Waferhaltefunktion der gewünschte Randabfall am Wafer gebildet werden.
  • In der vorliegenden Erfindung ist der Träger zum beidseitigen Polieren vorzugsweise ein Trägerhauptkörper aus Kunststoff, der eine kreisförmige Öffnung aufweist, die Öffnung des Trägerhauptkörpers ist das Halteloch und der Abfasungsabschnitt ist an der Öffnung gebildet. Auf diese Weise kann auch bei dem Träger zum beidseitigen Polieren, der keinen separat vom Trägerhauptkörper gebildeten Kunststoff-Inserter aufweist, unter Gewährleistung der Waferhaltefunktion der gewünschte Randabfall am Wafer gebildet werden.
  • Ein Verfahren zum Herstellen eines Epitaxialwafers ist dadurch gekennzeichnet, dass auf der gesamten Vorderseitenfläche des Wafers, der in dem Verfahren zum beidseitigen Polieren eines Wafers mit den oben genannten Merkmalen poliert wurde, eine erste Epitaxieschicht gebildet wird und eine zweite Epitaxieschicht an Teilen des Außenumfangsabschnitts der Rückseitenfläche des Wafers gebildet wird.
  • In der vorliegenden Erfindung weist die zweite Epitaxieschicht eine Dickenverteilung auf, die den Randabfall auf der Rückseitenfläche des Wafers ausgleicht. Die Verschlechterung der Ebenheit des Außenumfangsabschnitts des Epitaxialwafers kann unterbunden werden, indem die Dickenzunahme am Außenumfangsabschnitt des Wafers aufgrund des Epitaxialwachstums und der Randabfall einander aufheben.
  • Außerdem umfasst der erfindungsgemäße Epitaxialwafer einen Wafer, dessen rückseitiger Randabfall größer als sein vorderseitiger Randabfall ist, eine auf der gesamten Vorderseitenfläche des Wafers gebildete erste Epitaxieschicht und eine an Teilen des Außenumfangsabschnitts der Rückseitenfläche des Wafers gebildete zweite Epitaxieschicht, wobei die Ebenheit des Außenumfangsabschnitts des Wafers dort, wo die zweite Epitaxieschicht gebildet ist, höher ist als die Ebenheit des Außenumfangsabschnitts des Wafers dort, wo die zweite Epitaxieschicht nicht gebildet ist. Gemäß der vorliegenden Erfindung kann ein Epitaxialwafer bereitgestellt werden, dessen abschließende Ebenheit nach dem Bilden der Epitaxieschicht erhöht ist.
  • In der vorliegenden Erfindung weist die zweite Epitaxieschicht eine Dickenverteilung auf, die den Randabfall auf der Rückseitenfläche des Wafers ausgleicht. Die Verschlechterung der Ebenheit des Außenumfangsabschnitts des Epitaxialwafers kann unterbunden werden, indem die Dickenzunahme am Außenumfangsabschnitt des Wafers aufgrund des Epitaxialwachstums und der Randabfall einander aufheben.
  • In der vorliegenden Erfindung ist der Wafer vorzugsweise ein Siliziumwafer und die erste und zweite Epitaxieschicht sind Siliziumepitaxieschichten. Auf diese Weise kann bei dem Siliziumepitaxialwafer die Ebenheit der Rückseitenfläche erhöht werden.
  • [Wirkung der Erfindung]
  • Gemäß der vorliegenden Erfindung ist es möglich, einen Träger zum beidseitigen Polieren und ein diesen verwendendes Verfahren zum Polieren eines Wafers bereit zu stellen, mit denen ohne wesentliche Veränderung der Polierbedingungen ein gewünschter Randabfall gezielt herbeigeführt werden kann, wodurch die Ebenheit in der Nähe des Rands des abschließenden Waferprodukts nach dem Bilden der Epitaxieschicht erhöht werden kann. Gemäß der vorliegenden Erfindung kann ein Verfahren zum Herstellen eines Epitaxialwafers bereitgestellt werden, bei dem unter Verwendung eines Wafers, der durch das Verfahren zum Polieren eines Wafers poliert wurde, die Ebenheit erhöht werden kann.
  • Figurenliste
    • [1] 1 ist eine schematische seitliche Schnittansicht, die den Aufbau einer beidseitigen Poliervorrichtung einer Ausführungsform der Erfindung veranschaulicht.
    • [2] 2 ist eine Draufsicht auf die beidseitige Poliervorrichtung aus 1.
    • [3] 3 sind Ansichten, die den Aufbau des Trägers veranschaulichen, wobei 3A eine Draufsicht,
    • 3B eine seitliche Schnittansicht und 3C eine vergrößerte Teilansicht in der Nähe der Innenumfangsfläche des Haltelochs ist.
    • [4] 4 ist eine schematische Ansicht zur Erläuterung eines Mechanismus zur Förderung von Randabfall durch Abfasung des Haltelochs des Trägers.
    • [5] 5 ist eine Schnittansicht, die die Form eines Siliziumwafers nach dem beidseitigen Polieren veranschaulicht.
    • [6] 6 ist eine Schnittansicht, die ein Beispiel für den Aufbau einer Epitaxiewachstumsvorrichtung veranschaulicht, die zum Herstellen eines Siliziumepitaxialwafers verwendet wird.
    • [7] 7 ist eine Schnittansicht eines Siliziumepitaxialwafers gemäß der vorliegenden Ausführungsform.
    • [8] 8 ist ein Graph, der die Beziehung zwischen einer Abfasungsform des Haltelochs und der Ebenheit des Wafers veranschaulicht.
    • [9] 9A und 9B sind Graphen, die Messergebnisse des ZDD der Vorderseitenfläche von Waferproben veranschaulichen.
    • [10] 10A und 10B sind Graphen, die Höhenprofile der Rückseitenfläche des Epitaxialwafers veranschaulichen.
    • [11] 11 ist eine schematische Ansicht zur Erläuterung eines Akkumulationsmechanismus für Silizium auf der Rückseitenfläche des Wafers während des epitaxialen Aufwachsens.
    • [12] 12 ist eine Schnittansicht, die die Form eines Siliziumepitaxialwafers des Stands der Technik mit verschlechterter Ebenheit des Außenumfangsabschnitts veranschaulicht.
  • Detaillierte Beschreibung der Ausführungsformen
  • Im Folgenden werden unter Bezugnahme auf die begleitenden Figuren bevorzugte Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben.
  • 1 zeigt eine schematische seitliche Schnittansicht, die den Aufbau einer beidseitigen Poliervorrichtung einer Ausführungsform der Erfindung veranschaulicht. 2 ist eine Draufsicht auf die beidseitige Poliervorrichtung aus 1, wobei 1 eine Schnittansicht entlang einer Linie R-R' aus 2 ist.
  • Wie in 1 und 2 gezeigt, weist die beidseitigen Poliervorrichtung 1 eine obere Läppplatte 2 und eine untere Läppplatte 3 auf, die einander in vertikaler Richtung gegenüberliegen, wobei an die Unterseite der oberen Läppplatte 2 und die Oberseite der unteren Läppplatte 3 jeweils Poliertücher 4, 5 befestigt sind. Im mittleren Abschnitt zwischen der oberen Läppplatte 2 und der unteren Läppplatte 3 ist ein Sonnenrad 6 bereitgestellt, und am Umfangsrandabschnitt ist ein Hohlrad 7 bereitgestellt. Ein Siliziumwafer W ist in einem Zustand, in dem er in das Halteloch 10a des Trägers 10 zum beidseitigen Polieren eingesetzt ist, zwischen der oberen Läppplatte 2 und der unteren Läppplatte 3 eingeschlossen.
  • Wie in 2 gezeigt, sind am Umfang des Sonnenrads 6 fünf Träger 10 bereitgestellt, wobei Außenumfangszähne 10b jedes Trägers 10 in Zahnabschnitte am Sonnenrad 6 und am Hohlrad 7 eingreifen, und indem die obere Läppplatte 2 und die untere Läppplatte 3 von einer nicht dargestellten Antriebsquelle drehend angetrieben werden, laufen die Träger 10 drehend um den Umfang des Sonnenrads 6 um. Dabei wird der in das Halteloch 10a des Trägers 10 eingesetzte Siliziumwafer W von dem Träger 10 gehalten und durch Kontakt mit den Poliertüchern 4, 5 an beiden Seiten gleichzeitig poliert. Während des Polierens wird aus einer nicht dargestellten Düse Polierflüssigkeit abgegeben. Als Polierflüssigkeit kann beispielsweise eine alkalische Flüssigkeit verwendet werden, in der Kolloid-Siliziumoxid dispergiert ist.
  • 3 zeigt Ansichten, die den Aufbau des Trägers 10 veranschaulichen, wobei (a) eine Draufsicht, (b) eine seitliche Schnittansicht und (c) eine vergrößerte Teilansicht in der Nähe der Innenumfangsfläche des Haltelochs des Trägers 10 ist.
  • Wie in 3A und 3B gezeigt, weist der Träger 10 einen Trägerhauptkörper 11 aus Metall mit einer kreisförmigen Öffnung 11a, die größer als der Siliziumwafer W ist, und einen ringförmigen Kunststoff-Inserter 12 auf, der am Innenumfang der Öffnung 11a des Trägerhauptkörpers 11 entlang verlaufend angeordnet ist.
  • Der Trägerhauptkörper 11 ist ein rundes, scheibenförmiges Element, und an seinem Außenumfangsabschnitt sind Außenumfangszähne 11b bereitgestellt. Ein repräsentatives Material für den Trägerhauptkörper 11 ist SUS, doch kann auch Titan oder ein anderes Metallmaterial verwendet werden. Eine Dicke D des Trägerhauptkörpers 11 ist auf Grundlage einer Solldicke des Wafers W nach dem beidseitigen Polieren festgelegt, wobei beispielsweise die Dicke eines Trägers 10 für einen Wafer mit einem Durchmesser von 300 mm auf 0,8 mm festgelegt ist und ein Wafer W mit einer Dicke von etwa 1 mm vor dem Bearbeiten einem Standardpoliervorgang unterzogen wird, bis er etwa genauso dünn ist wie der Träger 10. Die Mittelpunktposition der Öffnung 11a ist von der Mittelpunktposition des Trägerhauptkörpers 11 versetzt, und der in die Öffnung 11a eingesetzte Wafer W bewegt sich exzentrisch um den Mittelpunkt des Trägerhauptkörpers 11, wodurch die Poliereffizienz und die Gleichmäßigkeit des Poliervorgangs erhöht werden.
  • Der Kunststoff-Inserter 12 ist zwischen der Außenumfangsfläche des Wafers W und der Innenumfangsfläche der Öffnung 11a des Trägerhauptkörpers 11 angeordnet und dient dazu, einen Kontakt zwischen den beiden zu verhindern. Eine innere Öffnung 12a des Kunststoff-Inserters 12 bildet das Halteloch 10a des Trägers 10 (siehe 2), und die Außenumfangsfläche des Wafers W steht mit der Innenumfangsfläche des Kunststoff-Inserters 12 in Kontakt. Die Breite (Ringbreite) des Kunststoff-Inserters 12 beträgt beispielsweise 1,5 mm und wird unter Berücksichtigung der Größe der Öffnung 11a des Trägerhauptkörpers 11 und der Größe des Wafers W bestimmt. Die Dicke des Kunststoff-Inserters 12 entspricht vorzugsweise der Dicke D des Trägerhauptkörpers 11.
  • Wie in 3C gezeigt, ist an einer unterseitigen Ecke CCB eines Innenumfangsabschnitts der inneren Öffnung 12a des Kunststoff-Inserters 12 ein Abfasungsabschnitt 12c gebildet. In der vorliegenden Ausführungsform ist nur die unterseitige Ecke CCB der Innenumfangsfläche der inneren Öffnung 12a des Kunststoff-Inserters 12 abgefast, doch kann auch die oberseitige Ecke CCF abgefast sein. Das heißt, der Abfasungsabschnitt 12c kann an einer von der oberen und unteren Ecke des Innenumfangsabschnitts des Waferhaltelochs 10a des Trägers 10 gebildet sein. Wie nachstehend ausführlicher erläutert, kann durch ein derartiges Abfasen des Waferhaltelochs 10a der Randabfall an einer Seitenfläche des Wafers W gezielt vergrößert werden.
  • Vorzugsweise sind die Höhenabmessung h1 und die Breitenabmessung h2 des Abfasungsabschnitts 12c beide auf 0,1 mm oder mehr festgelegt. Sind die Höhenabmessung h1 und die Breitenabmessung h2 kleiner als 0,1 mm, so kann durch den Abfasungsabschnitt 12c keine Wirkung erzielt werden, und unter dem Aspekt der Verarbeitungsgenauigkeit ist die Abfasungsverarbeitung zudem äußerst schwierig.
  • Auch wird bevorzugt, dass die Höhenabmessung h1 des Abfasungsabschnitts 12c die Hälfte der Dicke des Trägers 10 oder weniger beträgt (D≤h1/2), während die Breitenabmessung h2 vorzugsweise gleich der horizontalen Breite des Kunststoff-Inserters 12 oder kleiner ist. Bei einer Dicke des Trägers 10 von beispielsweise 0,8 mm beträgt die Höhenabmessung h1 des Abfasungsabschnitts 12c daher vorzugsweise 0,4 mm oder weniger, und bei einer horizontalen Breite des Kunststoff-Inserters 12 von 1,5 mm beträgt die Breitenabmessung h2 des Abfasungsabschnitts 12c vorzugsweise 1,5 mm oder weniger. Wenn die Höhenabmessung h1 des Abfasungsabschnitts 12c mehr als die Hälfte der Dicke D des Trägers 10 beträgt, wird der Randabfall zu groß, so dass die gewünschte Ebenheit nach dem Bilden der Epitaxieschicht nicht gewährleistet werden kann, und es besteht außerdem die Gefahr, dass die Haltefunktion des Wafers W beeinträchtigt wird. Der Grund dafür ist, dass die Dicke des Kunststoff-Inserters 12 abnimmt, wodurch der Randabfall am Wafer W zunimmt, wenn die Breitenabmessung h2 des Abfasungsabschnitts 12c größer als die horizontale Breite des Kunststoff-Inserters 12 ist.
  • Für den Abfasungsabschnitt 12c wird insbesondere eine Abfasung von C0.2 bis C0.4 bevorzugt. Indem der Abfasungswinkel desAbfasungsabschnitts 12c durch Abstimmung der Höhenabmessung h1 und der Breitenabmessung h2 45 Grad beträgt, kann die Abfasungsverarbeitung vereinfacht und die Verarbeitungsgenauigkeit erhöht werden. Indem die Höhenabmessung h1 und die Breitenabmessung h2 des Abfasungsabschnitts 12c beide innerhalb eines Bereichs von 0,2 bis 0,4 mm gehalten werden, kann ein Randabfall herbeigeführt werden, der die Siliziumakkumulationsmenge beim Epitaxialprozess an der Rückseitenfläche des Wafers ausgleicht.
  • 4 ist eine schematische Ansicht zur Erläuterung eines Mechanismus zur Förderung von Randabfall durch Abfasung des Haltelochs 10a des Trägers 10.
  • Auf der Vorderseitenfläche SF des Wafers W, an der die Ecke des Haltelochs 10a nicht abgefast ist, wird ebenso wie bei einem üblichen Träger aufgrund der Haltewirkung des Trägers 10 (Gegenkraft in Bezug auf das Poliertuch) der Randabfall des Wafers W verbessert, so dass die Ebenheit des Außenumfangsabschnitts des Wafers W erhöht wird. Auf der Rückseitenfläche SB des Wafers W dagegen, an der die Ecke des Haltelochs 10a abgefast ist, nimmt aufgrund des Vorhandenseins des Abfasungsabschnitts 12c die Haltewirkung ab, wodurch die Verbesserungswirkung des Randabfalls unterdrückt wird und die Ebenheit des Außenumfangsabschnitts des Wafers W abnimmt. Der nach oben gerichtete Pfeil in der Figur zeigt, dass die Gegenkraft des Trägers 10 in Bezug auf das Poliertuch 4 hoch ist, und der nach unten gerichtete Pfeil zeigt, dass die Gegenkraft des Trägers 10 in Bezug auf das Poliertuch 5 gering ist.
  • 5 zeigt eine schematische Schnittansicht, die die Form eines Siliziumwafers W nach dem beidseitigen Polieren veranschaulicht.
  • Wie in 5 gezeigt, ist die Außenumfangsabschnittsform des Siliziumwafers W nach dem beidseitigen Polieren derart, dass der Randabfall an der Ecke CWF auf der Vorderseitenfläche SF gering ist und der Randabfall an der Ecke CWB auf der Rückseitenfläche SB groß ist. Wenn ein solcher Wafer W als Substratmaterial für einen Siliziumepitaxialwafer verwendet wird, kann die Dickenzunahme durch das am Außenumfangsabschnitt der Rückseitenfläche SB des Wafers W akkumulierte Silizium ausgeglichen werden, wodurch die Ebenheit des Außenumfangsabschnitts der Rückseitenfläche des Siliziumepitaxialwafers erhöht werden kann.
  • 6 zeigt eine Schnittansicht, die ein Beispiel für den Aufbau einer Epitaxiewachstumsvorrichtung veranschaulicht, die zum Herstellen eines Siliziumepitaxialwafers verwendet wird.
  • Wie in 6 gezeigt, handelt es sich bei der Epitaxiewachstumsvorrichtung 30 um eine Vorrichtung des Einzelverarbeitungstyps, die einen Siliziumwafer W nach dem anderen verarbeitet, und sie weist eine aus Quarzglas gebildete Kammer 31 und ein Deckelelement 32 auf, das die Kammer 31 von oben abdeckt. In der Kammer 31 sind ein Suszeptor 33 zur Lagerung des Wafers und ein Vorwärmring 34 bereitgestellt, wobei der Suszeptor 33 auf einer Lagerungswelle 35 gelagert ist. An einem Seitenabschnitt der Kammer 31 sind eine Gaseinleitöffnung 36, ein Prallblech 37 und ein Planarisierungselement 38 bereitgestellt, und am anderen, gegenüberliegenden Endabschnitt ist eine Gasauslassöffnung 39 bereitgestellt.
  • Oberhalb des Deckelelements 32 ist eine obere Lampe 40 bereitgestellt, die den auf dem Suszeptor 33 angeordneten Siliziumwafer W erwärmt. Unterhalb des Suszeptors 33 ist eine untere Lampe 41 bereitgestellt, die den Siliziumwafer W von unten erwärmt.
  • Bei der Herstellung eines Epitaxialwafers mithilfe der derart aufgebauten Epitaxiewachstumsvorrichtung 30 wird der Siliziumwafer W auf dem Suszeptor 33 angeordnet, woraufhin der Wafer W durch die obere Lampe 40 und die untere Lampe 41 erwärmt wird, während unter Entlüftung durch die Gasauslassöffnung 39 Trichlorsilan (SiHCl3) oder Dichlorsilan (SiH2Cl2) oder ein anderes Quellgas über die Gaseinleitöffnung 36 in die Kammer 31 eingeleitet wird.
  • Das Quellgas passiert von der Gaseinleitöffnung 36 aus das Prallblech 37 und das Planarisierungselement 38 und strömt in den oberen Raum 31a der Kammer 31. Die obere Lampe 40 und die untere Lampe 41 erwärmen den Wafer W, den Suszeptor 33 und den Vorwärmring 34, und indem das Quellgas als Laminarströmung an der Vorderseitenfläche des erwärmten Wafers W entlang strömt, erfolgt ein epitaxiales Aufwachsen auf der Vorderseitenfläche des Wafers W, wodurch eine Epitaxieschicht gebildet wird.
  • Wie in 11 gezeigt, steht der Rand der Rückseitenfläche des Siliziumwafers W in Linienkontakt mit der Vorderseitenfläche des Suszeptors 33, doch existieren zwischen beiden kleine Spalte, die durch geringfügige Vorsprünge und Vertiefungen gebildet sind, und indem Quellgas durch diese Spalte zur Rückseitenfläche eines Wafers W gelangt, akkumuliert sich am Außenumfangsabschnitt der Rückseitenfläche des Wafers W Silizium. Da jedoch die Siliziumakkumulation am Außenumfangsabschnitt des Wafers W durch den Randabfall der Waferrückseitenfläche ausgeglichen wird, weist der Außenumfangsabschnitt der Rückseitenfläche eine ebene Form auf, so dass es auch bei Akkumulation von Silizium am Außenumfangsabschnitt der Rückseitenfläche des Wafers W nicht zu einer Beeinträchtigung der Ebenheit der Rückseitenfläche des Wafers kommt.
  • 7 zeigt eine Schnittansicht des Siliziumepitaxialwafers gemäß der vorliegenden Ausführungsform.
  • Wie in 7 gezeigt, weist der Siliziumepitaxialwafer EW einen Siliziumwafer W, dessen Randabfall auf der Rückseitenfläche SB größer als auf der Vorderseitenfläche SF ist (siehe 5), und eine Siliziumepitaxieschicht Ea auf, die auf der gesamten Vorderseitenfläche SF des Siliziumwafers W gebildet ist. Außerdem ist an Teilen des Außenumfangsabschnitts der Rückseitenfläche SB des Siliziumwafers W eine Rückseitensiliziumschicht Eb gebildet. Indem die Rückseitensiliziumschicht Eb in einer geeigneten Dickenverteilung gebildet wird, um den Randabfall auf der Rückseitenfläche SB des Siliziumwafers W auszugleichen, wird die Ebenheit des Außenumfangsabschnitts auf der Rückseitenfläche des Siliziumepitaxialwafers EW erhöht.
  • Wie oben erläutert, ist bei dem Träger 10 zum beidseitigen Polieren an der Ecke des Haltelochs 10a der Abfasungsabschnitt 12c bereitgestellt, so dass gezielt ein bestimmter Randabfall am Außenumfangsabschnitt des Wafers W herbeigeführt werden kann. Wenn auf diese Weise der Wafer W, dessen Randabfall auf einer Seite angepasst wurde, zum Herstellen des Epitaxialwafers EW verwendet wird, kann das Phänomen einer mehr als notwendigen Dickenzunahme durch Akkumulation von epitaktischem Silizium am Außenumfangsabschnitt seiner Rückseitenfläche unterbunden werden, wodurch die Ebenheit des Außenumfangsabschnitts der Rückseitenfläche des Siliziumepitaxialwafers EW erhöht werden kann.
  • Die vorstehende Beschreibung erfolgte anhand einer bevorzugten Ausführungsform der vorliegenden Erfindung, doch versteht es sich, dass die vorliegende Erfindung nicht auf die beschriebene Ausführungsform beschränkt ist und verschiedene Änderungen daran möglich sind, ohne vom Umfang der vorliegenden Erfindung abzuweichen, und diese Änderungen selbstverständlich ebenfalls in den Umfang der vorliegenden Erfindung fallen.
  • Beispielsweise wurde in der oben beschriebenen Ausführungsform das Beispiel eines Trägers 10 mit einem Trägerhauptkörper 11 aus Metall und einem Kunststoff-Inserter 12 genannt, doch kann der Trägerhauptkörper 11 auch aus Kunststoff hergestellt sein, und der Kunststoff-Inserter 12 kann wegfallen. In diesem Fall ist die Öffnung 11a des Trägerhauptkörpers 11 das Waferhalteloch 10a, und die Ecke der Öffnung 11a des Trägerhauptkörpers 11 ist abgefast.
  • In der oben beschriebenen Ausführungsform weist ein einzelner Träger 10 je ein Halteloch 10a auf und hält einen einzelnen Wafer W, doch kann ein einzelner Träger 10 auch mehrere Haltelöcher aufweisen. In diesem Fall sind die einzelnen Haltelöcher einer Abfasungsverarbeitung unterzogen. Auch handelt es sich bei dem Aufbau der beidseitigen Poliervorrichtung 1 lediglich um ein Beispiel, und es können verschiedene Arten angewandt werden.
  • In der oben beschriebenen Ausführungsform ist unter Berücksichtigung der Erhöhung der Ebenheit des Außenumfangsabschnitts für die Vorderseitenfläche SF des Siliziumwafers W und des Anhaftens von Silizium am Außenumfangsabschnitt der Rückseitenfläche im Epitaxialschritt für die Rückseitenfläche SB des Wafers W die Ecke an einer Seite des Haltelochs 10a (Rückseitenfläche des Wafers W) abgefast, doch können auch die Ecken an beiden Seiten des Haltelochs 10a abgefast sein. Dies ist eine wirksame Maßnahme, falls der Außenumfangsabschnitt der Vorderseitenfläche SF des Wafers W zur Akkumulation von Silizium neigt.
  • In der oben beschriebenen Ausführungsform wurde beschrieben, dass unter Verwendung eines Siliziumwafers, der mithilfe des erfindungsgemäßen Trägers zum beidseitigen Polieren beidseitig poliert wurde, ein Siliziumepitaxialwafer hergestellt wird, doch ist die vorliegende Erfindung nicht auf eine beidseitige Polierverarbeitung eines Siliziumwafers beschränkt, sondern kann auf eine beidseitige Polierverarbeitung unterschiedlicher Wafer angewandt werden.
  • [Beispiel]
  • Der Einfluss, den die Abfasungsform des Haltelochs 10a des Trägers 10 auf die Ebenheit des Siliziumwafers W nach der Polierverarbeitung ausübt, wurde beurteilt. Im Beurteilungsversuch wurden an einer Waferprobe eines Vergleichsbeispiels, wobei ein Siliziumwafer mit einem Durchmesser von 300 mm, der durch beidseitiges Polieren unter Verwendung eines Trägers 10, an dem keine Abfasungsverarbeitung am Halteloch 10a ausgeführt worden war, erlangt wurde, die Metriken GBIR (Global Back reference Ideal Range) und ESFQD (Edge Site flatness Front reference least sQuare Deviation) gemessen wurden. Für diese Messungen wurde eine Ebenheitsmessvorrichtung (WaferSight 2, hergestellt von KLA-Tencor) verwendet.
  • Außerdem wurden an Waferproben gemäß einem Beispiel 1 und einem Beispiel 2, die durch beidseitiges Polieren unter gleichen Bedingungen wie im Vergleichsbeispiel erlangt wurden, mit Ausnahme dessen, dass ein Träger 10 verwendet wurde, an dessen Halteloch 10a eine Abfasung von C0.2 bzw. C0.3 durchgeführt worden war, ebenfalls GBIR und ESFQD gemessen.
  • GBIR ist ein Index für die globale Ebenheit des Wafers, während ESFQD ein Index für die lokale Ebenheit am Außenumfangsabschnitt des Wafers (Rand) ist. Im Falle von ESFQD wird der Außenumfangsabschnitt des Wafers in eine Vielzahl (beispielsweise 72) fächerförmiger Bereiche (Sites) unterteilt, und sie beruht auf der Innenfläche der Sites, die anhand der Daten innerhalb der Sites mittels der Methode der kleinsten Quadrate berechnet wird, und ist die maximale Verschiebungsgröße einschließlich des Vorzeichens aus diesen Site-Innenflächen, und weist pro Site einen Datensatz auf. Das heißt, ESFQD ist der SFQD-Wert der einzelnen Sites (die jeweils größere von der positiven oder negativen Abweichung von der Kleinste-Quadrate-Fläche innerhalb der Site). Aus ESFQD-Sites wird ein Bereich von 2 mm in Radialrichtung ausgehend vom äußersten Umfang ausgeschlossen, und es handelt sich um einen ungefähr rechteckigen Bereich, der von zwei Geraden mit einer Sektorlänge von 30 mm, die vom Außenumfangsbezugsende innerhalb davon in Radialrichtung zum Mittelpunkt verlaufen, und einem Kreisbogen umgeben sind, der 5° (±2,5°) in Waferaußenumfangsrichtung entspricht.
  • 8 ist ein Graph, der die Beziehung zwischen einer Abfasungsform des Haltelochs und der Ebenheit des Wafers veranschaulicht, wobei die horizontale Achse die Gesamtform und die vertikale Achse ESFQD zeigt. Das Viereck in der Figur zeigt den Bereich an, in dem der Zielbereich sowohl für die Gesamtform als auch für ESFQD erfüllt ist. Die Gesamtform ist dabei der GBIR-Wert unter Berücksichtigung des Unebenheitskonzepts. Das heißt, das Profil, das sich aus der GBIR-Messung ergibt (Gesamtform), wird betrachtet, und wenn es konvex ist, wendet sich die Kurve zur positiven Seite, und wenn es konkav ist, wendet sich die Kurve zur negativen Seite, wodurch der GBIR-Wert auf der horizontalen Achse dargestellt wird.
  • Wie in 8 gezeigt, ist es bei dem Wafer des Vergleichsbeispiels, der unter Verwendung des Trägers 10 beidseitig poliert wurde, dessen Halteloch 10a keiner Abfasung unterzogen worden war, schwierig, sowohl die Gesamtform als auch ESFQD innerhalb des Zielbereichs zu halten. Dagegen ist bei den Wafern des Beispiels 1 und Beispiels 2, die unter Verwendung des Trägers beidseitig poliert wurden, dessen Halteloch einer Abfasung von C0.2 und C0.3 unterzogen worden war, möglich, sowohl die Gesamtform als auch ESFQD innerhalb des Zielbereichs zu halten.
  • Als Nächstes wurde an der Vorder- und Rückseitenfläche der Waferprobe nach dem beidseitigen Polieren ZDD (Z-height Double Differentiation) gemessen. ZDD ist ein Index der Neigungsänderung (Krümmung) in Randnähe, die aus dem Differential zweiter Ordnung des Verlagerungsprofils der Waferoberseitenfläche vom Wafermittelpunkt bis zum äußersten Umfang erlangt wird. Wenn ZDD positiv ist, hat sich die Oberfläche in Aufwerfrichtung verlagert, und wenn ZDD negativ ist, hat sich die Oberfläche in Abfallrichtung verlagert.
  • 9A und 9B sind Graphen, die Messergebnisse des ZDD der Vorderseitenfläche und der Rückseitenfläche von Waferproben veranschaulichen.
  • Wie in 9A gezeigt, ist ZDD auf der Vorderseitenfläche des Wafers beim Vergleichsbeispiel, Beispiel 1 und Beispiel 2 gleich und im Wesentlichen unverändert. Wie in 9B gezeigt, ist dagegen ZDD auf der Rückseitenfläche des Wafers im Vergleichsbeispiel am kleinsten und nimmt vom Beispiel 1 zum Beispiel 2 zu.
  • Als Nächstes wurde nach dem Bilden einer 2,75 µm dünnen Siliziumepitaxieschicht auf der Vorderseitenfläche der Siliziumwafer W des Vergleichsbeispiels und des Beispiels 1 die Ebenheit der Rückseitenfläche des Siliziumepitaxialwafers gemessen.
  • 10A und 10B sind Graphen, die das Höhenprofil der Rückseitenfläche von Epitaxialwafern EW zeigen, wobei an der horizontalen Achse der Abstand vom Wafermittelpunkt in radialer Richtung (mm) und an der vertikalen Achse die Höhe der Bezugsebene (nm) dargestellt ist. 10A zeigt die Ebenheit des Wafers des Vergleichsbeispiels, und 10B die Ebenheit des Wafers des Beispiels 1. Linie A in 10A und 10B zeigt das Höhenprofil der Rückseitenfläche des Epitaxialwafers EW vor dem Epitaxiewachstum, Linie B zeigt das Höhenprofil der Rückseitenfläche des Epitaxialwafers EW nach dem Epitaxiewachstum, und Linie C das Siliziumakkumulationsmengenprofil der Rückseitenfläche des Epitaxialwafers EW.
  • Wie in 10A und 10B gezeigt, ist bei dem Höhenprofil A der Rückseitenfläche des Epitaxialwafers EW vor dem epitaxialen Aufwachsen der Randabfall des ersten Ausführungsbeispiels (10B) größer als beim Vergleichsbeispiel (10A), während bei dem Höhenprofil B der Rückseitenfläche des Epitaxialwafers EW nach dem epitaxialen Aufwachsen die Akkumulation der Epitaxieschicht auf der Rückseite und der Randabfall einander ausgleichen, so dass die Ebenheit beim ersten Ausführungsbeispiel ( 10B) größer als beim Vergleichsbeispiel (10A) ist. Dies bestätigt, dass das Steuern der beidseitigen Polierbedingungen derart, dass der Randabfall auf der Rückseitenfläche des Siliziumwafers vor dem Bilden der Epitaxieschicht auf die Rückseitenepitaxieschicht abgestimmt wird, eine hohe Ebenheit der Rückseitenfläche des Siliziumepitaxialwafers ermöglicht.
  • Bezugszeichenliste
    • 1
    beidseitige Poliervorrichtung
    2
    obere Läppplatte
    3
    untere Läppplatte
    4
    Poliertuch
    5
    Poliertuch
    6
    Sonnenrad
    7
    Hohlrad
    10
    Träger zum beidseitigen Polieren
    10a
    Halteloch (Waferhalteloch)
    10b
    Außenumfangszähne des Trägers
    11
    Trägerhauptkörper
    11a
    Öffnung des Trägerhauptkörpers
    11b
    Außenumfangszähne des Trägerhauptkörpers (Außenumfangszähne des Trägers)
    12
    Kunststoff-Inserter
    12a
    innere Öffnung des Kunststoff-Inserters
    12c
    Abfasungsabschnitt
    30
    Epitaxiewachstumsvorrichtung
    31
    Kammer
    31a
    oberer Raum
    32
    Deckelelement
    33
    Suszeptor
    34
    Vorwärmring
    35
    Lagerungswelle
    36
    Gaseinleitöffnung
    37
    Prallblech (Baffle)
    38
    Planarisierungselement
    39
    Gasauslassöffnung
    40
    obere Lampe
    41
    untere Lampe
    CCB
    unterseitige Ecke des Haltelochs
    CCF
    oberseitige Ecke des Haltelochs
    CWB
    oberseitige Ecke des Wafers
    CWF
    unterseitige Ecke des Wafers
    Ea
    Siliziumepitaxieschicht
    Eb
    Rückseitensiliziumschicht
    EW
    Siliziumepitaxialwafer (Epitaxialwafer)
    h1
    Höhenabmessung des Abfasungsabschnitts
    h2
    Breitenabmessung des Abfasungsabschnitts
    SB
    Rückseitenfläche des Wafers
    SF
    Vorderseitenfläche des Wafers
    W
    Siliziumwafer (Substratmaterial)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 201450913 [0005]
    • JP 200823617 [0005]
    • JP 201123422 [0005]
    • JP 2011146537 [0005]

Claims (12)

  1. Verfahren zum beidseitigen Polieren eines Wafers, um gleichzeitig beide Oberflächen des Wafers zu polieren, indem ein Wafer in ein Halteloch eines Trägers zum beidseitigen Polieren eingesetzt wird, der zwischen einer oberen Läppplatte und einer unteren Läppplatte angeordnet ist, an denen jeweils ein Poliertuch befestigt ist, und in einem Zustand, in dem der Wafer und der Träger zum beidseitigen Polieren zwischen der oberen Läppplatte und der unteren Läppplatte eingeschlossen sind, die obere Läppplatte und die untere Läppplatte gedreht werden, wobei an wenigstens einer oberseitigen Ecke oder unterseitigen Ecke des Haltelochs des Trägers zum beidseitigen Polieren ein Abfasungsabschnitt gebildet ist und beide Seiten des Wafers derart gleichzeitig poliert werden, dass ein Randabfall an der Rückseitenfläche des Wafers, die der Seite zugewandt ist, an der der Abfasungsabschnitt am Träger zum beidseitigen Polieren gebildet ist, größer als ein Randabfall auf der Vorderseitenfläche des Wafers ist.
  2. Verfahren zum beidseitigen Polieren eines Wafers nach Anspruch 1, wobei die Höhenabmessung des Abfasungsabschnitts des Trägers zum beidseitigen Polieren vorzugsweise die Hälfte der Dicke des Trägers oder weniger beträgt.
  3. Verfahren zum beidseitigen Polieren eines Wafers nach Anspruch 2, wobei eine Breitenabmessung des Abfasungsabschnitt des Trägers zum beidseitigen Polieren gleich der Höhenabmessung des Abfasungsabschnitts ist.
  4. Verfahren zum beidseitigen Polieren eines Wafers nach Anspruch 3, wobei die Höhenabmessung und die Breitenabmessung des Abfasungsabschnitts des Trägers zum beidseitigen Polieren beide 0,2 mm oder mehr und 0,4 mm oder weniger betragen.
  5. Verfahren zum beidseitigen Polieren eines Wafers nach einem der Ansprüche 1 bis 4, wobei der Träger zum beidseitigen Polieren einen Trägerhauptkörper aus Metall mit einer kreisförmigen Öffnung, die größer als der Durchmesser des Wafer ist, und einen ringförmigen Kunststoff-Inserter aufweist, der am Innenumfang der Öffnung des Trägerhauptkörpers entlang verlaufend angeordnet ist, wobei das Halteloch die innere Öffnung des Kunststoff-Inserters ist und der Abfasungsabschnitt am Kunststoff-Inserter gebildet ist.
  6. Verfahren zum beidseitigen Polieren eines Wafers nach einem der Ansprüche 1 bis 4, wobei der Träger zum beidseitigen Polieren ein Trägerhauptkörper aus Kunststoff ist, der eine kreisförmige Öffnung aufweist, die Öffnung des Trägerhauptkörpers das Halteloch ist und der Abfasungsabschnitt an der Öffnung gebildet ist.
  7. Verfahren zum Herstellen eines Epitaxialwafers, dadurch gekennzeichnet, dass auf der gesamten Vorderseitenfläche eines Wafers, der in dem Verfahren zum beidseitigen Polieren eines Wafers nach einem der Ansprüche 1 bis 6 poliert wurde, eine erste Epitaxieschicht gebildet wird und eine zweite Epitaxieschicht an Teilen des Außenumfangsabschnitts der Rückseitenfläche des Wafers gebildet wird.
  8. Verfahren zum Herstellen eines Epitaxialwafers nach Anspruch 7, wobei die zweite Epitaxieschicht eine Dickenverteilung aufweist, die den Randabfall auf der Rückseitenfläche des Wafers ausgleicht.
  9. Verfahren zum Herstellen eines Epitaxialwafers nach Anspruch 7 oder 8, wobei der Wafer ein Siliziumwafer ist und die erste und zweite Epitaxieschicht Siliziumepitaxieschichten sind.
  10. Epitaxialwafer mit einem Wafer, dessen rückseitiger Randabfall größer als sein vorderseitiger Randabfall ist, einer auf der gesamten Vorderseitenfläche des Wafers gebildeten ersten Epitaxieschicht und einer an Teilen des Außenumfangsabschnitts der Rückseitenfläche des Wafers gebildeten zweiten Epitaxieschicht, wobei die Ebenheit des Außenumfangsabschnitt des Wafers dort, wo die zweite Epitaxieschicht gebildet ist, höher ist als die Ebenheit des Außenumfangsabschnitts des Wafers dort, wo die zweite Epitaxieschicht nicht gebildet ist.
  11. Epitaxialwafer nach Anspruch 10, wobei die zweite Epitaxieschicht eine Dickenverteilung aufweist, die den Randabfall auf der Rückseitenfläche des Wafers ausgleicht.
  12. Epitaxialwafer nach Anspruch 10 oder 11, wobei der Wafer ein Siliziumwafer ist und die erste und zweite Epitaxieschichten Siliziumepitaxieschichten sind.
DE112016005920.5T 2015-12-22 2016-11-04 Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer Pending DE112016005920T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015249312A JP6128198B1 (ja) 2015-12-22 2015-12-22 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
JP2015-249312 2015-12-22
PCT/JP2016/082764 WO2017110262A1 (ja) 2015-12-22 2016-11-04 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法並びにエピタキシャルウェーハ

Publications (1)

Publication Number Publication Date
DE112016005920T5 true DE112016005920T5 (de) 2018-09-13

Family

ID=58714814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016005920.5T Pending DE112016005920T5 (de) 2015-12-22 2016-11-04 Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer

Country Status (6)

Country Link
JP (1) JP6128198B1 (de)
KR (1) KR102090588B1 (de)
CN (1) CN108602173B (de)
DE (1) DE112016005920T5 (de)
TW (1) TWI618601B (de)
WO (1) WO2017110262A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6579056B2 (ja) 2016-07-29 2019-09-25 株式会社Sumco ウェーハの両面研磨方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
TWI665718B (zh) * 2018-04-03 2019-07-11 環球晶圓股份有限公司 磊晶基板
CN109551311A (zh) * 2018-12-12 2019-04-02 大连理工大学 一种机械研磨或抛光过程中减小塌边现象的方法
CN109514370B (zh) * 2018-12-20 2020-04-14 象山谢海家具有限公司 木床用板材表面打磨装置
CN110010458B (zh) * 2019-04-01 2021-08-27 徐州鑫晶半导体科技有限公司 控制半导体晶圆片表面形貌的方法和半导体晶片
TWI735361B (zh) * 2020-04-27 2021-08-01 大陸商上海新昇半導體科技有限公司 一種對晶圓進行定位的方法和半導體製造設備
CN111599673A (zh) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 一种钼晶圆片的磨抛方法
CN115847281A (zh) * 2022-12-07 2023-03-28 西安奕斯伟材料科技有限公司 一种硅片的双面抛光用的载具以及装置
CN115990825A (zh) * 2022-12-27 2023-04-21 西安奕斯伟材料科技股份有限公司 一种硅片双面抛光用的载具、双面抛光装置及硅片
CN115816267A (zh) * 2022-12-29 2023-03-21 西安奕斯伟材料科技有限公司 硅片双面抛光装置的承载件及硅片双面抛光装置
CN116551559B (zh) * 2023-02-28 2023-12-12 名正(浙江)电子装备有限公司 一种带压力传感系统的晶圆研磨抛光机

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156062A (ja) * 1993-11-30 1995-06-20 Kyushu Komatsu Denshi Kk ラッピングキャリア
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
US20070184662A1 (en) * 2004-06-23 2007-08-09 Komatsu Denshi Kinzoku Kabushiki Kaisha Double-side polishing carrier and fabrication method thereof
JP4904960B2 (ja) 2006-07-18 2012-03-28 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5151800B2 (ja) * 2008-08-20 2013-02-27 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5326888B2 (ja) 2009-07-13 2013-10-30 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5402657B2 (ja) 2010-01-14 2014-01-29 株式会社Ｓｕｍｃｏ エピタキシャル成長装置
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5648623B2 (ja) * 2011-12-01 2015-01-07 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5748717B2 (ja) 2012-09-06 2015-07-15 信越半導体株式会社 両面研磨方法
JP6280355B2 (ja) * 2013-11-29 2018-02-14 Hoya株式会社 磁気ディスク用基板の製造方法及び研磨処理用キャリア

Also Published As

Publication number Publication date
CN108602173A (zh) 2018-09-28
JP6128198B1 (ja) 2017-05-17
KR20180084126A (ko) 2018-07-24
JP2017113816A (ja) 2017-06-29
CN108602173B (zh) 2020-08-11
KR102090588B1 (ko) 2020-03-18
TWI618601B (zh) 2018-03-21
TW201729941A (zh) 2017-09-01
WO2017110262A1 (ja) 2017-06-29

Similar Documents

Publication Publication Date Title
DE112016005920T5 (de) Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE112011103769B4 (de) Verfahren zur Herstellung eines epitaktischen Wafers und epitaktischer Wafer
DE10132504C1 (de) Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE102005045081B4 (de) Suszeptor
DE102009043442B4 (de) Maskenrohlingssubstratsatz und Verfahren zum Herstellen eines Maskenrohlingssatzes, eines Photomaskensatzes und eines Halbleiterbauelements
EP0916450B1 (de) Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
DE112016004986B4 (de) Waferpoliervorrichtung und dafür verwendeter Polierkopf
DE102009036618B4 (de) Herstellungsverfahren für ein Maskenrohlingsubstrat, für einen Maskenrohling, für eine Photomaske und für ein Halbleiterbauelement
DE112012001458B4 (de) Halbleiterwafer und Herstellungsverfahren dafür
DE112016005417B4 (de) Waferpolierverfahren
DE112017003816T5 (de) Doppelseitiges Waferpolierverfahren
DE102009037281B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102011082777A1 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE19905737A1 (de) Halbleiterscheibe mit verbesserter Ebenheit und Verfahren zur Herstellung der Halbleiterscheibe
DE102013202488A1 (de) Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE112015006224B4 (de) Einzelwaferverarbeitungsverfahren zum polieren einer seite eines halbleiterwafers und einzelwaferverarbeitungsvorrichtung zum polieren einer seite eines halbleiterwafers
WO2017102597A1 (de) Verfahren zum epitaktischen beschichten von halbleiterscheiben und halbleiterscheibe
EP3642866B1 (de) Verfahren zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe
DE112013006351T5 (de) Träger zur Verwendung in doppelseitiger Poliervorrichtung und Verfahren zum doppelseitigen Polieren des Wafers
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE112012002093T5 (de) Konditionierer für ein CMP-Pad und Verfahren zu seiner Herstellung
DE112017007978T5 (de) Suszeptor, epitaxiewachstumsvorrichtung, verfahren zum produzieren eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE112016003032T5 (de) Verfahren zum Herstellen eines Halbleiterwafers
DE112016006354B4 (de) Siliziumwafer-einseiten-polierverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed