JP5326888B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5326888B2
JP5326888B2 JP2009165012A JP2009165012A JP5326888B2 JP 5326888 B2 JP5326888 B2 JP 5326888B2 JP 2009165012 A JP2009165012 A JP 2009165012A JP 2009165012 A JP2009165012 A JP 2009165012A JP 5326888 B2 JP5326888 B2 JP 5326888B2
Authority
JP
Japan
Prior art keywords
epitaxial
wafer
flatness
epitaxial wafer
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009165012A
Other languages
English (en)
Other versions
JP2011023422A (ja
Inventor
弘徳 西村
雄一 中吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009165012A priority Critical patent/JP5326888B2/ja
Publication of JP2011023422A publication Critical patent/JP2011023422A/ja
Application granted granted Critical
Publication of JP5326888B2 publication Critical patent/JP5326888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法、特に、エピタキシャル膜形成前後の各測定値をフィードフォワードすることで、高い平坦度と、均一なエピタキシャル膜厚分布を実現できるエピタキシャルウェーハの製造方法に関するものである。
エピタキシャルウェーハは、シリコン基板上に、厚さ数μmの単結晶シリコン層(エピタキシャル膜)を、主に気相成長させることによって形成した高品質ウェーハである。デバイスメーカーの要請等に応じて、高濃度のボロン(B)やリン(P)といったドーパントを添加したウェーハを製造できる点で有効である。
そして、エピタキシャルウェーハは、近年の高集積化に伴って、高い品質とともに、高い平坦度が要求される。高い平坦度実現する製造方法として、例えば、特許文献1に開示されているように、エピタキシャルウェーハの少なくとも表面を研削・研磨する工程を具える製造方法が挙げられる。この方法によれば、エピタキシャル膜の研削・研磨によって、エピタキシャルウェーハ全体の平坦度を調整することができるため、上述のウェーハ裏面の端部にシリコン析出物が存在する場合であっても、一定の平坦度を有するエピタキシャルウェーハを得ることができる。
また、別の製造方法としては、特許文献2に開示されているように、基板に平坦化加工を施した後、平坦度の測定工程及びエピタキシャル成長後の基板平坦度の予測工程を経て、エピタキシャル成長を行うエピタキシャルウェーハの製造方法が挙げられる。この方法によれば、予測された平坦度に従ってエピタキシャル膜を形成できるため、エピタキシャル膜の研磨等を施さなくとも、ある程度の平坦度を有する製造されたエピタキシャルウェーハを得ることができる。
特開平4−122023号公報 特開2001−302395号公報
しかしながら、特許文献1の発明では、良好なウェーハ平坦度を得る点では効果があるものの、エピタキシャル膜を形成するために用いられる反応ガスがシリコン基板の裏面に回り込むことによって、シリコン基板裏面の端部にシリコン析出物が付着するという問題については考慮されていなかった。このシリコン析出物の存在は、エピタキシャルウェーハの平坦度を悪化させ、デバイスに悪影響を及ぼす恐れがあるため、発生の防止を図る必要がある。
また、特許文献2の発明についても、上述のシリコン基板裏面のシリコン析出物についての考慮がされておらず、エピタキシャル膜形成後に所定の平坦化処理を行わないことから、シリコン析出物の存在によって、エピタキシャルウェーハの平坦度及びエピタキシャル膜の膜厚分布が大きく悪化する恐れがあった。
本発明の目的は、エピタキシャル膜の形成前後におけるシリコンウェーハの各測定値をフィードフォワードすることで、優れた平坦度及び均一なエピタキシャル膜厚分布を有するエピタキシャルウェーハを製造することにある。
本発明者らは、上記の課題を解決するため検討を重ねた結果、エピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハの平坦度、エピタキシャル膜形成後のエピタキシャルウェーハの平坦度及びエピタキシャル膜の膜厚分布を測定することによって、エピタキシャルウェーハの平坦度に加えて、上述のウェーハ裏面に付着したシリコン析出物の分布についても有効に把握できるため、各測定値をフィードフォワードし、前記エピタキシャルウェーハの第2平坦化処理を行うことで、優れた平坦度及び均一なエピタキシャル膜厚分布を備えるエピタキシャルウェーハを製造できることを見出した。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)エピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハの平坦度を測定する工程と、エピタキシャル膜形成後のエピタキシャルウェーハの平坦度及びエピタキシャル膜の膜厚分布を測定する工程と、それらの測定値をフィードフォワードし、前記エピタキシャルウェーハの第2平坦化処理を行う工程とを備え、該エピタキシャルウェーハの第2平坦化処理は、エピタキシャル膜形成後のエピタキシャルウェーハの平坦度の測定値から、エピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハの平坦度及びエピタキシャル膜の膜厚分布の測定値を差し引いた値を、前記エピタキシャル膜の形成時に前記シリコンウェーハの裏面端部に付着したシリコン析出物の存在量とすることを特徴とするエピタキシャルウェーハの製造方法。
)前記エピタキシャルウェーハの第2平坦化処理は、該エピタキシャルウェーハの、表面全体及び裏面端部のみを研磨することにより行う上記(1)記載のエピタキシャルウェーハの製造方法。
)前記エピタキシャルウェーハの第2平坦化処理は、該エピタキシャルウェーハの両面全体を、同時研磨することにより行う上記(1)記載のエピタキシャルウェーハの製造方法。
)前記エピタキシャルウェーハの第2平坦化処理は、前記エピタキシャル膜の表面全体及び前記シリコンウェーハの裏面全体を、別個に片面ずつ研磨することにより行う上記(1)記載のエピタキシャルウェーハの製造方法。
)前記第2平坦化処理は、研磨パッドの圧力、研磨パッドの回転速度及び研磨パッドの材質のうちの少なくとも1種類を変更することで制御を行う上記()〜()のいずれか記載のエピタキシャルウェーハの製造方法。
この発明によれば、従来に比べて、より優れた平坦度及び均一なエピタキシャル膜厚分布を有するエピタキシャルウェーハの製造方法を提供することが可能となった。
本発明に従うエピタキシャルウェーハの製造方法を説明するためのフロー図である。 本発明に従うエピタキシャルウェーハの各測定値を説明するための図であり、(a)がエピタキシャルウェーハの平坦度、(b)がシリコンウェーハの平坦度、(c)がエピタキシャル膜の膜厚、(d)がシリコンウェーハ裏面に付着したシリコン析出物の量を示す。 両面研磨装置を用いて上下研磨パッドの回転速度を変化させてシリコンウェーハに研磨を施したときの、シリコンウェーハの中心から半径方向外側までの距離とシリコンウェーハの除去量との関係を示したグラフである。
本発明によるエピタキシャルウェーハの製造方法について、図面を参照しながら説明する。
本発明のエピタキシャルウェーハの製造方法は、図1に示すように、エピタキシャル膜20形成前の第1平坦化処理されたシリコンウェーハ10(図1(a))の平坦度、エピタキシャル膜20形成後のエピタキシャルウェーハ30(図1(a))の平坦度及びエピタキシャル膜20の膜厚分布を測定し、それらの測定値をフィードフォワードし、前記エピタキシャルウェーハ30の第2平坦化処理を行う(図1(c))ことを特徴とする製造方法である。
上記構成を採用することで、エピタキシャルウェーハの平坦度に加えて、ウェーハ裏面10aに付着したシリコン析出物21の面内分布についても把握した上で、前記エピタキシャルウェーハ30の第2平坦化処理(図1(c))を行うことができる結果、従来の製造方法では十分に除去できなかったシリコンウェーハ10裏面端部のシリコン析出物21についても有効に除去でき、優れた平坦度及び均一なエピタキシャル膜厚分布を備えるエピタキシャルウェーハ30を得ることができる(図1(d))。
ここで、前記フィードフォワード処理とは、上述のエピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハ10の平坦度、エピタキシャル膜20形成後のエピタキシャルウェーハ30の平坦度、及びエピタキシャル膜20の膜厚分布の測定値を元に、高い平坦度及び均一なエピタキシャル膜厚分布の実現のため、シリコン析出物21の確実な除去ができるように、後続の平坦化処理(第2平坦化処理)の、平坦化方法や条件を決定する処理のことをいう。具体的な処理方法としては、特に限定はせず、各測定値を把握した上で、人の手によって第2平坦化処理の調整をすることもできるし、各測定値をふまえて、制御装置等によって自動で、前記第2平坦化処理の調整を行っても構わない。
また、前記エピタキシャルウェーハの第2平坦化処理(図1(c))は、前記フィードフォワード処理に基づいて行われる平坦化処理であるが、図2(a)〜(d)に示すように、エピタキシャル膜20形成後のエピタキシャルウェーハ30(図2(a))の平坦度(A)の測定値から、エピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハ(図2(b))の平坦度(B)及びエピタキシャル膜(図2(c))の膜厚分布(C)の測定値を差し引いた値が、前記エピタキシャル膜の形成時に前記シリコンウェーハの裏面端部に付着したシリコン析出物(図2(d))の存在量Dである(D=A−(B+C))として行うこのように第2平坦化処理を行えば、前記ウェーハ裏面10aのシリコン析出物21の量Dを、比較的容易に算出することができ、かつ効果的にシリコン析出物21の除去を行うことができるためである。その他の方法により第2平坦化処理を行った場合、エピタキシャル膜20や、シリコンウェーハ10の裏面10aを余分に除去したり、逆に裏面にシリコン析出物21が残存する恐れがある。その結果、エピタキシャルウェーハ30の平坦度の悪化、あるいは高い平坦度を有するであっても、エピタキシャル膜20の膜厚分布が不均一となる恐れがある。
なお、前記エピタキシャル膜20形成後のエピタキシャルウェーハ30の平坦度(A)、エピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハの平坦度(B)及びエピタキシャル膜の膜厚分布(C)の測定方法については、それぞれ確実に測定できる方法であれば、特に限定はしないが、例えば、静電容量式、光干渉方式、又は、レーザー変位計等によって測定することができる。
前記静電容量式の測定とは、2本の静電容量センサーを測定するウェーハの上下に配置し、各センサーからウェーハの表面20a及び裏面10aまでの位置(距離)を検出し、ウェーハの厚み及び平坦度を算出する方法である。前記光干渉方式の測定とは、紫外/可視光を利用しウェーハ表面20a及び裏面10aの干渉スペクトルを検出し、ウェーハの厚み及び平坦度を測定する方法である。前記レーザー変位計による測定とは、ウェーハの上下に配置されたレーザーで、ウェーハの表面20a及び裏面10aまでの距離を測定し、ウェーハ全体における厚みデータを算出し、平坦度データとして取得する方法である。
なお、前記第2平坦化処理(図1(c))の平坦化手段としては、特に限定はせず、上述した各測定値の結果をふまえ、例えば、研削や、研磨、エッチング等によって、前記エピタキシャルウェーハ30の平坦化を行うことが可能である。研削及びエッチングによる平坦化は、平坦化処理の効率化の点で効果があり、研磨による平坦化は、前記エピタキシャル膜20を高品質に維持できる点で効果がある。
また、上述したように、エピタキシャルウェーハ30の平坦度及びエピタキシャル膜厚分布の悪化の原因としては、前記ウェーハ裏面10aに付着したシリコン析出物21の存在が大きいことから、前記エピタキシャルウェーハ30の第2平坦化処理(図1(c))は、該エピタキシャルウェーハ30の、表面20aの全体及び裏面10aの端部のみを研磨することにより行うことが好ましい。これにより、余分にシリコンウェーハ10やエピタキシャル膜20を除去することや、裏面にシリコン析出物21を残存させることなく、平坦度の高いエピタキシャルウェーハ30を得ることができる。ここで、シリコンウェーハ裏面10aの端部とは、ウェーハ中心を0、ウェーハ外周端を100としたときの、ウェーハ半径方向の約90〜100の範囲をいう。
また、前記エピタキシャルウェーハ30の第2平坦化処理(図1(c))は、該エピタキシャルウェーハ30の両面20a、10a全体を、同時研磨することにより行うことも可能である。ウェーハの両面を同時に研磨するため、効率的に研磨を行える点で有効である。
ここで、両面同時研磨は、図1(c)に示すように、両面研磨装置50を用いて、キャリア(図示せず)にウェーハ30を充填し、研磨パッド53、54を貼り付けた定盤51、52でウェーハ30を挟み込んで研磨することができる。この場合も、上述の各測定値(第1平坦化処理されたシリコンウェーハ10の平坦度、エピタキシャルウェーハ30の平坦度及びエピタキシャル膜20の膜厚分布)をフィードフォワードし、定盤の圧力、回転数、研磨パッドの種類等の研磨条件を変更することによって、平坦化処理の調整を図ることができる。
さらに、前記エピタキシャルウェーハ30の第2平坦化処理(図1(c))は、前記エピタキシャル膜20の表面20a全体及び前記シリコンウェーハの裏面10a全体を、別個に片面ずつ研磨することにより行うことも可能である。上述の両面同時研磨に比べて時間を要するものの、前記表面20a及び裏面10aを片面ずつ確実に研磨できるため、より高い平坦度を得られる点で有効である。
ここで、ウェーハ30の片面研磨の方法は、図示していないが、例えば、片面研磨装置を用いて、キャリアに1枚のウェーハ30を、研磨面を下にした状態で充填し、研磨パッドを有する定盤を下から押し付けて研磨を施す枚葉式研磨方式や、セラミックブロックに、複数のウェーハ30を貼り付けた状態で、定盤に上から押し付けて研磨を施すバッチ研磨法式によって行うことができる。この場合も、上述の各測定値(第1平坦化処理されたシリコンウェーハ10の平坦度、エピタキシャルウェーハ30の平坦度及びエピタキシャル膜20の膜厚分布)をフィードフォワードし、研磨条件を変更することによって、平坦化処理の調整を図ることができる。
さらにまた、前記第2平坦化処理(図1(c))は、研磨処理によって行う場合、研磨パッドの圧力、研磨パッドの回転速度及び研磨パッドの材質のうち少なくとも1種類を変更することで制御を行うことが好ましい。これらの条件を変更することで、確実な研磨条件の制御が可能となり、第2平坦化処理を有効に行うことができる。その他の条件(例えば、研磨液の種類等)を変化させる場合では、研磨の制御を十分にできない恐れがある。
ここで、図3は、両面研磨装置を用い、該両面研磨装置の上下定盤に貼り付けた研磨パッドの回転速度を変化させてシリコンウェーハに研磨を施したときの、シリコンウェーハの中心から半径方向外側までの距離(mm)及びウェーハの除去量(μm)を測定し、それらの関係を示したグラフである。そして、図3(a)は、ウェーハ表面側の研磨パッドの回転速度を裏面側の研磨パッドの回転速度よりも速く回転させた場合、図3 (b)は、ウェーハ表面側の研磨パッドの回転速度を裏面側の研磨パッドの回転速度よりも遅く回転させた場合の結果を示すものである。図3(a)及び(b)の結果から明らかなように、上下研磨パッドの回転速度を調整することにより、ウェーハの除去量を、ウェーハの径方向に任意に変化させることができる。そのため、これらの特性を利用して、エピタキシャルウェーハの両面を研磨すれば、前記エピタキシャルウェーハの裏面端部に付着したシリコン析出物21を確実に除去することができる。
なお、本発明の第1平坦化処理されたシリコンウェーハ10(図1(a))の、第1平坦化処理とは、シリコンウェーハ10に研削や研磨を施し、平坦化する処理のことをいい、その条件については特に限定はせず、通常用いられる方法によって平坦化を行えばよい。
また、本発明では特に限定はしていないが、前記第1平坦化処理は、通常、複数の工程からなる。例えば、シリコン単結晶インゴットからウェーハを切り出した後、切り出したウェーハの面取りを行う工程、面取り後にラッピングを行う工程、ラッピング後のウェーハ表面にエッチングを施す工程、エッチング後に両面研磨を施す工程、及び、仕上げ研磨を行う工程からなる処理を、第1平坦化処理とすることができる。
また、前記第1平坦化処理したウェーハ10上に、エピタキシャル膜20上を形成するが、その形成条件については、特に限定はせず、通常用いられる条件で形成すればよい。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(実施例)
実施例1では、図1に示すように、エピタキシャル膜20形成前の第1平坦化処理されたシリコンウェーハ10(図1(a))の平坦度、エピタキシャル膜20形成後のエピタキシャルウェーハ30(図1(a))の平坦度及びエピタキシャル膜20の膜厚分布を測定し、それらの測定値をフィードフォワードし、前記エピタキシャルウェーハ30の第2平坦化処理を行う(図1(c))ことで、エピタキシャルウェーハ30を製造した。
なお、前記第1平坦化処理として、シリコン単結晶インゴットからウェーハを切り出した後、面取りを行い、面取り後にラッピングを行い、その後、ウェーハ表面にエッチング、両面研磨及び仕上げ研磨を順次行った。また、前記第2平坦化処理については、図2(a)〜(d)に示すように、エピタキシャル膜20形成後のエピタキシャルウェーハ30(図2(a))の平坦度(A)の測定値から、エピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハ(図2(b))の平坦度(B)及びエピタキシャル膜(図2(c))の膜厚分布(C)の測定値を差し引いた値が、前記エピタキシャル膜の形成時に前記シリコンウェーハの裏面端部に付着したシリコン析出物(図2(d))の存在量Dであるとして、研磨パッドの回転速度を変更することで第2平坦化処理の制御を行った。
(比較例)
比較例は、各測定値の測定値をフィードフォワード処理を行わず、第2平坦化処理として、通常の両面研磨を施したこと以外は、実施例1と同様の条件によってエピタキシャルウェーハ100を製造した。
(評価)
実施例及び比較例で製造されたエピタキシャルウェーハについて、エピタキシャルウェーハの平坦度及びエピタキシャル膜厚分布の測定を行った。平坦度については、ADE社製フラットネス測定器(WaferSight)を用いて測定を行い、エピタキシャル膜厚分布については、フーリエ変換型赤外分光光度計(FTIR)用いて測定した。その結果、実施例の製造方法によって製造されたエピタキシャルウェーハの、平坦度及びエピタキシャル膜厚分布が、比較例によって製造されたエピタキシャルウェーハの結果よりも優れている(平坦度が高く、エピタキシャル膜厚のバラツキが小さい)ことがわかった。これは、実施例については、シリコンウェーハの裏面端部に付着したシリコン析出物の存在量を考慮した上で、第2平坦化処理を端部中心に行っているのに対して、比較例では、前記シリコン析出部を考慮せずに、第2平坦化処理を行ったためであると考えられる。
この発明によれば、従来に比べて、より優れた平坦度及び均一なエピタキシャル膜厚分布を有するエピタキシャルウェーハの製造方法を提供することが可能になった。
10 シリコンウェーハ
20 エピタキシャル膜
21 シリコン析出物
30 エピタキシャルウェーハ
50 両面研磨装置
51、52 定盤
53、54 研磨パッド

Claims (5)

  1. エピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハの平坦度を測定する工程と、エピタキシャル膜形成後のエピタキシャルウェーハの平坦度及びエピタキシャル膜の膜厚分布を測定する工程と、それらの測定値をフィードフォワードし、前記エピタキシャルウェーハの第2平坦化処理を行う工程とを備え、
    該エピタキシャルウェーハの第2平坦化処理は、エピタキシャル膜形成後のエピタキシャルウェーハの平坦度の測定値から、エピタキシャル膜形成前の第1平坦化処理されたシリコンウェーハの平坦度及びエピタキシャル膜の膜厚分布の測定値を差し引いた値を、前記エピタキシャル膜の形成時に前記シリコンウェーハの裏面端部に付着したシリコン析出物の存在量とすることを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記エピタキシャルウェーハの第2平坦化処理は、該エピタキシャルウェーハの、表面全体及び裏面端部のみを研磨することにより行う請求項記載のエピタキシャルウェーハの製造方法。
  3. 前記エピタキシャルウェーハの第2平坦化処理は、該エピタキシャルウェーハの両面全体を、同時研磨することにより行う請求項記載のエピタキシャルウェーハの製造方法。
  4. 前記エピタキシャルウェーハの第2平坦化処理は、前記エピタキシャル膜の表面全体及び前記シリコンウェーハの裏面全体を、別個に片面ずつ研磨することにより行う請求項記載のエピタキシャルウェーハの製造方法。
  5. 前記第2平坦化処理は、研磨パッドの圧力、研磨パッドの回転速度及び研磨パッドの材質のうちの少なくとも1種類を変更することで制御を行う請求項1〜4のいずれか1項記載のエピタキシャルウェーハの製造方法。
JP2009165012A 2009-07-13 2009-07-13 エピタキシャルウェーハの製造方法 Active JP5326888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009165012A JP5326888B2 (ja) 2009-07-13 2009-07-13 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009165012A JP5326888B2 (ja) 2009-07-13 2009-07-13 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2011023422A JP2011023422A (ja) 2011-02-03
JP5326888B2 true JP5326888B2 (ja) 2013-10-30

Family

ID=43633265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009165012A Active JP5326888B2 (ja) 2009-07-13 2009-07-13 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5326888B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6127748B2 (ja) 2013-06-10 2017-05-17 株式会社Sumco エピタキシャルウェーハの製造方法
CN106449501B (zh) * 2015-08-04 2019-12-31 北大方正集团有限公司 改善外延片背面平整度的方法和外延片
JP6128198B1 (ja) 2015-12-22 2017-05-17 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
JP6500792B2 (ja) * 2016-01-25 2019-04-17 株式会社Sumco エピタキシャルウェーハの品質評価方法および製造方法
CN110767531B (zh) * 2018-07-26 2021-11-30 上海新昇半导体科技有限公司 外延片的制备方法
JPWO2022153951A1 (ja) * 2021-01-14 2022-07-21
CN113862784B (zh) * 2021-09-27 2024-04-23 杭州中欣晶圆半导体股份有限公司 一种制备高平坦度外延片的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897963B2 (ja) * 2000-07-25 2007-03-28 株式会社Sumco 半導体ウェーハおよびその製造方法
JP2003053659A (ja) * 2001-08-17 2003-02-26 Sony Corp 研磨装置及び研磨方法
JP4528599B2 (ja) * 2004-10-25 2010-08-18 Sumco Techxiv株式会社 エピタキシャル基板の製造方法
JP5146848B2 (ja) * 2007-06-26 2013-02-20 株式会社Sumco エピタキシャルウェーハの製造方法
KR20100084563A (ko) * 2007-12-21 2010-07-26 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
JP2011023422A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5326888B2 (ja) エピタキシャルウェーハの製造方法
JP6128198B1 (ja) ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
US9033764B2 (en) Method of polishing object to be polished
JP5614397B2 (ja) 両面研磨方法
JP6447472B2 (ja) ウェーハ研磨方法
US9748089B2 (en) Method for producing mirror-polished wafer
JP5380912B2 (ja) 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
JP4420023B2 (ja) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP2009522126A (ja) 基板研磨システムにおいて基板処理回数を調整する方法
JP5795461B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5716612B2 (ja) シリコンウェーハの研磨方法及び研磨装置
WO2013024565A1 (ja) 取代の評価方法及びウェーハの製造方法
JP5473818B2 (ja) 研磨装置及び研磨方法
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
KR100931787B1 (ko) 양면 연마 공정에서 웨이퍼의 평탄도를 제어하는 방법
KR20200040831A (ko) 웨이퍼의 양면 연마 방법
JP5282440B2 (ja) 評価用ウェーハ及び両面研磨の研磨代の評価方法
KR20200096645A (ko) 접합 웨이퍼의 제조 방법, 접합 웨이퍼
JP2002110594A (ja) ウェーハの表面研磨方法
JP2009295889A (ja) 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法
JP2012227378A (ja) 半導体装置の製造方法、及び、半導体装置の製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250