CN110767531B - 外延片的制备方法 - Google Patents

外延片的制备方法 Download PDF

Info

Publication number
CN110767531B
CN110767531B CN201810835104.2A CN201810835104A CN110767531B CN 110767531 B CN110767531 B CN 110767531B CN 201810835104 A CN201810835104 A CN 201810835104A CN 110767531 B CN110767531 B CN 110767531B
Authority
CN
China
Prior art keywords
epitaxial
substrate
flatness
thickness
simulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810835104.2A
Other languages
English (en)
Other versions
CN110767531A (zh
Inventor
王华杰
曹共柏
林志鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201810835104.2A priority Critical patent/CN110767531B/zh
Publication of CN110767531A publication Critical patent/CN110767531A/zh
Application granted granted Critical
Publication of CN110767531B publication Critical patent/CN110767531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供一种外延片的制备方法，包括：1）第一衬底上生长外延层；2）测量外延层的第一实际厚度，获得外延模拟厚度；3）对第二衬底抛光处理，测量其实际厚度，获得衬底模拟厚度；4）将外延模拟厚度与衬底模拟厚度叠加获得模拟叠加厚度，进行平坦度参数计算，获得平坦度预测参数；5）判定所述平坦度预测参数是否合格；6）若合格，则进行实际外延生长，若不合格，则返工处理。本发明通过模拟方式直接预测衬底外延后平坦度的优劣，并选择模拟合格的外延片进行实际外延，不合格的外延片则可直接返工处理，从而可以对外延片衬底进行筛选，提高外延片平坦度性能与良率，同时可节省外延使用机时、减少晶片消耗以及外延设备损耗。

Description

外延片的制备方法
技术领域
本发明属于半导体制造领域及器件模拟领域，特别是涉及一种外延片的制备方法。
背景技术
外延生长是在单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单晶层的方法。外延生长技术发展于20世纪50年代末60年代初，为了制造高频大功率器件，需要减小集电极串联电阻。生长外延层有多种方法，但采用最多的是气相外延工艺，常使用高频感应炉加热，衬底置于包有碳化硅、玻璃态石墨或热分解石墨的高纯石墨加热体上，然后放进石英反应器中，也可采用红外辐照加热。为了克服外延工艺中的某些缺点，外延生长工艺已有很多新的进展：减压外延、低温外延、选择外延、抑制外延和分子束外延等。外延生长可分为多种，按照衬底和外延层的化学成分不同，可分为同质外延和异质外延；按照反应机理可分为利用化学反应的外延生长和利用物理反应的外延生长；按生长过程中的相变方式可分为气相外延、液相外延和固相外延等。
现有的外延片的生长通常采用化学气相沉积方法，其在抛光硅晶圆上再生长一层单晶硅薄膜，实现对硅晶圆表面质量以及导电性能的改善调控，进而应用于IC芯片制造。
外延片性能参数主要包括平坦度，颗粒度，电阻值，膜厚值，金属铁杂质含量。跟随IC芯片晶体管小尺寸化发展，相应硅片的各项参数要求也越来越高，尤其在表面平坦度、颗粒度方面。
外延片表面平坦度是半导体器件性能的重要影响参数，平坦度越好，器件良率与性能也越高。晶片平坦度通常采用局部平整度SFQR(Site Front Quadratic Range)参数进行评价。如图2所示，SFQR是在局部区域基于厚度值作出基准线(Reference plane)，计算出该基准线与最高点与最低点差值L。通常12寸晶圆选用26x8mm作为局部区域(Site)，将所述12寸晶圆划分出324个局部区域(Site)，每个局部区域(Site)对应一个局部平整度值(SFQR)，再选出其中较大值来评价整个晶片，其中，图1显示为晶片局部区域(Site)划分示意图，图2显示为SFQR定义示意图。
外延片的平坦度一方面受外延过程的影响，一方面也会受衬底抛光晶圆的影响。良率是评价外延片制造过程能力的一项关键参数。原料来源，机台稳定性，并且外延片性能参数要求也逐渐提高，这些因素导致实际制造过程良率损失问题开始变的显著。目前外延片平坦度量测主要安排在衬底实际外延后进行，如图3所示，首先，对晶圆进行抛光处理并对晶圆进行平坦度检测，在抛光后的晶圆上生长外延层，最后采用平坦度测量设备对外延层进行平坦度检测，由于对外延层的平坦度检测是在外延层制作完成后进行，不合格的外延片很难再加以利用而造成废片，会造成外延片生产良率的降低，且会浪费大量的原料资源及设备资源。
基于以上所述，提供一种可有效提高外延片良率，降低资源损耗及浪费的外延片的平坦度检测方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种外延片的制备方法，用于解决现有技术中平坦度检测是在外延层制作完成后进行，容易造成外延片生产良率的降低，且会浪费大量的原料资源及设备资源的问题。
为实现上述目的及其他相关目的，本发明提供一种外延片的制备方法，所述方法包括：1)提供第一衬底，在预设参数条件下，于所述第一衬底上生长外延层；2)测量所述外延层的第一实际厚度，并对所述外延层进行模拟以获得所述外延层外延模拟厚度；3)提供第二衬底，对所述第二衬底进行抛光处理，在抛光处理后测量所述第二衬底的第二实际厚度，并对所述第二衬底进行模拟以获得所述第二衬底的衬底模拟厚度；4)将所述外延模拟厚度与所述衬底模拟厚度进行叠加以获得模拟叠加厚度，对所述模拟叠加厚度进行平坦度参数计算，获得在所述预设参数条件下生长的外延层的平坦度预测参数；5)判定所述平坦度预测参数是否合格；6)若合格，则在所述预设参数条件下，于所述第二衬底上进行实际外延生长，若不合格，则返回重新进行步骤3)～步骤5)，以使得所有的所述第二衬底的平坦度预测参数判定为合格并进行实际外延生长。
可选地，于所述第一衬底上生长外延层的方法包括化学气相沉积法。
可选地，所述预设参数条件包括外延气体源的种类、外延气体源的流量、外延气压、外延温度、外延时间及外延掺杂浓度所组成群组中的一种或多种。
可选地，采用平坦度量测仪测量所述外延层的第一实际厚度及测量所述第二衬底的第二实际厚度。
可选地，所述模拟叠加厚度的最小叠加单元尺寸为所述平坦度量测仪测量的最小精度尺寸。
可选地，所述平坦度量测仪包括基于光学干涉原理的平坦度量测仪及基于带光谱椭圆偏光原理的平坦度量测仪中的一种。
可选地，所述第一衬底与所述第二衬底的材质和尺寸相同。
可选地，所述第一衬底及所述第二衬底的材质包括单晶硅，所述外延层的材料包括单晶硅。
可选地，所述平坦度预测参数包括局部平整度SFQR参数，其中，所述局部平整度SFQR参数通过划分局部区域，然后在所述局部区域基于所述模拟叠加厚度的值作出基准线，然后根据所述局部区域中的实际的模拟叠加厚度的最高值或最低值与所述基准线的差值计算获得。
可选地，步骤3)所述的抛光处理包括化学机械抛光处理。
可选地，步骤5)判定所述平坦度预测参数是否合格，包括：将所述平坦度预测参数与外延工艺所需的实际平坦度参数进行比较。
可选地，所述外延片的制备方法应用的节点工艺包括45nm节点工艺、28nm节点工艺、14nm节点工艺、10nm节点工艺及5nm节点工艺中的一种。
如上所述，本发明的外延片的制备方法，具有以下有益效果：
本发明针对衬底对外延片平坦度的影响，提出改善方法，通过模拟方式直接预测衬底外延后平坦度的优劣，从而可以对外延片衬底进行筛选，达到提高外延片平坦度性能与良率的目标。
本发明可以直接得到外延片平坦度的模拟表现，并选择模拟合格的外延片进行实际外延，不合格的外延片则可直接返工处理，从而可以节省外延使用机时、减少晶片消耗以及外延设备损耗。
本发明的模拟外延的与实际外延在同一规格下的对比，准确率达到80％以上。
本发明可以为先进节点开发，如45nm节点工艺、28nm节点工艺、14nm节点工艺、10nm节点工艺及5nm节点工艺等的衬底形貌定义提供支持。
附图说明
图1显示为晶片局部区域(Site)划分示意图。
图2显示为SFQR定义示意图。
图3显示为现有技术中的外延片的制作及检测流程示意图。
图4显示为本发明的外延片的制备方法的步骤流程示意图。
图5a～图5c分别显示为衬底的厚度曲线图、模拟外延层的厚度曲线图以及衬底与模拟外延层叠加后的模拟叠加厚度曲线图。
图6a～图6c分别显示为衬底的SFQR参数分布示意图、在该衬底上进行模拟外延后的SFQR参数分布示意图及在该衬底上进行实际外延后的SFQR参数分布示意图。
图7显示为本发明的基于光学干涉原理的平坦度量测仪的量测原理示意图。
元件标号说明
S11～S16 步骤1)～步骤6)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图4所示，本实施例提供一种外延片的制备方法，所述方法包括：
如图4所示，首先进行步骤1)S11，提供第一衬底，在预设参数条件下，于所述第一衬底上生长外延层。
本实施例的生长外延层的工艺是在单晶衬底上生长一层跟衬底具有相同晶格排列的单晶材料，外延层可以是同质外延层(Si/Si)，也可以是异质外延层(SiGe/Si或SiC/Si等)，在本实施例中，所述第一衬底的材质可以为单晶硅，所述外延层的材料可以为单晶硅。
实现外延生长的方法包括分子束外延(MBE)，超高真空化学气相沉积(UHV/CVD)，常压及减压外延等等。在本实施例中，于所述第一衬底上生长外延层的方法为化学气相沉积法。所述预设参数条件包括外延气体源的种类、外延气体源的流量、外延气压、外延温度、外延时间及外延掺杂浓度所组成群组中的一种或多种。
外延工艺气体可以为如下三种含硅气体源：硅烷(SiH4)，二氯硅烷(SiH2Cl2)和三氯硅烷(SiHCl3)；某些特殊外延工艺中还可以包括含Ge和C的气体锗烷(GeH4)和甲基硅烷(SiH3CH3)等；反应中的载气选用为氢气(H2)。
例如，在本实施例中，所述外延气体源的种类可以为三氯硅烷与氢气，所述外延温度范围可以为1100～1150℃，所述外延气压可以为常压。
由于本征硅的导电性能较差，本实施例在外延生长的同时可以掺入杂质气体(dopant)来满足一定的器件电学性能。杂质气体可以分为N型杂质气体和P型杂质气体两类，所述N型杂质气体包括磷烷(PH3)和砷烷(AsH3)，所述P型杂质气体包括硼烷(B2H6)。
如图4所示，然后进行步骤2)S12，测量所述外延层的第一实际厚度，并对所述外延层进行模拟以获得所述外延层外延模拟厚度。
测量所述外延层的第一实际厚度的方法为：首先在外延进行前测量所述第一衬底的厚度d1，然后在生长外延层后测量所述第一衬底和所述外延层的总厚度d2，则所述外延层的第一实际厚度d3＝d2-d1。
采用平坦度量测仪测量所述外延层的第一实际厚度。所述平坦度量测仪可以为基于光学干涉原理的平坦度量测仪，所述基于光学干涉原理的平坦度量测仪利用光入射在外延层的不同界面发生反射和透射而产生干涉条纹的原理，测量外延层的厚度。如图7所示，所述平坦度量测仪已知距离d，用光学干涉方法量测距离b及距离c，从而计算出薄膜厚度a值a＝d-b-c，再根据厚度a值即可得到平坦度参数。
所述平坦度量测仪也可以为基于带光谱椭圆偏光原理的平坦度量测仪。所述基于带光谱椭圆偏光原理的平坦度量测仪的原理是利用偏振光束在外延层界面或薄膜上的反射或透射时出现的偏振变换，来测量外延层的厚度。
如图4所示，接着进行步骤3)S13，提供第二衬底，对所述第二衬底进行抛光处理，在抛光处理后测量所述第二衬底的第二实际厚度，并对所述第二衬底进行模拟以获得所述第二衬底的衬底模拟厚度。
所述第一衬底与所述第二衬底的材质和尺寸相同。例如，所述第一衬底及所述第二衬底的材质同为单晶硅。
所述的抛光处理包括化学机械抛光处理。
采用平坦度量测仪测量所述第二衬底的第二实际厚度。与步骤2)相似，所述平坦度量测仪可以为基于光学干涉原理的平坦度量测仪，所述基于光学干涉原理的平坦度量测仪利用光入射在外延层的不同界面发生反射和透射而产生干涉条纹的原理，测量外延层的厚度。所述平坦度量测仪也可以为基于带光谱椭圆偏光原理的平坦度量测仪。所述基于带光谱椭圆偏光原理的平坦度量测仪的原理是利用偏振光束在外延层界面或薄膜上的反射或透射时出现的偏振变换，来测量外延层的厚度。
采用模拟软件对所述第二衬底进行模拟以获得所述第二衬底的衬底模拟厚度，所述模拟软件模拟所述第二衬底的衬底模拟厚度的最小单元尺寸可以为所述平坦度量测仪测量的最小精度尺寸。
另外，在一具体实施过程中，本步骤还包括对所述第二衬底进行目视检测，边缘检测，颗粒度测试等多项测试的步骤。
如图4～图6c所示，最后进行步骤4)S14，将所述外延模拟厚度(例如图5a的曲线所示)与所述衬底模拟厚度(例如图5b的曲线所示)进行叠加以获得模拟叠加厚度(例如图5c的曲线所示)，对所述模拟叠加厚度进行平坦度参数计算，获得在所述预设参数条件下生长的外延层的平坦度预测参数，所述预设参数条件与步骤1)完全相同。
所述模拟叠加厚度的最小叠加单元尺寸为所述平坦度量测仪测量的最小精度尺寸。
所述平坦度预测参数包括局部平整度SFQR参数，其中，所述局部平整度SFQR参数通过划分局部区域，然后在所述局部区域基于所述模拟叠加厚度的值作出基准线，然后根据所述局部区域中的实际的模拟叠加厚度的最高值或最低值与所述基准线的差值计算获得。
本实施例的外延片的制备方法应用的节点工艺包括45nm节点工艺、28nm节点工艺、14nm节点工艺、10nm节点工艺及5nm节点工艺中的一种，为45nm节点工艺、28nm节点工艺、14nm节点工艺、10nm节点工艺及5nm节点工艺等的衬底形貌定义提供良好的支持。
图6a显示为衬底的SFQR参数分布示意图，图6b显示为在该衬底上进行模拟外延后的SFQR参数分布示意图，图6c显示为在该衬底上进行实际外延后的SFQR参数分布示意图，由图6a～图6c可见，在该衬底上的行模拟外延与实际外延的SFQR值的误差在2nm内。
进一步地，本实施例在15片衬底分别进行模拟外延(Simulation Epi)与实际外延(Reality Epi)，并进行了对比，如表1所示，本实施例的模拟外延获得的SFQR值(SFQRValue)与实际外延获得的SFQR值的误差(Error Value)在4nm范围内。
表1
Figure BDA0001744356140000061
Figure BDA0001744356140000071
如图4所示，接着进行步骤5)S15，判定所述平坦度预测参数是否合格。
在本实施例中，判定所述平坦度预测参数是否合格，包括：将所述平坦度预测参数与外延工艺所需的实际平坦度参数进行比较。
如图4所示，最后进行步骤6)S16，若合格，则在所述预设参数条件下，于所述第二衬底上进行实际外延生长，若不合格，则返回重新进行步骤3)S13～步骤5)S15，以使得所有的所述第二衬底的平坦度预测参数判定为合格并进行实际外延生长。
本实施例中，取8片样品分别进行模拟外延与实际外延，并针对一个产品规格进行比对，8片样品中7片模拟与实际结果一致，准确率能到80％，如下表2所示。
表2
Figure BDA0001744356140000072
如上所述，本发明的外延片的制备方法，具有以下有益效果：
本发明针对衬底对外延片平坦度的影响，提出改善方法，通过模拟方式直接预测衬底外延后平坦度的优劣，从而可以对外延片衬底进行筛选，达到提高外延片平坦度性能与良率的目标。
本发明可以直接得到外延片平坦度的模拟表现，并选择模拟合格的外延片进行实际外延，不合格的外延片则可直接返工处理，从而可以节省外延使用机时、减少晶片消耗以及外延设备损耗。
本发明的模拟外延的与实际外延在同一规格下的对比，准确率达到80％以上。
本发明可以为先进节点开发，如45nm节点工艺、28nm节点工艺、14nm节点工艺、10nm节点工艺及5nm节点工艺等的衬底形貌定义提供支持。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种外延片的制备方法，其特征在于，所述方法包括：
1)提供第一衬底，在预设参数条件下，于所述第一衬底上生长外延层；
2)测量所述外延层的第一实际厚度，并对所述外延层进行模拟以获得所述外延层外延模拟厚度；
3)提供第二衬底，对所述第二衬底进行抛光处理，在抛光处理后测量所述第二衬底的第二实际厚度，并对所述第二衬底进行模拟以获得所述第二衬底的衬底模拟厚度；
4)将所述外延模拟厚度与所述衬底模拟厚度进行叠加以获得模拟叠加厚度，对所述模拟叠加厚度进行平坦度参数计算，获得在所述预设参数条件下生长的外延层的平坦度预测参数；
5)判定所述平坦度预测参数是否合格；
6)若合格，则在所述预设参数条件下，于所述第二衬底上进行实际外延生长，若不合格，则返回重新进行步骤3)～步骤5)，以使得所有的所述第二衬底的平坦度预测参数判定为合格并进行实际外延生长。
2.根据权利要求1所述的外延片的制备方法，其特征在于：于所述第一衬底上生长外延层的方法包括化学气相沉积法。
3.根据权利要求2所述的外延片的制备方法，其特征在于：所述预设参数条件包括外延气体源的种类、外延气体源的流量、外延气压、外延温度、外延时间及外延掺杂浓度所组成群组中的一种或多种。
4.根据权利要求1所述的外延片的制备方法，其特征在于：采用平坦度量测仪测量所述外延层的第一实际厚度及测量所述第二衬底的第二实际厚度。
5.根据权利要求4所述的外延片的制备方法，其特征在于：所述模拟叠加厚度的最小叠加单元尺寸为所述平坦度量测仪测量的最小精度尺寸。
6.根据权利要求4所述的外延片的制备方法，其特征在于：所述平坦度量测仪包括基于光学干涉原理的平坦度量测仪及基于带光谱椭圆偏光原理的平坦度量测仪中的一种。
7.根据权利要求1所述的外延片的制备方法，其特征在于：所述第一衬底与所述第二衬底的材质和尺寸相同。
8.根据权利要求1所述的外延片的制备方法，其特征在于：所述第一衬底及所述第二衬底的材质包括单晶硅，所述外延层的材料包括单晶硅。
9.根据权利要求1所述的外延片的制备方法，其特征在于：所述平坦度预测参数包括局部平整度SFQR参数，其中，所述局部平整度SFQR参数通过划分局部区域，然后在所述局部区域基于所述模拟叠加厚度的值作出基准线，然后根据所述局部区域中的实际的模拟叠加厚度的最高值或最低值与所述基准线的差值计算获得。
10.根据权利要求1所述的外延片的制备方法，其特征在于：步骤3)所述的抛光处理包括化学机械抛光处理。
11.根据权利要求1所述的外延片的制备方法，其特征在于：步骤5)判定所述平坦度预测参数是否合格，包括：将所述平坦度预测参数与外延工艺所需的实际平坦度参数进行比较。
12.根据权利要求1所述的外延片的制备方法，其特征在于：所述外延片的制备方法应用的节点工艺包括45nm节点工艺、28nm节点工艺、14nm节点工艺、10nm节点工艺及5nm节点工艺中的一种。
CN201810835104.2A 2018-07-26 2018-07-26 外延片的制备方法 Active CN110767531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810835104.2A CN110767531B (zh) 2018-07-26 2018-07-26 外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810835104.2A CN110767531B (zh) 2018-07-26 2018-07-26 外延片的制备方法

Publications (2)

Publication Number Publication Date
CN110767531A CN110767531A (zh) 2020-02-07
CN110767531B true CN110767531B (zh) 2021-11-30

Family

ID=69327529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810835104.2A Active CN110767531B (zh) 2018-07-26 2018-07-26 外延片的制备方法

Country Status (1)

Country Link
CN (1) CN110767531B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114391177A (zh) * 2021-12-16 2022-04-22 长江存储科技有限责任公司 晶圆平坦度的预测
CN118136497A (zh) * 2024-05-08 2024-06-04 西安奕斯伟材料科技股份有限公司 外延硅晶圆及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705423A (en) * 1994-11-14 1998-01-06 Shin-Etsu Handotai Co., Ltd. Epitaxial wafer
CN1510732A (zh) * 2002-12-20 2004-07-07 株式会社东芝 晶片平坦度评价方法、实行该评价方法的装置及其应用
JP2007048980A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法
CN101276151A (zh) * 2008-05-14 2008-10-01 上海微电子装备有限公司 一种测量晶圆表面平整度的方法及装置
JP2011023422A (ja) * 2009-07-13 2011-02-03 Sumco Corp エピタキシャルウェーハの製造方法
CN105378894A (zh) * 2013-06-10 2016-03-02 胜高股份有限公司 外延晶片的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705423A (en) * 1994-11-14 1998-01-06 Shin-Etsu Handotai Co., Ltd. Epitaxial wafer
CN1510732A (zh) * 2002-12-20 2004-07-07 株式会社东芝 晶片平坦度评价方法、实行该评价方法的装置及其应用
JP2007048980A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法
CN101276151A (zh) * 2008-05-14 2008-10-01 上海微电子装备有限公司 一种测量晶圆表面平整度的方法及装置
JP2011023422A (ja) * 2009-07-13 2011-02-03 Sumco Corp エピタキシャルウェーハの製造方法
CN105378894A (zh) * 2013-06-10 2016-03-02 胜高股份有限公司 外延晶片的制造方法

Also Published As

Publication number Publication date
CN110767531A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
US7585752B2 (en) Process for deposition of semiconductor films
CN110767531B (zh) 外延片的制备方法
US9011599B2 (en) Method of temperature determination for deposition reactors
KR101799839B1 (ko) 에피택셜 웨이퍼의 제조 방법
US8343854B2 (en) Method of reducing memory effects in semiconductor epitaxy
US7427556B2 (en) Method to planarize and reduce defect density of silicon germanium
CN115938969A (zh) 一种外延层的薄膜质量检测方法
CN103247576A (zh) P++衬底上p-层硅外延片的制备方法
Letts et al. Reduction of crack density in ammonothermal bulk GaN growth
US20140353684A1 (en) Silicon carbide epitaxial wafer and method for fabricating the same
CN103938269A (zh) 一种外延工艺腔体温度校准的方法
JP2010118487A (ja) エピタキシャルウェーハの評価方法およびエピタキシャルウェーハの製造方法
CN110852021B (zh) 基于模拟方式获得外延平坦度的方法
CN109216222B (zh) 晶片评价方法和外延晶片的制造方法
CN103996608B (zh) 改善外延层电阻率均匀性的方法
CN109037136B (zh) 支撑台、改善晶圆或外延生长晶圆表面的顶针痕迹的方法
Wang et al. Epitaxial Growth of SiGe Thin Films
CN102954903A (zh) 锗硅薄膜监控片的制备方法及采用该片进行监控的方法
Xie et al. Epitaxial growth of high-quality Ge layers on Si with Ge2H6 under UHV-CVD conditions
Karlsson et al. Epitaxial growth of SiC in a new multi-wafer VPE reactor
Caño et al. Growth of GaP Layers on Si Substrates in a Standard MOVPE Reactor for Multijunction Solar Cells. Coatings 2021, 11, 398
KR20230144608A (ko) 에피택시 공정의 온도 조건들을 조정하기 위한 셋업 방법
CN118064864A (zh) 一种制备碳化硅材料的方法、应用及碳化硅材料
Rao et al. Applications of XRD and TOF-SIMS in failure analysis of SiGe epi wafer
Dupuis et al. Thin films of gallium arsenide on low-cost substrates. Quarterly project report No. 3, January 2, 1977--April 2, 1977

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant