JP2010118487A - エピタキシャルウェーハの評価方法およびエピタキシャルウェーハの製造方法 - Google Patents

Abstract

【課題】シリコンウェーハ等の単結晶基板とその上に気相成長させた単結晶薄膜との間に発生するミスフィット転位を、定量的で高感度、且つ簡便に評価するためのエピタキシャルウェーハの評価方法と、それを利用したエピタキシャルウェーハの製造方法を提供する。
【解決手段】少なくとも、単結晶基板の主表面上に、該単結晶基板と格子定数の異なる単結晶薄膜を気相成長させて作製したエピタキシャルウェーハの格子定数に基づくミスフィット転位の量を評価する方法であって、前記単結晶基板と前記単結晶薄膜の格子定数の差による前記エピタキシャルウェーハの反り量の理論値をシミュレーションによって求め、また前記エピタキシャルウェーハの反り量を実測し、前記理論値と前記実測値の差を比較することで前記エピタキシャルウェーハ中のミスフィット転位の量を評価することを特徴とするエピタキシャルウェーハの評価方法。
【選択図】図４

Description

本発明は、エピタキシャルウェーハの評価方法およびそれを利用したエピタキシャルウェーハの製造方法に関する。

シリコン半導体の集積回路素子（デバイス）の高集積化は、急速に進んでおり、デバイスが形成されるシリコンウェーハの品質に対する要求は、ますます厳しくなっている。
すなわち、高集積化に伴い集積回路は微細となる。そのため、デバイスが形成されるデバイス活性領域では、転位などの結晶欠陥および金属系不純物が厳しく制限される。これらは、リーク電流の増大およびキャリアのライフタイム低下の原因となるためである。

近年、電源コントロール等の用途として、パワー半導体デバイスが用いられている。このパワー半導体デバイス用の基板としては、チョクラルスキー（ＣＺ）法により育成されたシリコン単結晶インゴットをスライスし、得られたシリコンウェーハの表面に、結晶欠陥をほぼ完全に含まないシリコンエピタキシャル層を成長させたエピタキシャルシリコンウェーハが主に利用されている。

そのシリコンウェーハには、一般的に高濃度にドーパントがドープされている。パワー半導体デバイスでは、更なる低消費電力化に向け、更に抵抗率が低いシリコンウェーハの提供が求められている。
ｎ型シリコンウェーハの場合では、ｎ型のドーパントである砒素（Ａｓ）を高濃度にドープすることで、０．００２Ωｃｍの低抵抗率のシリコンウェーハを作製することが一般的である。
また、最近では更に低い抵抗率（０．００２Ωｃｍ以下）の基板のために、リン（Ｐ）を高濃度にドープしたｎ型シリコンウェーハも作られるようになった。逆に、ｐ型のシリコンウェーハの場合では、ｐ型のドーパントであるボロン（Ｂ）を高濃度にドープし、ｐ型のエピタキシャルシリコンウェーハの基板とすることが多い（例えば特許文献１参照）。

しかしながら抵抗率の低いシリコンウェーハにシリコンエピタキシャル層を成長させると、シリコンウェーハの格子定数とシリコンエピタキシャル層の格子定数との差を起因とし、エピタキシャルシリコンウェーハ内にミスフィット転位が発生する。ミスフィット転位はエピタキシャル成長中にシリコンエピタキシャル層の表面に移動することから、半導体デバイスを作製する活性領域に転位が存在することになる。
例えば図１に示すように、シリコン単結晶にＢ、Ｐ、Ａｓ、Ｓｂをドープした場合、抵抗率が０．１Ω・ｃｍ以上の場合は、格子定数はドープした元素によらずほとんど同じである。しかし、抵抗率０．０１Ω・ｃｍ以下程度と低くなる、つまりドープ量が増加するに従ってドープした元素とシリコンとの共有結合半径の違いによって格子定数が大きくずれてくるため、エピタキシャル層を積むとミスフィット転位が発生することになる。

そして図２（ａ）に示すように、少なくとも、ボロン（Ｂ）を高濃度にドープしたｐ^＋単結晶基板またはリン（Ｐ）を高濃度にドープしたｎ^＋単結晶基板１１ａと、ｐ⁻の通常抵抗率の単結晶薄膜またはｎ⁻の通常抵抗率の単結晶薄膜１２ａからなるエピタキシャルウェーハ１０ａは、単結晶薄膜１２ａ側に凸となるように反ることになる。
また図２（ｂ）に示すように、少なくとも、アンチモン（Ｓｂ）を高濃度にドープしたｎ^＋単結晶基板１１ｂと、ｐ⁻の通常抵抗率の単結晶薄膜またはｎ⁻の通常抵抗率の単結晶薄膜１２ｂからなるエピタキシャルウェーハ１０ｂの場合、単結晶薄膜側１２ｂ側が凹となるように反ることとなる。

上述のように、シリコンエピタキシャル層に結晶欠陥としての転位が存在すると、デバイスの動作不良の原因となり、良品歩留りが低下する。そのため、ミスフィット転位を評価することは重要である。

このミスフィット転位の評価法としては、集光灯下などでの外観検査が一般的である。また測定器を用いた方法としては、ミスフィット転位に起因する表面段差をパーティクルカウンタで検出する方法やＸ線トポグラフ法などがある。

特開平２−５０４３４号公報

しかし、一般的に行われている外観検査は、人が行う感応評価であり、定量的な評価方法とはいえない。また、ミスフィット転位はバーガースベクトルが表面と平行な面にあるため、原理的には表面に段差は形成されない。
そのため、段差を検出する外観検査法やパーティクル測定器では、非常に強い転位が発生している場合でないと評価することは出来ない。Ｘ線トポグラフ法では弱いミスフィット転位でも高感度に検出可能である。しかしながら破壊法であるため、製品自体の評価は出来ず、また測定自体に手間が非常にかかる。
このように従来の評価法には様々な問題があった。

本発明は、上記問題に鑑みなされたものであって、シリコンウェーハ等の単結晶基板とその上に気相成長させた単結晶薄膜との間に発生するミスフィット転位を、定量的で高感度、且つ簡便に評価するためのエピタキシャルウェーハの評価方法と、それを利用したエピタキシャルウェーハの製造方法を提供することを目的とする。

上記課題を解決するため、本発明では、少なくとも、単結晶基板の主表面上に、該単結晶基板と格子定数の異なる単結晶薄膜を気相成長させて作製したエピタキシャルウェーハの格子定数に基づくミスフィット転位の量を評価する方法であって、前記単結晶基板と前記単結晶薄膜の格子定数の差による前記エピタキシャルウェーハの反り量の理論値をシミュレーションによって求め、また前記エピタキシャルウェーハの反り量を実測し、前記理論値と前記実測値の差を比較することで前記エピタキシャルウェーハ中のミスフィット転位の量を評価することを特徴とするエピタキシャルウェーハの評価方法を提供する（請求項１）。

上述のように、ミスフィット転位の発生原因は、単結晶基板と単結晶薄膜との格子不整合である。
単結晶基板と単結晶薄膜との間に格子定数差があると、単結晶薄膜の気相成長中に格子定数差に応じて単結晶基板が反り始め、弾性限界を超えたところでミスフィット転位が発生し、反りが緩和される。
一方、ミスフィット転位が入らなかったときのエピタキシャルウェーハの反り量は、単結晶基板と単結晶薄膜の格子定数と単結晶薄膜の膜厚によりシミュレーションすることが出来る。そこで、実際の反り量と、ミスフィット転位が未発生と仮定したエピタキシャルウェーハの反り量の理論値を比較することで、どれだけミスフィット転位が格子緩和の為に導入されたのかを定量的に見積もることが出来る。
つまり反り量の理論値と実測値とを比較することによって、エピタキシャルウェーハ中に発生したミスフィット転位の量を定量的に評価することができる。従って、作製したエピタキシャルウェーハを破壊する必要なく、定量的で高感度かつ容易にミスフィット転位の発生量を評価することができる。

また、本発明では、少なくとも、単結晶基板の主表面上に、該単結晶基板と格子定数の異なる単結晶薄膜を気相成長させるエピタキシャルウェーハの製造方法において、前記単結晶薄膜の気相成長後、請求項１に記載のエピタキシャルウェーハの評価方法によって前記エピタキシャルウェーハの良否を評価し、該評価で良品となった前記エピタキシャルウェーハのみを次工程に送ることを特徴とするエピタキシャルウェーハの製造方法を提供する（請求項２）。

上述のように、本発明のエピタキシャルウェーハの評価方法によれば、エピタキシャルウェーハの中のミスフィット転位の量を高感度でかつ簡易に非破壊で評価することができる。そして単結晶薄膜成長後に本発明のエピタキシャルウェーハの評価方法を用いてミスフィット転位の発生量を求め、良品と不良品の選別を行えば、リーク特性などデバイス品質が悪くなる可能性のあるミスフィット転位を多く含むエピタキシャルウェーハを予め除くことが出来る。これによって、ミスフィット転位の少ないエピタキシャルウェーハのみを高精度で選別することができ、従ってデバイスを製造した際に、デバイス特性の良好な半導体デバイスを製造することのできる高品質なエピタキシャルウェーハを、歩留り良く得ることができる。

以上説明したように、本発明によれば、シリコンウェーハ等の単結晶基板とその上に気相成長させた格子定数の異なる単結晶薄膜との間に発生するミスフィット転位を、定量的で高感度、且つ簡便に評価するためのエピタキシャルウェーハの評価方法と、それを利用したエピタキシャルウェーハの製造方法を提供することができる。

以下、本発明についてより具体的に説明する。
例えば低抵抗率の単結晶基板を用いたエピタキシャルウェーハの場合、単結晶基板とエピタキシャル層（単結晶薄膜）の格子定数の違い（格子不整合）により、「ミスフィット転位」が発生することがある。
近年、低耐圧Ｐ−ＭＯＳ用途に赤燐結晶と呼ばれる材料で、１．５ｍΩｃｍ以下の極低抵抗基板が使われることが多くなってきた。その為、ミスフィット転位が発生する可能性も高くなってきている。現状、このミスフィット転位の評価は集光灯下での外観検査やＸ線を使ったトポグラフ観察が一般的である。しかし、いずれも定性的・感応的な評価法であり、定量測定ができていなかった。

そのため、ミスフィット転位を定量的で高感度、且つ簡便に評価することのできるエピタキシャルウェーハの評価方法の開発が求められてきた。

上記目的を達成するために、本発明者らはミスフィット転位の発生機構について検討を行ってきた。その結果、単結晶基板と単結晶薄膜の抵抗率差による格子不整合によって発生するミスフィット転位と、同じく格子不整合によって生じるエピタキシャルウェーハの変形すなわち反り量との間に、密接な関係が存在することを見出した。

そして更に鋭意検討を重ねた結果、単結晶基板と単結晶薄膜との格子定数に差があると、単結晶基板と単結晶薄膜の界面に応力が発生し、エピタキシャルウェーハに変形（反り）が発生する。その反り量は、単結晶基板と単結晶薄膜の格子定数差、及びそれぞれの厚み、さらに弾性定数によって理論的に求めることが出来る。
一方、ミスフィット転位がエピタキシャルウェーハ中に存在すると、該応力が緩和されウェーハの反り量が小さくなる。すなわち、ミスフィット転位の発生が多ければ多いほど応力の緩和が起き、実測される反り量は理論的な反り量からずれることになる。そしてこの反り量のズレからミスフィット転位の発生量を定量的に見積もることが可能であることを発見し、本発明を完成させた。

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のエピタキシャルウェーハの評価方法で評価するエピタキシャルウェーハは、例えば図２に示したような、ドーパントを多くドープした低抵抗率（例えば２ｍΩ・ｃｍ以下）のシリコン単結晶基板上に通常の抵抗率（例えば１Ω・ｃｍ以上）のシリコン単結晶薄膜を気相成長させたエピタキシャルウェーハのようなものを用いることができるが、もちろんこれに限定されるものではない。
例えば、単結晶基板上に、基板を構成する元素とは異なる元素をヘテロエピタキシャル成長させて作製したエピタキシャルウェーハを用いることももちろんできる。

そしてこのようなエピタキシャルウェーハの評価方法について以下に説明するが、もちろんこれに限定されるものではない。

まず単結晶基板を準備する。
そして準備した単結晶基板を気相成長炉に導入し、単結晶基板の主表面上に単結晶薄膜を気相成長させ、エピタキシャルウェーハを作製する。

その後、作製したエピタキシャルウェーハの反り量を実際に測定して評価する。
また、単結晶基板の格子定数と単結晶薄膜の格子定数の差から、エピタキシャルウェーハの反り量の理論値をシミュレーションによる計算によって求める。

そして、先に求めた反りの実測値と理論値を比較して、ミスフィット転位の量を評価する。
上述したように、ミスフィット転位の発生が多ければ多いほど単結晶基板と単結晶薄膜の界面に発生する応力の緩和が発生するため、反り量の実測値が反り量の理論値に比べて小さくなる。
また、ミスフィット転位の発生量と作製したエピタキシャルウェーハの反り量には密接な関係がある。
そしてこの反り量の差がミスフィット転位の発生量と大きく関係することを利用して、反り量の差を評価することで作製したエピタキシャルウェーハに発生したミスフィット転位の量を評価することができる。

このような本発明のエピタキシャルウェーハの評価方法によれば、ミスフィット転位の量を定量的に、且つ容易に評価することができる。また非破壊で評価できるため、低コストで評価することができる上に、製品自体に適用することができる。
そしてエピタキシャルウェーハに発生したミスフィット転位と密接な関係があるウェーハの反り量を評価しているため、高精度にミスフィット転位の量を評価することができる。

以下に具体例を用いて、本発明のエピタキシャルウェーハの評価方法の一例について詳しく説明するが、もちろんこれに限定されるものではない。

まず、単結晶基板として、直径２００ｍｍ、厚さ７２５μｍ、結晶方位＜１００＞、抵抗率は１０ｍΩｃｍ、ドーパントとしてボロンが添加してあるｐ型のシリコン単結晶基板を３枚準備した。

このようなシリコン基板を、枚葉式反応機（条件１）、パンケーキ型反応機（条件２）、シリンダ型反応機（条件３）に投入し、シリコン単結晶基板の主表面にシリコン単結晶薄膜をエピタキシャル成長させた。
成膜条件は、いずれの反応機においても、水素雰囲気で１，１００℃〜１，１５０℃程度まで昇温し、原料ガスであるＴＣＳ（トリクロロシラン）ガスを１５〜２５Ｌ／ｍｉｎ程度流して、抵抗率１０Ωｃｍ、厚さ２２μｍの単結晶薄膜を気相成長させ、水素雰囲気にて冷却してエピタキシャルウェーハを取り出した。

作製されたエピタキシャルウェーハについて、ウェーハの反り量を光干渉型の反り測定器により測定した。
ここで、反り量Δｒの定義は、図３に示されるように、ウェーハ外周部でつくられる仮想平面とウェーハ中心の点との距離とした。
単結晶薄膜が形成された面を上にして、中心部が高い場合を凸型、低い場合を凹型として、作製したエピタキシャルウェーハの反り量を評価した。その結果を図４に示す。
図４は、それぞれの反応機で作製したエピタキシャルウェーハの反り量の測定結果を示した図である。上述のように、条件１が枚葉式反応機、条件２がパンケーキ型反応機、条件３がシリンダ型反応機である。また図４には後述する反り量の理論値も示す。

次にボロンをドーピング剤として添加したシリコン単結晶基板に、格子定数の異なるシリコン単結晶薄膜を成長した場合の、単結晶薄膜の膜厚に対するエピタキシャルウェーハの反り量を、弾性論を使ってシミュレーションにより計算した。その結果を図５に示す。
計算の際、エピタキシャルウェーハの直径を２００ｍｍ、基板厚さは７２５μｍ、基板抵抗率は１０ｍΩｃｍと、実験で用いた条件を使った。また、参考としてリンをドーパントとした場合、アンチモンをドーパントとした場合についても、同様に図５に示した。

図５に示すように、いずれのドーパントを添加した単結晶基板を用いた場合であっても、単結晶薄膜の厚さが厚くなるほどエピタキシャルウェーハの反り量は大きくなっていく傾向にある。これは、単結晶薄膜の膜厚が厚くなることにより、格子不整合による応力が大きくなり、エピタキシャルウェーハの反り量も大きくなることを示している。

計算の結果、上述の実験条件における単結晶薄膜厚２２μｍの場合、計算により求められるエピタキシャルウェーハの反り量は４５μｍ程度となることが判った。
この値は、条件１でのエピタキシャルウェーハの反り量の実測値とほぼ同程度であることが判った。これに対し、条件２、条件３のエピタキシャルウェーハの場合、いずれもシミュレーションによる計算値に比べ反り量の実測値は小さな値となった。

そして、それぞれの条件のエピタキシャルウェーハに対して、Ｘ線トポグラフにてミスフィット転位を観察した。その結果を図６（ａ）〜（ｃ）に示す。図６において、（ａ）が条件１、（ｂ）が条件２、（ｃ）が条件３である。
図６（ａ）〜（ｃ）に示すように、反り量が最も大きい条件１のエピタキシャルウェーハの場合、ミスフィット転位はほとんど発生していなかった。一方、反り量が小さい条件３のエピタキシャルウェーハでは、ミスフィット転位が多発していることが確認された。また反り量が条件１と条件３の中間程度の条件２のエピタキシャルウェーハでは、ミスフィット転位発生量も中間程度であったが、十分に多いことが判った。

条件１の枚葉式反応機は、単結晶基板の表裏両面方向をランプで加熱する方式である。そのため、温度の面内分布や表裏方向の分布が優れており、不均一な熱応力が発生しにくい。その結果、ミスフィット転位も発生しにくかったものと思われる。
一方、パンケーキ型反応機（条件２）は、サセプタを誘導加熱し、その熱伝導により単結晶基板裏面側を加熱する方式である。また、シリンダ型反応機（条件３）は、表面側からのみランプ加熱する方式である。その為、枚葉式反応機に比べ熱分布が悪く、特に表裏方向の熱分布に劣っている。その結果、熱応力も大きくなり、枚葉型反応機で作製したエピタキシャルウェーハよりミスフィット転位の発生が多かったと考えられる。

このように、反応機の加熱方式の違いによるミスフィット転位の発生量の違いを、本発明の反り量のシミュレーションによる計算値と実測値の違いからミスフィット転位の量の大小を見積もる方法により、定量的に評価することが可能である。

そして以上説明したようなエピタキシャルウェーハの評価方法を用いたエピタキシャルウェーハの製造方法について以下に説明するが、これももちろん以下の様態に限定されるものではない。

まず単結晶基板を準備する。
この時、準備する単結晶基板は、一般的に用いられているものであれば良く、例えばＣＺ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。またその導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、設計する半導体素子に適したものとなるように適宜選択することができる。具体的には、ＣＺ法により作製した極低抵抗率のシリコン単結晶ウェーハとすることができる。

その後、準備した単結晶基板を気相成長炉に導入し、単結晶薄膜を気相成長させ、エピタキシャルウェーハを作製する。
この時の気相成長炉や気相成長条件は、一般的なもので良い。
例えば、低抵抗率シリコン単結晶基板上に通常抵抗率シリコン単結晶薄膜を気相成長させる場合、Ｈ_２をキャリアガスとしてＳｉＨＣｌ_３等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記低抵抗率シリコン単結晶基板上に、１０５０〜１２５０℃程度でＣＶＤ法により、通常抵抗率のシリコン単結晶薄膜をエピタキシャル成長させることができる。

そして上述した本発明のエピタキシャルウェーハの評価方法を用いて、作製したエピタキシャルウェーハのミスフィット転位の量（良否）を評価する。
そして評価結果から、ミスフィット転位が基準値以下のエピタキシャルウェーハのみを次工程に送り、エピタキシャルウェーハが完成する。この次工程としては、例えば洗浄、梱包、出荷工程等がある。

このような本発明のエピタキシャルウェーハの製造方法によって、ミスフィット転位を多く含むエピタキシャルウェーハを検査段階で除くことができる。そしてミスフィット転位の少ないエピタキシャルウェーハのみを次工程に送ることができるため、次工程での無駄を省くことができ、製造コストの低減を図ることができる。
また、半導体デバイスに加工した際に、ミスフィット転位を多く含むことによる不良が発生する可能性を大きく低減させることができ、よって半導体デバイス作製における歩留りの向上も図ることができる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

シリコン単結晶基板に各種ドーパントをドープした時の、シリコン単結晶基板の抵抗率と格子定数の関係を示した図である。 （ａ）ＢまたはＰを高濃度にドープした低抵抗率の単結晶基板に、単結晶薄膜を気相成長させたエピタキシャルウェーハの反りの様子を示した図、（ｂ）Ｓｂを高濃度にドープした低抵抗率の単結晶基板に、単結晶薄膜を気相成長させたエピタキシャルウェーハの反りの様子を示した図である。 本発明における反り量Δｒの定義を示す模式図である。 単結晶薄膜の気相成長条件を変更した時のエピタキシャルウェーハの反り量の測定結果と計算による反り量の理論値を比較をした図である。 各種ドーパントを添加した単結晶基板上の単結晶薄膜層の厚さと得られたエピタキシャルウェーハの反り量との関係を計算したときの結果を示した図である。 各種気相成長条件で作製したエピタキシャルウェーハのＸ線トポグラフによるミスフィット転位の発生状況を観察した図である。（ａ）は条件１、（ｂ）は条件２、（ｃ）は条件３のエピタキシャルウェーハのＸ線トポグラフを示した図である。

符号の説明

１０ａ，１０ｂ…エピタキシャルウェーハ、 １１ａ，１１ｂ…単結晶基板、 １２ａ，１２ｂ…単結晶薄膜。

Claims (2)

1. 少なくとも、単結晶基板の主表面上に、該単結晶基板と格子定数の異なる単結晶薄膜を気相成長させて作製したエピタキシャルウェーハの格子定数に基づくミスフィット転位の量を評価する方法であって、
   前記単結晶基板と前記単結晶薄膜の格子定数の差による前記エピタキシャルウェーハの反り量の理論値をシミュレーションによって求め、また前記エピタキシャルウェーハの反り量を実測し、前記理論値と前記実測値の差を比較することで前記エピタキシャルウェーハ中のミスフィット転位の量を評価することを特徴とするエピタキシャルウェーハの評価方法。
2. 少なくとも、単結晶基板の主表面上に、該単結晶基板と格子定数の異なる単結晶薄膜を気相成長させるエピタキシャルウェーハの製造方法において、
   前記単結晶薄膜の気相成長後、請求項１に記載のエピタキシャルウェーハの評価方法によって前記エピタキシャルウェーハの良否を評価し、該評価で良品となった前記エピタキシャルウェーハのみを次工程に送ることを特徴とするエピタキシャルウェーハの製造方法。

Images