JP5589867B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5589867B2
JP5589867B2 JP2011013951A JP2011013951A JP5589867B2 JP 5589867 B2 JP5589867 B2 JP 5589867B2 JP 2011013951 A JP2011013951 A JP 2011013951A JP 2011013951 A JP2011013951 A JP 2011013951A JP 5589867 B2 JP5589867 B2 JP 5589867B2
Authority
JP
Japan
Prior art keywords
epitaxial
growth
epitaxial wafer
epitaxial layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011013951A
Other languages
English (en)
Other versions
JP2012156303A (ja
Inventor
芳春 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2011013951A priority Critical patent/JP5589867B2/ja
Priority to PCT/JP2012/000139 priority patent/WO2012101968A1/ja
Priority to TW101101976A priority patent/TW201250787A/zh
Publication of JP2012156303A publication Critical patent/JP2012156303A/ja
Application granted granted Critical
Publication of JP5589867B2 publication Critical patent/JP5589867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法に関する。
シリコンエピタキシャルウェーハ(以下単に「エピタキシャルウェーハ」と称す)は、例えば以下の通りにして製造される。
すなわち、シリコン単結晶基板を気相成長装置の反応容器内に載置し、水素ガスを流した状態で、1000℃〜1200℃まで反応容器内を昇温する(昇温工程)。反応容器内の温度が1000℃以上になると、基板表面に形成されている自然酸化膜(SiO:Silicon Dioxide)が除去される。この状態で、トリクロロシラン(SiHCl:Trichlorosilane)等のシリコン原料ガス、ジボラン(B:Diborane)あるいはホスフィン(PH:Phosphine)、アルシン(AsH:Arsine) 等のドーパントガスを、水素ガスとともにプロセスガスとして反応容器内に供給する。こうして基板の主表面にエピタキシャル層を気相成長させる(エピ成長工程)。
このようにしてエピタキシャル層を気相成長させた後に、シリコン原料ガスおよびドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる(冷却工程)。
このようにして製造されたエピタキシャルウェーハに対する品質について、エピタキシャル層の膜厚と抵抗率のウェーハ面内の均一性(以下「膜厚分布」と「抵抗分布」と称す)の向上がデバイスメーカーから要求されている。この中で抵抗分布についてのタイト化の要求が強い。
ところで、上述の通りにエピタキシャルウェーハを製造する過程の内、エピ成長工程では(1)成長温度、(2)シリコン原料ガス供給量、(3)反応圧力の3要素が重要であり、意図的に調整することができる。これら3要素がエピタキシャルウェーハの面内で均一であれば膜厚分布、抵抗分布が最良になる。
しかし、上記以外に抵抗分布に関する重要な、意図的に変える事が出来ない要素として、基板から発生する(4)アウトガスがある。抵抗分布とアウトガスの関係について以下に説明をする。
エピ成長工程では、1000℃以上の高い温度で基板がアニールされる為、基板よりドーパントを含むアウトガスが発生する。アウトガスは特に基板裏面から発生し、表面側に回り込む。表面での気相成長はプロセスガスによって行われているが、基板裏面から回り込んできたアウトガスがプロセスガスに混ざり、成長中のエピタキシャル層に取り込まれる(今後、「オートドープ」と称す)。
従って、製造されたエピタキシャルウェーハの中心部分とエッジ部とで取り込まれたドーパント量に違いが生じ、このようなオートドープは、アウトガスが多くなる低抵抗(概ね10.0mΩ・cm以下)の基板を用いた場合に影響が顕著になる。
このようなオートドープを低減させるために、従来において、処理炉内のガス流速を2m/分以上、あるいはガス置換回数を3回/分以上の層流のキャリアガスを流下させる方法(特許文献1)等が取られてきたが、オートドープ量を大幅に低減させることは非常に困難であった。
また、低耐圧P−MOSデバイス用途に、シリコン単結晶基板を非常に低抵抗率にしたエピタキシャルウェーハの要求が高まっている。中でも赤リンを多量にドープしたCZ結晶をエピタキシャル基板にした、N/N+++(5×1019atoms/cm程度)エピタキシャルウェーハがこれからの主流として注目されている。
しかし、リンはSi中での拡散係数が高い為、エピ成長工程での熱処理で簡単に拡散してしまい、裏面からのオートドープによってエピタキシャル層の抵抗率低下や遷移領域のプロファイルにダレが起きやすいという問題があった。
特開平08−236458号公報
そこで、本発明はこのような問題点に鑑みなされたもので、エピタキシャル成長中におけるシリコン単結晶基板からエピタキシャル層へのオートドープ量を抑制し、抵抗分布及び膜厚分布の良好なエピタキシャルウェーハを得ることができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩ・cm以上10.0mΩ・cm以下であり、リンまたはヒ素がドープされている前記シリコン単結晶基板上に、成長速度を3μm/分以上15μm/分以下として、抵抗率が0.5Ω・cm以上2000Ω・cm以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
このようなシリコンエピタキシャルウェーハの製造方法であれば、赤リンをドープした基板やヒ素をドープした基板など非常に低抵抗であり、オートドープの影響を大きく受けやすい基板を用いた場合であっても、その影響を最小限に抑えることができ、抵抗分布及び膜厚分布の良好なエピタキシャルウェーハを製造することができる。さらに、エピタキシャル層の成長速度を3μm/分以上の高速度としているため、生産性及び歩留まりの向上を図ることができる。また、成長速度を15μm/分以下とすることで、エピタキシャル成長を阻害するHClガスがシリコン原料ガスと水素ガスの反応により発生することを抑制でき、安定したエピタキシャル成長ができる。
また、このようにシリコン単結晶基板の抵抗率が0.5mΩ・cm以上10.0mΩ・cm以下であり、その上に形成されたエピタキシャル層の抵抗率が0.5Ω・cm以上2000Ω・cm以下であるようなエピタキシャルウェーハであれば、特にオートドープによる影響を受けやすいため、本発明の製造方法が好適である。
またこのとき、前記エピタキシャル成長を行う際の成長温度を、1000℃以上とすることが好ましい。
このような成長温度であれば、シリコン単結晶基板上の自然酸化膜を確実に除去することができ、シリコン単結晶基板上に膜厚分布のより良好なエピタキシャルウェーハを得ることができる。
またこのとき、前記エピタキシャル層の成長速度を、5μm/分以上15μm/分以下とすることが好ましい。
このような成長速度であれば、より効果的にオートドープを抑制することができ、抵抗分布及び膜厚分布のより良好なエピタキシャルウェーハを安定して得ることができる。
またこのとき、エピタキシャル成長中における、前記シリコン単結晶基板からエピタキシャル層へのオートドープ量と、前記エピタキシャル層の成長速度との相関関係を予め求め、該相関から前記エピタキシャル層の成長速度を決定することができる。
このようにすれば、エピタキシャルウェーハの中央部及びエッジ部の抵抗分布及び膜厚分布を、より効率良く均一にできる成長速度でエピタキシャル成長を行うことができるため、必要以上にシリコン原料ガスやキャリアガスを流入させたり、炉内温度を上げ過ぎてしまったりすることを防止でき、抵抗分布及び膜厚分布のより良好なエピタキシャルウェーハを確実に製造しつつ、さらにコストダウンすることができる。
以上説明したように、本発明によれば、エピタキシャル成長中のオートドープを効果的に抑制することができ、これによって抵抗分布及び膜厚分布の良好なエピタキシャルウェーハを製造することができる。
また、エピタキシャル層の成長速度を高速度としてエピタキシャル成長を行うため、生産性及び歩留まりを向上させることができる。
基板からエピタキシャル層へのオートドープ量と、エピタキシャル層の成長速度との相関関係を表すグラフの一例を示した図である。 実施例1及び比較例1における、エピタキシャルウェーハ径方向の抵抗分布のグラフを示した図である。 実施例2及び比較例2における、エピタキシャルウェーハ径方向の抵抗分布のグラフを示した図である。 本発明のシリコンエピタキシャルウェーハの製造方法の一例のフローチャートを示した図である。
以下、図4のフローチャートを参照して、本発明の実施形態であるシリコンエピタキシャルウェーハの製造方法を説明するが、本発明はこれに限定されるものではない。図4は、本発明のシリコンエピタキシャルウェーハの製造方法の一例のフローチャートを示した図である。
ここでは、エピタキシャル層の成長温度を変化させずにシリコン原料ガスを増加させて高速成長させる場合について述べるが、もちろんシリコン原料ガスの量は変化させずに成長温度を上げて成長させても良いし、シリコン原料ガスを増加させた上でさらに成長温度を上げても良い。
先ず、気相成長装置の反応容器内に備えられたサセプタ上に搬送装置を用いて、抵抗率が0.5mΩ・cm以上10.0mΩ・cm以下で、リンがドープされたシリコン単結晶基板を載置する(仕込み工程)。このとき、シリコン単結晶基板は赤リンをドープしたCZ結晶より製造されたものが好適である。また、リンの代わりにヒ素をドープしても良い。
次いで、反応容器内に水素ガスを流した状態で、反応容器内の温度を、エピタキシャル層を気相成長させるための成長温度まで昇温する(昇温工程)。この成長温度は、基板表面の自然酸化膜を水素で確実に除去できる1000℃以上に設定する。
次いで、反応容器内を成長温度に保持したままで、水素ガスとともにシリコン原料ガスおよびドーパントガスをそれぞれ所定流量で供給し、成長速度を3μm/分以上15μm/分以下、より好ましくは5μm/分以上15μm/分以下、さらに好ましくは6μm/分以上15μm/分以下で、所定膜厚となるまで抵抗率が0.5Ω・cm以上2000Ω・cm以下となるエピタキシャル層を成長させる(エピ成長工程)。通常の成長速度から高速成長にする場合、成長温度によって異なるが、シリコン原料ガスを通常に比べ、1.5倍〜4.0倍に増加させる。
本発明においては、1000℃以上の高温であっても、3μm/分以上15μm/分以下の成長速度でエピタキシャル層を高速成長させるため、基板にドープされているドーパントのオートドープ量を抑制し、抵抗分布及び膜厚分布の良好なエピタキシャル層を安定して成長させることができる。
また、ここで基板からエピタキシャル層へのオートドープ量と、エピタキシャル層の成長速度との相関関係を予め求めておいて、該相関を基に成長速度を決定しても良い。
例えば、抵抗率が2.0mΩ・cmであって、リンがドープされたシリコン単結晶基板上に、成長温度を1100℃として、シリコン原料ガスであるトリクロロシランガスの流量を変化させることによって、成長速度を1〜9μm/分の間で変化させてエピタキシャル層を積層した。このときに得られたエピタキシャルウェーハのオートドープ量をそれぞれ測定した結果、オートドープ量と成長速度との間に図1に示すような相関が得られた。
この相関を基に成長速度を決定する場合、例えば3μm/分以上とすれば、2μm/分以下の通常の成長速度でエピタキシャル成長を行った場合と比べ、オートドープ量が抑制されることがわかる。また5μm/分以上とすれば、より効果的にオートドープ量が抑制され、さらに6μm/分以上とすれば、オートドープがほとんど生じず、エピタキシャルウェーハのエッジ部と中心部とでは抵抗率にほとんど差が無くなり、抵抗分布及び膜厚分布がほぼ均一化されることがわかる。
次いで、反応容器内の温度を下降させて取り出し温度までエピタキシャルウェーハを冷却する(冷却工程)。この冷却工程では、800℃から400℃程度の間で、水素雰囲気から窒素雰囲気へと切り換えられる。そして、窒素雰囲気のままで取り出し温度に至ったら、気相成長装置からエピタキシャルウェーハを取り出す(取り出し工程)。
次いで、取り出したエピタキシャルウェーハに対し、適宜RCA洗浄等の洗浄を行う(洗浄工程)。この洗浄工程における洗浄法は、典型的なRCA洗浄の他、薬液の濃度や種類を通常行われる範囲で変更したものを用いることもできる。
そして、パーティクルカウンタにより、エピタキシャルウェーハ表面に生成するパーティクル状の異物の有無を確認し(パーティクルカウンタ計測)、その後製品となるエピタキシャルウェーハを選別する(選別)。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれに限定されるものではない。
(実施例1)
抵抗率が1.0mΩ・cmであって、リンがドープされた直径200mmのシリコン単結晶基板上に、抵抗率1.5Ω・cm、膜厚1μmのエピタキシャル層を、成長温度1100℃、成長速度を6μm/分として高速成長させ、エピタキシャルウェーハを製造した。その後、製造したエピタキシャルウェーハの抵抗率を径方向に測定した。このときの結果を図2に示す。
(実施例2)
抵抗率が2.0mΩ・cmであって、ヒ素がドープされた直径200mmのシリコン単結晶基板上に、抵抗率2.0Ω・cm、膜厚1μmのエピタキシャル層を、成長温度1100℃、成長速度を6μm/分として高速成長させ、エピタキシャルウェーハを製造した。その後、製造したエピタキシャルウェーハの抵抗率を径方向に測定した。このときの結果を図3に示す。
(比較例1)
成長速度を2μm/分とすること以外は実施例1と同様にエピタキシャルウェーハを製造し、その後、製造したエピタキシャルウェーハの抵抗率を径方向に測定した。このときの結果を図2に合わせて示す。
(比較例2)
成長速度を2μm/分とすること以外は実施例2と同様にエピタキシャルウェーハを製造し、その後、製造したエピタキシャルウェーハの抵抗率を径方向に測定した。このときの結果を図3に合わせて示す。
比較例1及び比較例2に示した条件でエピタキシャル成長を行った場合、1000℃以上の高温状態で、低抵抗基板上に高抵抗のエピタキシャル層を2μm/分の通常の成長速度で形成するため、基板にドープされているリンまたはヒ素が拡散し、オートドープの影響を受けやすい。このため、比較例1及び比較例2では、製造されたエピタキシャルウェーハのエッジ部の抵抗率が極端に下がってしまっている。
しかし、本発明の製造方法を用いた実施例1及び実施例2では、6μm/分の成長速度でエピタキシャル層を高速成長させているため、発生するオートドープ量を抑制することができる。このため、製造されたエピタキシャルウェーハのエッジ部と中心部とで抵抗率がほぼ均一化されているのがわかる。
なお、本発明は、上記実施形態に限定されるものではない。例えば、本発明でエピタキシャル層を気相成長させる気相成長装置は限定されず、縦型(パンケーキ型)、バレル型(シリンダ型)、枚葉式等の各種気相成長装置に適用可能である。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩ・cm以上10.0mΩ・cm以下であり、リンまたはヒ素がドープされている前記シリコン単結晶基板上に、成長速度を3μm/分以上15μm/分以下として、抵抗率が0.5Ω・cm以上2000Ω・cm以下である前記エピタキシャル層を成長させる方法であって、
    エピタキシャル成長中における、前記シリコン単結晶基板からエピタキシャル層へのオートドープ量と、前記エピタキシャル層の成長速度との相関関係を予め求め、該相関から前記エピタキシャル層の成長速度を決定することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記エピタキシャル成長を行う際の成長温度を、1000℃以上とすることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記エピタキシャル層の成長速度を、5μm/分以上15μm/分以下とすることを特徴とする請求項1または請求項2に記載のシリコンエピタキシャルウェーハの製造方法。
JP2011013951A 2011-01-26 2011-01-26 シリコンエピタキシャルウェーハの製造方法 Active JP5589867B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011013951A JP5589867B2 (ja) 2011-01-26 2011-01-26 シリコンエピタキシャルウェーハの製造方法
PCT/JP2012/000139 WO2012101968A1 (ja) 2011-01-26 2012-01-12 シリコンエピタキシャルウェーハの製造方法
TW101101976A TW201250787A (en) 2011-01-26 2012-01-18 Method for manufacturing silicon epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011013951A JP5589867B2 (ja) 2011-01-26 2011-01-26 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2012156303A JP2012156303A (ja) 2012-08-16
JP5589867B2 true JP5589867B2 (ja) 2014-09-17

Family

ID=46580548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011013951A Active JP5589867B2 (ja) 2011-01-26 2011-01-26 シリコンエピタキシャルウェーハの製造方法

Country Status (3)

Country Link
JP (1) JP5589867B2 (ja)
TW (1) TW201250787A (ja)
WO (1) WO2012101968A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6009237B2 (ja) * 2012-06-18 2016-10-19 Sumco Techxiv株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP6372709B2 (ja) * 2016-04-20 2018-08-15 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7080017B2 (ja) * 2017-04-25 2022-06-03 株式会社Sumco n型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236458A (ja) * 1995-02-24 1996-09-13 Sumitomo Sitix Corp 半導体基板の製造方法
JP2009176784A (ja) * 2008-01-22 2009-08-06 Covalent Materials Tokuyama Corp 薄膜エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
WO2012101968A1 (ja) 2012-08-02
JP2012156303A (ja) 2012-08-16
TW201250787A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
US9368345B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
JP2012142485A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP2014058411A (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6832240B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5589867B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5996406B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
US20120112190A1 (en) Epitaxial silicon wafer and method for manufacturing same
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
US9957639B2 (en) Method for producing epitaxial silicon carbide wafer
JP6447960B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP5316487B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2004363510A (ja) 半導体基板の製造方法
JP2017005049A (ja) エピタキシャルウェーハの製造方法
JP2014013835A (ja) シリコンエピタキシャルウェーハの製造方法
JP6372709B2 (ja) エピタキシャルウェーハの製造方法
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer
JP2013045805A (ja) シリコンエピタキシャルウェーハの製造方法
JP5877500B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6347330B2 (ja) エピタキシャルウェーハの製造方法
KR101905860B1 (ko) 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5589867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250