JP5589867B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents
シリコンエピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP5589867B2 JP5589867B2 JP2011013951A JP2011013951A JP5589867B2 JP 5589867 B2 JP5589867 B2 JP 5589867B2 JP 2011013951 A JP2011013951 A JP 2011013951A JP 2011013951 A JP2011013951 A JP 2011013951A JP 5589867 B2 JP5589867 B2 JP 5589867B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- growth
- epitaxial wafer
- epitaxial layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Description
このようにしてエピタキシャル層を気相成長させた後に、シリコン原料ガスおよびドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる(冷却工程)。
しかし、上記以外に抵抗分布に関する重要な、意図的に変える事が出来ない要素として、基板から発生する(4)アウトガスがある。抵抗分布とアウトガスの関係について以下に説明をする。
従って、製造されたエピタキシャルウェーハの中心部分とエッジ部とで取り込まれたドーパント量に違いが生じ、このようなオートドープは、アウトガスが多くなる低抵抗(概ね10.0mΩ・cm以下)の基板を用いた場合に影響が顕著になる。
しかし、リンはSi中での拡散係数が高い為、エピ成長工程での熱処理で簡単に拡散してしまい、裏面からのオートドープによってエピタキシャル層の抵抗率低下や遷移領域のプロファイルにダレが起きやすいという問題があった。
また、このようにシリコン単結晶基板の抵抗率が0.5mΩ・cm以上10.0mΩ・cm以下であり、その上に形成されたエピタキシャル層の抵抗率が0.5Ω・cm以上2000Ω・cm以下であるようなエピタキシャルウェーハであれば、特にオートドープによる影響を受けやすいため、本発明の製造方法が好適である。
また、エピタキシャル層の成長速度を高速度としてエピタキシャル成長を行うため、生産性及び歩留まりを向上させることができる。
ここでは、エピタキシャル層の成長温度を変化させずにシリコン原料ガスを増加させて高速成長させる場合について述べるが、もちろんシリコン原料ガスの量は変化させずに成長温度を上げて成長させても良いし、シリコン原料ガスを増加させた上でさらに成長温度を上げても良い。
次いで、反応容器内に水素ガスを流した状態で、反応容器内の温度を、エピタキシャル層を気相成長させるための成長温度まで昇温する(昇温工程)。この成長温度は、基板表面の自然酸化膜を水素で確実に除去できる1000℃以上に設定する。
本発明においては、1000℃以上の高温であっても、3μm/分以上15μm/分以下の成長速度でエピタキシャル層を高速成長させるため、基板にドープされているドーパントのオートドープ量を抑制し、抵抗分布及び膜厚分布の良好なエピタキシャル層を安定して成長させることができる。
例えば、抵抗率が2.0mΩ・cmであって、リンがドープされたシリコン単結晶基板上に、成長温度を1100℃として、シリコン原料ガスであるトリクロロシランガスの流量を変化させることによって、成長速度を1〜9μm/分の間で変化させてエピタキシャル層を積層した。このときに得られたエピタキシャルウェーハのオートドープ量をそれぞれ測定した結果、オートドープ量と成長速度との間に図1に示すような相関が得られた。
抵抗率が1.0mΩ・cmであって、リンがドープされた直径200mmのシリコン単結晶基板上に、抵抗率1.5Ω・cm、膜厚1μmのエピタキシャル層を、成長温度1100℃、成長速度を6μm/分として高速成長させ、エピタキシャルウェーハを製造した。その後、製造したエピタキシャルウェーハの抵抗率を径方向に測定した。このときの結果を図2に示す。
抵抗率が2.0mΩ・cmであって、ヒ素がドープされた直径200mmのシリコン単結晶基板上に、抵抗率2.0Ω・cm、膜厚1μmのエピタキシャル層を、成長温度1100℃、成長速度を6μm/分として高速成長させ、エピタキシャルウェーハを製造した。その後、製造したエピタキシャルウェーハの抵抗率を径方向に測定した。このときの結果を図3に示す。
成長速度を2μm/分とすること以外は実施例1と同様にエピタキシャルウェーハを製造し、その後、製造したエピタキシャルウェーハの抵抗率を径方向に測定した。このときの結果を図2に合わせて示す。
成長速度を2μm/分とすること以外は実施例2と同様にエピタキシャルウェーハを製造し、その後、製造したエピタキシャルウェーハの抵抗率を径方向に測定した。このときの結果を図3に合わせて示す。
しかし、本発明の製造方法を用いた実施例1及び実施例2では、6μm/分の成長速度でエピタキシャル層を高速成長させているため、発生するオートドープ量を抑制することができる。このため、製造されたエピタキシャルウェーハのエッジ部と中心部とで抵抗率がほぼ均一化されているのがわかる。
Claims (3)
- シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩ・cm以上10.0mΩ・cm以下であり、リンまたはヒ素がドープされている前記シリコン単結晶基板上に、成長速度を3μm/分以上15μm/分以下として、抵抗率が0.5Ω・cm以上2000Ω・cm以下である前記エピタキシャル層を成長させる方法であって、
エピタキシャル成長中における、前記シリコン単結晶基板からエピタキシャル層へのオートドープ量と、前記エピタキシャル層の成長速度との相関関係を予め求め、該相関から前記エピタキシャル層の成長速度を決定することを特徴とするシリコンエピタキシャルウェーハの製造方法。 - 前記エピタキシャル成長を行う際の成長温度を、1000℃以上とすることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
- 前記エピタキシャル層の成長速度を、5μm/分以上15μm/分以下とすることを特徴とする請求項1または請求項2に記載のシリコンエピタキシャルウェーハの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011013951A JP5589867B2 (ja) | 2011-01-26 | 2011-01-26 | シリコンエピタキシャルウェーハの製造方法 |
PCT/JP2012/000139 WO2012101968A1 (ja) | 2011-01-26 | 2012-01-12 | シリコンエピタキシャルウェーハの製造方法 |
TW101101976A TW201250787A (en) | 2011-01-26 | 2012-01-18 | Method for manufacturing silicon epitaxial wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011013951A JP5589867B2 (ja) | 2011-01-26 | 2011-01-26 | シリコンエピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156303A JP2012156303A (ja) | 2012-08-16 |
JP5589867B2 true JP5589867B2 (ja) | 2014-09-17 |
Family
ID=46580548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011013951A Active JP5589867B2 (ja) | 2011-01-26 | 2011-01-26 | シリコンエピタキシャルウェーハの製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5589867B2 (ja) |
TW (1) | TW201250787A (ja) |
WO (1) | WO2012101968A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6009237B2 (ja) * | 2012-06-18 | 2016-10-19 | Sumco Techxiv株式会社 | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
JP6372709B2 (ja) * | 2016-04-20 | 2018-08-15 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
JP7080017B2 (ja) * | 2017-04-25 | 2022-06-03 | 株式会社Sumco | n型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236458A (ja) * | 1995-02-24 | 1996-09-13 | Sumitomo Sitix Corp | 半導体基板の製造方法 |
JP2009176784A (ja) * | 2008-01-22 | 2009-08-06 | Covalent Materials Tokuyama Corp | 薄膜エピタキシャルウェーハの製造方法 |
-
2011
- 2011-01-26 JP JP2011013951A patent/JP5589867B2/ja active Active
-
2012
- 2012-01-12 WO PCT/JP2012/000139 patent/WO2012101968A1/ja active Application Filing
- 2012-01-18 TW TW101101976A patent/TW201250787A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2012101968A1 (ja) | 2012-08-02 |
JP2012156303A (ja) | 2012-08-16 |
TW201250787A (en) | 2012-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101430217B1 (ko) | 에피택셜 탄화규소 단결정 기판 및 그 제조 방법 | |
KR101971597B1 (ko) | 웨이퍼 및 박막 제조 방법 | |
US9368345B2 (en) | Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device | |
JP2012142485A (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ | |
JP2014058411A (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
JP5786759B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
JP6832240B2 (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
JP5589867B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5996406B2 (ja) | 炭化珪素エピタキシャルウェハの製造方法 | |
US10774444B2 (en) | Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions | |
US20120112190A1 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
US9957639B2 (en) | Method for producing epitaxial silicon carbide wafer | |
JP6447960B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
WO2011145279A1 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
JP5316487B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2004363510A (ja) | 半導体基板の製造方法 | |
JP2017005049A (ja) | エピタキシャルウェーハの製造方法 | |
JP2014013835A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP6372709B2 (ja) | エピタキシャルウェーハの製造方法 | |
US20150011079A1 (en) | Method for manufacturing silicon epitaxial wafer | |
JP2013045805A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5877500B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP6347330B2 (ja) | エピタキシャルウェーハの製造方法 | |
KR101905860B1 (ko) | 웨이퍼 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5589867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |