JP5316487B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5316487B2
JP5316487B2 JP2010143351A JP2010143351A JP5316487B2 JP 5316487 B2 JP5316487 B2 JP 5316487B2 JP 2010143351 A JP2010143351 A JP 2010143351A JP 2010143351 A JP2010143351 A JP 2010143351A JP 5316487 B2 JP5316487 B2 JP 5316487B2
Authority
JP
Japan
Prior art keywords
silicon epitaxial
epitaxial layer
growth rate
impurity concentration
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010143351A
Other languages
English (en)
Other versions
JP2012009581A (ja
Inventor
知佐 吉田
晃一 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2010143351A priority Critical patent/JP5316487B2/ja
Publication of JP2012009581A publication Critical patent/JP2012009581A/ja
Application granted granted Critical
Publication of JP5316487B2 publication Critical patent/JP5316487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、シリコンエピタキシャルウェーハの製造方法に関する。
シリコンエピタキシャルウェーハは、例えば以下の通りにして製造される。
すなわち、原料基板としてのシリコン単結晶基板(以下、単に「基板」とも言う)を気相成長装置の反応容器内に載置し、水素ガスを流した状態で、1100℃〜1200℃まで反応容器内を昇温する(昇温工程)。ここで、反応容器内の温度が1100℃以上になると、基板表面に形成されている自然酸化膜(SiO:Silicon Dioxide)が除去される。
この状態で、原料ガスとしてトリクロルシラン(SiHCl:Trichlorosilane)等のシリコン原料ガス、ジボラン(B:Diborane)あるいはホスフィン(PH:Phosphine)等のドーパントガスを水素ガスとともに反応容器内に供給する。こうして基板の主表面にシリコン単結晶薄膜を気相成長させる(成膜工程)。
このようにして薄膜を気相成長させた後に、原料ガスおよびドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる(冷却工程)(例えば特許文献1参照)。
ところで、上述の通りにエピタキシャルウェーハを製造する過程で、不純物がエピタキシャル層内に混入すると、その基板を用いて作製したデバイスの特性が異常となってしまうことがある。
特に、デバイス活性層が作りこまれるエピタキシャル層の表層側に不純物汚染があると、デバイスへの悪影響が大きくなる。
このエピタキシャルシリコンウェーハ中への不純物の発生源としては、(1)気相成長装置自身の構成材料からの汚染や、(2)原料基板に含まれる不純物、さらには(3)原料ガス中に含まれる不純物が挙げられる。
特開平8−124865号公報
上述のように、シリコンエピタキシャルウェーハの汚染源には、主に(1)気相成長装置、(2)原料基板、(3)原料ガス、の3つがある。
(1)については、気相成長装置の構成材料が主にSUS材であるため、FeやCrを中心とした重金属不純物が中心である。これらについては、SUS材の腐食を抑える目的で部材を水冷するなどの対策が取られている。
また、(2)や(3)の原材料については、それぞれの製造工程において不純物の混入を防ぐ対策が取られている。しかし、そのような対策が取られたとしても、原材料中の不純物をまったく含まないようすることは出来ない。そのため、エピタキシャル成長プロセスにおいても、原材料中の不純物ができるだけエピタキシャル層に含まれないようにする必要があった。
しかし、(2)については、基板製造プロセスで用いる装置の洗浄の改善などで、改善を図ることができる。
一方、(3)については、原料ガス製造メーカーでの原料ガス純度の向上に頼るしかなく、シリコンエピタキシャルウェーハの製造メーカー側で対応することが困難であり、良い改善方法が無かった。
本発明は、前述のような問題に鑑みてなされたものであって、原料ガスの純度向上によらずに、シリコンエピタキシャルウェーハに含まれる不純物、特にデバイス活性層であるシリコンエピタキシャル層の不純物濃度を従来に比べて下げることができ、優れたデバイス特性をもつシリコンエピタキシャルウェーハを安定して得ることができる製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、気相成長装置内に原料ガスを供給して、シリコン単結晶基板上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記原料ガスの不純物濃度毎に、前記シリコンエピタキシャル層の気相成長速度と前記シリコンエピタキシャル層の不純物濃度の関係を示す検量線を予め求めておき、該検量線から、使用する原料ガスの不純物濃度に応じた前記シリコンエピタキシャル層の目標不純物濃度以下となる前記気相成長速度を算出し、該算出気相成長速度以下の成長速度となるように前記シリコンエピタキシャル層を気相成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
気相成長によってエピタキシャル層を形成する際、その層内に取り込まれる不純物の量は、原料ガス中の不純物濃度およびエピタキシャル層の成長速度で決まる。
そこで、まず、不純物が既知の原料ガス毎に、シリコンエピタキシャル層の気相成長速度とシリコンエピタキシャル層の不純物濃度の関係を示す検量線を予め求めておく。そしてこの検量線から、使用する原料ガスの不純物濃度に応じたシリコンエピタキシャル層の目標不純物濃度以下となる気相成長速度を算出して、シリコンエピタキシャル層を気相成長させることによって、所望の不純物濃度以下のシリコンエピタキシャル層を安定して気相成長させることができ、デバイス特性の良好なシリコンエピタキシャルウェーハを効率的に製造することができる。
また、原料ガスの不純物濃度に応じて気相成長速度を変化させるため、ウェーハ製造メーカー側で十分に実施することができ、その実施自体は容易であり、また原料ガスメーカー次第といった不安定な要素を無くすことができる。
ここで、前記原料ガスとしてトリクロルシランを用いることが好ましい。
このように、原料ガスとして、金属不純物が最も少ないといわれるトリクロルシランを用いることによって、算出気相成長速度の値を大きくすることができるので、気相成長に要する時間が長くなることを最大限に防止でき、また製造歩留りの低下を最小限に抑えることができる。
また、前記シリコンエピタキシャル層中に取り込まれる不純物を、炭素とすることができる。
トリクロルシランの製造工程において、炭素含有化合物であるメチルシラン類が不純物として含まれることがある。そして、原料ガスであるトリクロルシラン中にメチルシランが含まれている場合、エピタキシャル層中に炭素が含まれやすい。そのため、上述の本発明によるシリコンエピタキシャルウェーハの製造方法によれば、原料に例えばトリクロルシランを用いたとしても所望の炭素濃度以下のシリコンエピタキシャルウェーハを安定して製造することができる。
以上説明したように、本発明によれば、原料ガスの純度向上によらずに、シリコンエピタキシャルウェーハに含まれる不純物、特にデバイス活性層であるシリコンエピタキシャル層の不純物濃度を従来に比べて高い確率で下げることができ、優れたデバイス特性をもつシリコンエピタキシャルウェーハを安定して得ることができる製造方法が提供される。
本発明のシリコンエピタキシャルウェーハの製造方法の一例を示した工程フロー図である。 シリコンエピタキシャル層の成長速度とシリコンエピタキシャル層中の炭素濃度の関係の、原料ガス濃度毎の検量線を示す図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
従来、シリコンエピタキシャルウェーハのデバイス活性領域となるエピタキシャル層表層に含まれる不純物の量を効果的に低減させる製造方法がなかった。
特に、原料ガスに起因する不純物は原料ガス自体の製造工程での低減以外に有効な対策がなく、エピタキシャルプロセスでの効果的な不純物低減方法が無かった。
そのため、従来の製造方法で製造されたシリコンエピタキシャルウェーハを用いて半導体デバイスを製造した場合、使用した原料ガスによってはデバイス特性の低いものが製造されてしまう場合があるという問題点があった。
そこで、本発明者らはこのような問題点を解決すべく鋭意検討、実験を重ねた。
その結果、エピタキシャルウェーハのエピタキシャル層の不純物濃度に影響を与える条件として、エピタキシャル層の成長速度に着目した。特に、エピタキシャル層の成長速度によって原料ガス中に含まれる不純物がエピタキシャル層に取り込まれる比率が変わることに着目し、本発明を完成させた。
具体的には、原料ガスであるトリクロルシランガス中に含まれる不純物は、Si原子の堆積と共に一部シリコンエピタキシャル層中に取り込まれる。このときの取り込み係数がシリコンエピタキシャル層の成長速度に依存することを見出した。
特に不純物が炭素の場合、成長速度が遅いほど、シリコンエピタキシャル層に取り込まれる割合が少なくなることを発見した。そこで予め原料ガスの不純物濃度毎に、シリコンエピタキシャル層の気相成長速度とシリコンエピタキシャル層の不純物濃度の関係を示す検量線を求めておき、それを利用して、炭素含有化合物の濃度が高い、すなわち純度が劣るトリクロルシランガスを用いる場合であっても、先に求めた検量線からシリコンエピタキシャル層の炭素濃度が所定濃度以下となるように気相成長速度を選択・制御することで、炭素不純物濃度の低減を図ることができ、安定して高品質(低不純物濃度)シリコンエピタキシャル層を有するシリコンエピタキシャルウェーハを製造することができることを発見し、本発明を完成させた。
以下、図1を参照して、本発明の実施の形態のシリコンエピタキシャルウェーハの製造方法を説明するが、本発明はこれに限定されない。
以下の例では、原料ガスとしてトリクロルシランを、シリコンエピタキシャル層に取り込まれる不純物を炭素とする場合について説明するが、本発明はもちろんこれに限定されない。原料ガスとしては、トリクロルシランの他には、ジクロロシランやモノシラン等を採用しうる。また、不純物は、原料ガスに含まれる炭素以外の不純物(P、As、B、Al等)とすることができる。
まず、図1(a)に示すように、原料ガスの不純物濃度毎に、シリコンエピタキシャル層の気相成長速度とシリコンエピタキシャル層の不純物濃度の関係を示す検量線を予め求める予備工程を行う。
これは、例えば、ガスクロマトグラフィー等によって不純物濃度を予め測定しておいた原料ガスを準備して、この原料ガスを用いてシリコン単結晶基板上に、成長速度を振ってシリコンエピタキシャル層を形成する。そして作製したエピタキシャルウェーハのエピタキシャル層の不純物濃度を測定する。これによって、例えば図2に示されるような気相成長速度と不純物濃度との相関関係を示す検量線が得られる。
そして、図1(b)に示すように、先の予備工程において予め求めておいた検量線から、これから使用する原料ガスの不純物濃度に応じたシリコンエピタキシャル層の目標不純物濃度以下となる気相成長速度を算出する(算出工程)。
そして、図1(c)に示すように、気相成長装置の反応容器内に備えられたサセプタに搬送装置を用いてシリコン単結晶基板を載置する(仕込み工程)。
このとき用いる気相成長装置やサセプタは特には限定されず、一般的なものを用いれば良い。
次いで、図1(d)に示すように、反応容器内に水素ガスを流した状態で、反応容器内の温度をシリコン単結晶薄膜を気相成長するための成膜温度まで昇温する(昇温工程)。この成膜温度は基板表面の自然酸化膜を水素で除去できる1000℃以上に設定することができる。
次いで、図1(e)に示すように、反応容器内を成膜温度に保持したままで、水素ガスとともに原料ガスおよびドーパントガスをそれぞれ所定流量で供給し、所定膜厚となるまでシリコンエピタキシャル層を気相成長させる(成膜工程)。
この時に、算出した気相成長速度以下の成長速度となるように、原料ガスの流量やシリコン単結晶基板の温度等を制御する。なお、気相成長速度の制御は、上述の方法に限られないが、原料ガスの流量の制御が最も容易であり、且つ精密に制御することができる。
上述したように、シリコンエピタキシャル層内に取り込まれる不純物の量は、原料ガスの不純物濃度およびエピタキシャル層の成長速度と相関がある(図2参照)。
従って、シリコンエピタキシャル層の気相成長速度と不純物濃度の関係を示す検量線を原料ガスの不純物濃度毎に求めておき、そして使用する原料ガスの不純物濃度に応じたシリコンエピタキシャル層の目標不純物濃度以下となる気相成長速度をこの検量線から算出する。更に、この算出した気相成長速度以下となるように成膜工程の条件を調整する。
これによって、所望の不純物濃度以下のシリコンエピタキシャル層を安定して気相成長させることができ、デバイス特性の良好なシリコンエピタキシャルウェーハを高歩留りで製造することができる。
この後に、図1(f)に示すように、原料ガスおよびドーパントガスの供給を停止し、キャリアガスである水素を流しながら反応容器内の温度を下降させてシリコンエピタキシャルウェーハを冷却する(冷却及び搬送工程)。
この冷却及び搬送工程の際、800℃から400℃程度の間で、水素雰囲気から窒素雰囲気へと切り換えられる。
そして、図1(g)に示すように、窒素雰囲気のままで取り出し温度に至ったら気相成長装置からシリコンエピタキシャルウェーハを取り出す(取り出し工程)。
これによって、シリコンエピタキシャル層の不純物濃度が目標以下となったシリコンエピタキシャルウェーハを安定且つ効率的に製造することができる。また、シリコンエピタキシャル層の気相成長速度を制御することで実施できるので、ウェーハ製造メーカー側で実施でき、原料ガスメーカーの事情に左右されることなく安定して高品質なシリコンエピタキシャルウェーハを製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1,2)
予めガスクロマトグラフィーにより炭素含有化合物メチルシラン類の濃度を測定し、それらの濃度から化合物の組成比を元にトリクロルシラン中の炭素濃度を求めた、炭素濃度の異なる5水準(0.07ppmW,0.13ppmW,0.2ppmW,0.4ppmW,0.67ppmW)のトリクロルシランを準備した。
これらのトリクロルシランを原料とし、シリコン単結晶基板上に成長速度を0.5〜6.0μm/minまで振って、10μm厚みのエピタキシャル層を形成した。
このようにして作製したエピタキシャルウェーハのエピタキシャル層について、フォトルミネッセンス法を用いて、炭素濃度を測定した。
その結果、図2に示されるように、エピタキシャル層中の炭素濃度と成長速度の間に明確な相関が得られた。
すなわち、シリコンエピタキシャル層中の炭素濃度は、原料のトリクロルシラン中の炭素濃度が高いほどシリコンエピタキシャル層中に取り込まれる炭素濃度が高くなる。更に、エピタキシャル層の成長速度が遅いほど低くなる。
なお、図2は、シリコンエピタキシャル層の成長速度とシリコンエピタキシャル層中の炭素濃度の関係を、原料ガス濃度毎に示した検量線である。
そして、所望のエピタキシャル層中の炭素濃度を5×1014atoms/cm以下と想定し、先に得られた検量線を用いてそれぞれの炭素濃度のトリクロルシランに適した成長速度を求めた。
その結果、炭素濃度0.4ppmWのトリクロルシランに対しては、最大3.0μm/minの成長速度であればエピタキシャル層の炭素濃度は5×1014atoms/cm以下となることが予想された。
また、炭素濃度0.07ppmWのトリクロルシランの場合は、今回得られている検量線の範囲では成長速度6μm/minであってもエピタキシャル層中の炭素濃度は2.5×1014atoms/cmと予想され、所望の5×1014atoms/cm以下になることが想定される。
これをもとに、炭素濃度0.4ppmWのトリクロルシランに対しては、成長速度3.0μm/minを選択して、シリコンエピタキシャル層を形成した(実施例1)。
また、炭素濃度0.07ppmWのトリクロルシランに対しては、6.0μm/minを選択し、シリコンエピタキシャル層を形成した(実施例2)。
この実施例1,2においては、いずれも反応温度は1150℃とし、原料のトリクロルシランガスの流量を、実施例1では7L/min、実施例2では20L/minとした。また、エピタキシャル層の厚さはいずれも20μmとした。
そして、作製したシリコンエピタキシャルウェーハのシリコンエピタキシャル層中の炭素濃度を、フォトルミネッセンス法によって評価した。その結果を表1に示す。
(比較例1,2)
次に比較例として、トリクロルシラン中の炭素濃度が未知の2種類の原料A(比較例1),原料B(比較例2)について、成長速度を4.0μm/minと固定し、エピタキシャル層を成膜した。
この比較例1,2では、いずれも反応温度は1150℃とし、原料のトリクロルシランガスの流量を、比較例1,2ともに12L/minとした。またエピタキシャル層の厚さはいずれも20μmとした。
そして実施例1,2と同様にシリコンエピタキシャル層の炭素不純物濃度を測定した。また原料A,Bの不純物濃度について、成膜後に実施例1,2と同様の方法で炭素濃度を評価した。その結果を表1に示す。
Figure 0005316487
表1に示すように、実施例1,2のシリコンエピタキシャルウェーハのシリコンエピタキシャル層中の炭素濃度を測定した結果、実施例1の場合4.8×1014atoms/cm、実施例2の場合3.0×1014atoms/cmとなり、所望の5×1014atoms/cm以下のエピタキシャルウェーハが得られた。
一方、比較例1の場合、原料Aの炭素濃度が0.4ppmWであり、エピタキシャル層の炭素濃度は8.0×1014atoms/cmとなり、所望の5×1014atoms/cmを大きく超えてしまった。これは図2に示すように、炭素濃度が所望の5×1014atoms/cm以下となる成長速度より早い速度でエピタキシャル成長させたためと考えられる。
また、比較例2の場合は、原料Bの炭素濃度が0.07ppmWと低く、エピタキシャル層の炭素濃度も1.5×1014atoms/cmと低くなった。しかし原料ガス濃度が同じであった実施例2に比べて、成長速度が遅く、生産性が劣っていた。
すなわち、比較例2の場合は、生産性に余裕がある上、偶然原料ガスの不純物濃度が低かったからエピタキシャル層の炭素濃度が低くなっただけである。
そして、検量線を用いない比較例の場合、比較例1に示すように、原料ガスの炭素不純物濃度が高かった場合に所望の濃度以上の不純物濃度のシリコンエピタキシャル層となってしまうことを防止することができず、歩留りが低下することになる。
このように、本発明によれば、原料ガスの不純物濃度に左右されることなく安定して低不純物濃度のシリコンエピタキシャル層を有するシリコンエピタキシャルウェーハを効率的に製造することができることが判った。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. 気相成長装置内に原料ガスを供給して、シリコン単結晶基板上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、
    前記原料ガスの不純物濃度毎に、所定の温度で前記原料ガスの流量を変えることによって気相成長速度を変えて、前記シリコンエピタキシャル層の気相成長速度と前記シリコンエピタキシャル層の不純物濃度の関係を示す検量線を予め求めておき、
    該検量線から、使用する原料ガスの不純物濃度に応じた前記シリコンエピタキシャル層の目標不純物濃度以下となる前記気相成長速度を算出し、
    該算出気相成長速度以下の成長速度となるように前記シリコンエピタキシャル層を、所定の温度で前記原料ガスの流量を変えることによって前記気相成長速度を変えて気相成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記原料ガスとしてトリクロルシランを用いることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記シリコンエピタキシャル層中に取り込まれる不純物を、炭素とすることを特徴とする請求項1または請求項2に記載のシリコンエピタキシャルウェーハの製造方法。
JP2010143351A 2010-06-24 2010-06-24 シリコンエピタキシャルウェーハの製造方法 Active JP5316487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010143351A JP5316487B2 (ja) 2010-06-24 2010-06-24 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143351A JP5316487B2 (ja) 2010-06-24 2010-06-24 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2012009581A JP2012009581A (ja) 2012-01-12
JP5316487B2 true JP5316487B2 (ja) 2013-10-16

Family

ID=45539816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143351A Active JP5316487B2 (ja) 2010-06-24 2010-06-24 シリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5316487B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078667A (ja) * 2012-10-12 2014-05-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
EP2779220B1 (en) * 2013-03-12 2017-10-25 GLobalWafers Japan Co., Ltd. Saturation voltage estimation method and silicon epitaxial wafer manufaturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116487B2 (ja) * 1991-11-22 2000-12-11 ソニー株式会社 半導体エピタキシャル基板の製造方法
JP2000031060A (ja) * 1998-07-10 2000-01-28 Hitachi Cable Ltd Iii−v族化合物半導体気相エピタキシャル成長方法及び成長装置

Also Published As

Publication number Publication date
JP2012009581A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5152435B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
US20100176491A1 (en) Epitaxially Coated Silicon Wafer and Method For Producing Epitaxially Coated Silicon Wafers
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2007182330A (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
JP4733882B2 (ja) 炭化珪素単結晶及びその製造方法並びに炭化珪素単結晶育成用炭化珪素結晶原料
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5996406B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP5316487B2 (ja) シリコンエピタキシャルウェーハの製造方法
EP3112504B1 (en) Method for producing epitaxial silicon carbide wafer
JP5589867B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2011074176A1 (ja) シリコンエピタキシャルウェーハの製造方法
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
WO2020158657A1 (ja) 成膜装置及び成膜方法
JP2013055231A (ja) エピタキシャルウェーハの製造方法
JP5533428B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP7457486B2 (ja) エピタキシャルウェーハの製造方法
JP6628581B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP5877500B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2016115794A (ja) 窒化物半導体テンプレートの製造方法
JP2014013835A (ja) シリコンエピタキシャルウェーハの製造方法
JP2011018725A (ja) エピタキシャルウェーハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5316487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250