JP2014013835A

JP2014013835A - シリコンエピタキシャルウェーハの製造方法

Info

Publication number: JP2014013835A
Application number: JP2012150748A
Authority: JP
Inventors: Yoshiharu Kato; 加藤芳春
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2012-07-04
Filing date: 2012-07-04
Publication date: 2014-01-23

Abstract

【課題】Ａｓを高濃度にドープした低抵抗率のシリコン単結晶基板において、エピタキシャル成長中のオートドープを抑制することにより、抵抗率分布の良好なシリコンエピタキシャルウェーハを得ることができるシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】反応容器内に支持されたサセプタ上にシリコン単結晶基板を載置し、該シリコン単結晶基板をベークしたのち、該シリコン単結晶基板上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶基板は、Ａｓを７．８×１０^１８／ｃｍ^３以上ドープした低抵抗シリコン単結晶基板であり、前記ベークに要する時間が６０秒以上６００秒以下であるようにした。
【選択図】図１

Description

本発明は、シリコンエピタキシャルウェーハの製造方法に関し、特にＮ型の低抵抗率のシリコン単結晶基板を用いたシリコンエピタキシャルウェーハの製造方法に関する。

シリコンエピタキシャルウェーハ（以下単に「エピタキシャルウェーハ」と称す）は、例えば以下の通りにして製造される。

即ち、シリコン単結晶基板（以下単に「基板」と称す）を気相成長装置の反応容器内に載置し、水素ガスを流した状態で、１１００℃〜１２００℃まで反応容器内を昇温する（昇温工程）。

反応容器内の温度が１１００℃以上になると、基板表面に形成されている自然酸化膜（SiO₂: Silicon Dioxide）が除去される（ベーク工程）。この状態で、トリクロロシラン（HCl₃Si: Trichlorosilane）等のシリコン原料ガス、ジボラン（B₂H₆: Diborane）あるいはホスフィン（PH₃: Phosphine），アルシン（AsH₃: Arsine）等のドーパントガスを水素ガスとともに反応容器内に供給する。こうして基板の主表面にシリコン単結晶薄膜（以下単に「薄膜」と称す）を気相成長させる（成膜工程）。

このようにして薄膜を気相成長させた後に、原料ガスおよびドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる（冷却工程）。

エピタキシャルウェーハに対する品質について、薄膜の膜厚と抵抗率のウェーハ面内の均一性（今後、「膜厚分布」と「抵抗率分布」と称す）の向上がデバイスメーカーから要求されている。この中で特に抵抗率分布について更なる改善をして欲しいという要望が強い。

ところで、上述の通りにエピタキシャルウェーハを製造する過程のうち、成膜工程では(i)成膜温度、(ii)原料ガス供給量、(iii)反応圧力の３要素が重要であり、これらを意図的に変えることで膜厚分布と抵抗率分布の調整ができる。これら３要素がエピタキシャルウェーハの面内で均一であれば膜厚分布及び抵抗率分布が最良になるはずである。

しかし、上記した要素以外にも、抵抗率分布に関し、意図的に変えることの出来ない重要な要素として、基板から発生する(iv)アウトガスがある。

抵抗率分布とアウトガスの関係について以下に説明をする。成膜工程では成膜温度で基板がアニールされるため、基板からドーパントを含むアウトガスが発生する。アウトガスは特に基板裏面から発生し表面側に回り込む。同時に基板表面では気相成長が行われているため、アウトガスは基板のエッジ部付近に大きく影響することとなる。

基板表面での気相成長はプロセスガスによって行われているが、このアウトガスが混ざってエピタキシャル層中に取り込まれる（かかる現象を今後、「オートドープ」と称する）。従って、エピタキシャルウェーハの中心部分とエッジ部で取り込まれたドーパント量に違いが生じ、特に気相成長中のアウトガスが多くなるＡｓの低抵抗基板（概ね０．００７Ω・ｃｍ以下）ではその影響が顕著になる。

昨今、低耐圧Ｐ−ＭＯＳデバイス用途に、基板を非常に低抵抗率にしたエピタキシャルウェーハの要求が高まっている。中でもＡｓ（砒素）を多量にドープしてチョクラルスキー（ＣＺ）法により育成されたシリコン単結晶を基板にしたＮ／Ｎ^＋＋＋（１．７×１０^１９／ｃｃ程度）シリコンエピタキシャルウェーハがこれからの主流の一つとして注目されている。

しかし、Ａｓが高濃度にドープされた低抵抗シリコン単結晶基板は、Ａｓが過飽和状態にドープされているため、エピタキシャル膜の成膜工程での熱処理で簡単に拡散してしまう。このため、基板のエッジ部に形成された酸化膜を除去するノジュール処理を行った部分からのオートドープによってエピタキシャル層の抵抗率低下や遷移領域のプロファイルダレが起きやすいという問題があった。従って、ウェーハの中心部と周辺部とでプロファイルが異なり抵抗率分布が悪化してしまうことから、改善が望まれていた。

例えば、特許文献１には、シリコン結晶育成時にリンのような所定の電気抵抗率降下用ドーパントとゲルマニウムがドープされたシリコン結晶基板をベースにしたエピタキシャルシリコンウェーハにおいて、ミスフィット転位とスタッキングフォルトの双方を抑制するようにしたエピタキシャルウェーハの製造方法を開示しており、１１５０〜１２００℃の範囲内の温度で３５秒以上のベーク処理を行うことを開示している。

しかしながら、特許文献１では、Ａｓは蒸発しやすいので、シリコン結晶中のＡｓ濃度を十分に高くすることが難しく、低い抵抗率をもつＡｓドープのシリコン結晶基板を製造することが難しいと記載されているように、Ａｓの代わりにリンのような或る種の電気抵抗率降下用ドーパントを採用しており、Ａｓが高濃度にドープされた低抵抗シリコン単結晶基板の抵抗率分布の改善については何ら開示していない。

また、特許文献２では、Ａｓドープの超低抵抗シリコンウェーハ上にエピタキシャル成長させる際に、簡易な方法で、積層欠陥の発生を防止することができるシリコンエピタキシャルウェーハの製造方法が開示されているが、ベーク時間については特に開示されていない。

さらに、特許文献３は、ＣＺ法により育成されたシリコン単結晶ウェーハに特定の低温熱処理を施し、その後シリコンウェーハに特定の中温熱処理を施した後、エピタキシャル成長処理を行うようにしたエピタキシャルシリコンウェーハの製造方法を開示している。特許文献３には、６０秒のベーク時間が開示されているが、Ａｓドープのシリコン単結晶基板については、何ら開示していない。

さらにまた、特許文献４は、シリコンウェーハをエピタキシャル成長により被層する際、歩留まりを高める一方、エッジロールオフの小さいエピタキシャル成長シリコンウェーハを製造するようにしたエピタキシャルシリコンウェーハの製造方法を開示しており、１２０秒のベーク時間が開示されているが、Ａｓドープのシリコン単結晶基板については、何ら開示していない。

特開２０１０−１５３６３１号公報特開２０１１−４４５０５号公報特開２００１−７７１２０号公報特開２００７−８８４６９号公報

本発明は、上記従来技術の問題点に鑑みてなされたもので、Ａｓを高濃度にドープした低抵抗率のシリコン単結晶基板において、エピタキシャル成長中のオートドープを抑制することにより、抵抗率分布の良好なシリコンエピタキシャルウェーハを得ることができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。

上記課題を解決するために本発明者らは鋭意研究を重ねた結果、エピタキシャル成長を行う前にウェーハをベークする工程において時間を長くした場合にオートドープの影響が小さくなり、エピタキシャルウェーハの抵抗率分布が良化することを見出し、本発明に至った。

本発明のシリコンエピタキシャルウェーハの製造方法は、反応容器内に支持されたサセプタ上にシリコン単結晶基板を載置し、該シリコン単結晶基板をベークしたのち、該シリコン単結晶基板上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶基板は、Ａｓを７．８×１０^１８／ｃｍ^３以上ドープした低抵抗シリコン単結晶基板であり、前記ベークに要する時間が６０秒以上６００秒以下であることを特徴とする。

このように、Ａｓを７．８×１０^１８／ｃｍ^３以上ドープした低抵抗シリコンウェーハの場合には、従来は３０秒以下で行われていたベーク時間を６０秒以上と長くすることで、オートドープの影響が小さくなり、エピタキシャルウェーハの抵抗率分布が良化する。ベーク時間については生産性も考慮すると６００秒以下が理想的である。ベーク時間が６００秒を超えると生産性が悪くなる上に、効果も飽和してしまうからである。

基板の抵抗が低く、エピタキシャル層の抵抗が高い程、オートドープの影響を受け易くなるため、Ａｓを高濃度にドープした低抵抗シリコンウェーハに特に効果がある。そして、エピタキシャル層の抵抗率が比較的高い（エピタキシャル層抵抗率：０．７Ω・ｃｍ以上）条件にした場合では効果がさらに顕著になる。

本発明によれば、Ａｓを高濃度にドープした低抵抗率のシリコン単結晶基板において、エピタキシャル成長中のオートドープを抑制することにより、抵抗率分布の良好なシリコンエピタキシャルウェーハを得ることができるシリコンエピタキシャルウェーハの製造方法を提供することができるという著大な効果を奏する。

本発明を適用した実施の形態のシリコンエピタキシャルウェーハの製造方法を示すフローチャートである。本発明の実施例と比較例にて成膜を行ったエピタキシャルウェーハのエピタキシャル層の抵抗率のウェーハ面内分布（％）である。本発明の実施例と比較例にて成膜を行ったエピタキシャルウェーハのウェーハ中心部のエピタキシャル層の抵抗率をＳＲ測定にて測定した結果を示すグラフである。本発明の実施例と比較例にて成膜を行ったエピタキシャルウェーハのウェーハエッジ部のエピタキシャル層の抵抗率をＳＲ測定にて測定した結果を示すグラフである。

図１を参照して、本発明のシリコンエピタキシャルウェーハの一つの実施の形態に係る製造方法を説明する。

先ず、搬送装置を用いて、気相成長装置の反応容器内に備えられたサセプタにシリコン単結晶基板を載置する（仕込み工程、図１のステップ１０）。

次いで、反応容器内に水素ガスを流した状態で、シリコン単結晶薄膜を気相成長するための成膜温度まで反応容器内の温度を昇温する（昇温工程、図１のステップ１２）。この成膜温度は基板表面の自然酸化膜を水素で除去できる１０００℃以上に設定する。

次に成膜温度を保持したままで水素ガスのみを反応容器内に導入しウェーハ表面の自然酸化膜を除去する（ベーク工程、図１のステップ１４）。

このベーク工程において、自然酸化膜の除去と同時にウェーハ表面とエッジ部からドーパントのＡｓを含むアウトガスが発生する。

ベーク時間が長ければウェーハ表層のドーパント濃度が下がり、エピタキシャル層の成膜工程に切り替わった際のアウトガス量が減少しエピタキシャル層へのオートドープの影響が小さくなる。ベーク時間については、従来は３０秒程度で行われていたが本発明では６０秒以上６００秒以下で処理を行うことにより、基板からエピタキシャル層へのオートドープの影響が小さくなるため、エピタキシャル層の抵抗率分布が良好なエピタキシャルウェーハを得ることが出来る。

次いで、反応容器内を成膜温度に保持したままで、水素ガスとともに原料ガスおよびドーパントガスをそれぞれ所定流量で供給し、所定膜厚となるまで薄膜を成長させる（成膜工程、図１のステップ１６）。

反応容器内の温度を下降させて取出温度までエピタキシャルウェーハを冷却する（冷却工程、図１のステップ１８）。この冷却工程では、８００℃から４００℃程度の間で、水素雰囲気から窒素雰囲気へと切換えられる。そして、窒素雰囲気のままで取り出し温度に至ったら気相成長装置からエピタキシャルウェーハを取り出す（取り出し工程、図１のステップ２０）。

その後、エピタキシャルウェーハを洗浄し（洗浄工程、図１のステップ２２）、エピタキシャルウェーハ上の異物（パーティクル）をパーティクルカウンターにより測定し（パーティクル計測工程、図１のステップ２４）、不良ウェーハを選別（選別工程、図１のステップ２６）する。

このようにして、抵抗率分布の良好なシリコンエピタキシャルウェーハを得ることができる。

以下、本発明を実施例により説明する。但し、本発明は実施例に示す態様に限定されるものではない。

（実施例１）
Ａｓを７．８×１０^１８／ｃｍ^３ドープした、直径１５０ｍｍ（６インチ）のシリコン単結晶をＣＺ法により引き上げ、ワイヤーソーによりスライスし、エッジグラインディング、ラッピング、エッチング工程を行った。次いで、裏面保護酸化膜は、常圧ＣＶＤ装置を用いて、ＳｉＨ_４とＯ_２ガスを用いて厚さ約５００ｎｍの酸化膜を形成した。このようにして、基板抵抗率０．００７Ω・ｃｍのＡｓ基板を得た。

得られた基板抵抗率０．００７Ω・ｃｍのＡｓ基板を反応容器内に支持されたサセプタ上に載置し、６０秒のベーク工程を行った。その後、シリコン原料ガスとしてトリクロロシラン、ドーパントガスとしてアルシンを水素ガスとともに反応容器内に供給し、エピタキシャル層の抵抗率１．０Ω・ｃｍの条件でエピタキシャル成膜を行った。その後、図１に示したように、冷却工程〜選別工程まで経た後、作製されたシリコンエピタキシャルウェーハのエピタキシャル層の抵抗率の面内分布の結果を図２に示す。図２において、抵抗率の面内分布は、±％＝（最大値―最小値）／（最大値＋最小値）として計算した。

また、実施例１で得られたエピタキシャルウェーハのウェーハ中心部とエッジ部の広がり抵抗プロファイル（SRP: Spreading Resistance Profile）を測定した。その結果を図３及び図４に示す。

（比較例１）
基板抵抗率０．００７Ω・ｃｍのＡｓ基板を用い、ベーク時間を２０秒とした以外は実施例１と同様にして、エピタキシャル層の抵抗率１．０Ω・ｃｍの条件でエピタキシャル成膜を行った。その後、図１に示したように、冷却工程〜選別工程まで経た後、作製されたシリコンエピタキシャルウェーハのエピタキシャル層の抵抗率の面内分布の結果を図２に示す。

また、比較例１で得られたエピタキシャルウェーハのウェーハ中心部とエッジ部の広がり抵抗プロファイル（SRP: Spreading Resistance Profile）を測定した。その結果を図３及び図４に示す。

（比較例２）
基板抵抗率０．００７Ω・ｃｍのＡｓ基板を用い、ベーク時間を４０秒とした以外は実施例１と同様にして、エピタキシャル層の抵抗率１．０Ω・ｃｍの条件でエピタキシャル成膜を行った。その後、図１に示したように、冷却工程〜選別工程まで経た後、作製されたシリコンエピタキシャルウェーハのエピタキシャル層の抵抗率の面内分布の結果を図２に示す。

また、比較例２で得られたエピタキシャルウェーハのウェーハ中心部とエッジ部の広がり抵抗プロファイル（SRP: Spreading Resistance Profile）を測定した。その結果を図３及び図４に示す。

＜抵抗率の面内分布＞
図２からわかるように、実施例１のベーク時間が６０秒の場合には、エピタキシャル層の抵抗率分布は低下し、良好であった。一方、比較例１のベーク時間が２０秒の場合には、エピタキシャル層の抵抗率分布はベーク時間が６０秒の場合よりも上昇し、悪化した。また、比較例２のベーク時間が４０秒の場合、エピタキシャル層の抵抗率分布はベーク時間が６０秒の場合よりも上昇し、悪化した。このように、ベーク時間が長い程、エピタキシャル層の抵抗率分布は低下し、良化傾向になった。

＜ウェーハ中心部とエッジ部の広がり抵抗プロファイル＞
図３に示すように、ベーク時間を長くした場合、ウェーハ中心部のプロファイルには変化がなかった。しかし、図４に示すように、ウェーハエッジ部のプロファイルには変化が見られ、ベーク時間を長くするとプロファイルが急峻になった。よって、ベーク時間を長くした方が、ウェーハ中心部とウェーハエッジ部の差が小さくなり、面内分布は良化する。

なお、本発明は、上記実施形態に限定されるものではない。例えば、本発明で薄膜を気相成長させる気相成長装置は限定されず、縦型（パンケーキ型）、バレル型（シリンダ型）、枚葉式等の各種気相成長装置に適用可能である。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims

反応容器内に支持されたサセプタ上にシリコン単結晶基板を載置し、該シリコン単結晶基板をベークしたのち、該シリコン単結晶基板上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶基板は、Ａｓを７．８×１０^１８／ｃｍ^３以上ドープした低抵抗シリコン単結晶基板であり、前記ベークに要する時間が６０秒以上６００秒以下であることを特徴とするシリコンエピタキシャルウェーハの製造方法。