JP5315944B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5315944B2
JP5315944B2 JP2008290134A JP2008290134A JP5315944B2 JP 5315944 B2 JP5315944 B2 JP 5315944B2 JP 2008290134 A JP2008290134 A JP 2008290134A JP 2008290134 A JP2008290134 A JP 2008290134A JP 5315944 B2 JP5315944 B2 JP 5315944B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
crystal substrate
silicon
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008290134A
Other languages
English (en)
Other versions
JP2010118464A (ja
Inventor
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008290134A priority Critical patent/JP5315944B2/ja
Publication of JP2010118464A publication Critical patent/JP2010118464A/ja
Application granted granted Critical
Publication of JP5315944B2 publication Critical patent/JP5315944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Description

本発明は、シリコン単結晶基板の表面にシリコン単結晶薄膜が形成されたエピタキシャルウエーハの製造方法に関する。
パワーMOSFET、IGBT等のパワー素子の素材として、シリコン単結晶基板の表面にエピタキシャル層を形成したシリコンエピタキシャルウエーハが使用されている。シリコンエピタキシャルウエーハの重要な品質項目の一つとして遷移幅がある。一般的に、エピタキシャルウェーハは、抵抗率の低いシリコン単結晶基板材に比較的抵抗率の高いエピタキシャル層が成膜された構造になっている。理想的には基板とエピタキシャル層の抵抗率の変化が階段状に急峻な形状になっていることが望ましいが、実際には抵抗率がなだらかに変化してしまう。このときの抵抗率変化領域が遷移幅である。
抵抗率がなだらかに変化する原因は、高温の反応中でのドーパント物質の拡散などがあるが、最も大きな要因の一つがオートドーピングである。オートドーピングとは、高温のエピタキシャルプロセスにおいてシリコン単結晶基板中のドーパント物質が外方拡散により反応炉内に放出され、それがエピタキシャル膜を形成する過程で、エピタキシャル膜中に混入する現象であり、この混入によりエピタキシャル膜の抵抗率は深さ方向で変化してしまう。
このように抵抗率がなだらかに変化し、遷移幅が広くなると、所定の抵抗率のエピタキシャル層を形成する為に、エピタキシャル膜を厚く形成する必要があり、その分コストがかかってしまう。また、低耐圧P−MOSデバイスなどでは遷移幅が広いこと自体が特性低下につながってしまう問題がある。
この問題を解決するために、エピタキシャルウエーハの製造では、エピタキシャル層を形成する前に、シリコン単結晶基板の裏面(エピタキシャル成長を行う面(表面)とは反対側の面)に保護膜を形成することが行われている。この保護膜はシリコン酸化膜であり、この膜をシリコン単結晶基板の裏面に形成することにより、シリコン単結晶の裏面からエピタキシャル膜へのオートドープが防止される。このような技術については、例えば、特許文献1や特許文献2に記載されている。
従来ではこのような裏面に保護膜が形成されたシリコン単結晶基板を用い、図3に示される以下の方法でエピタキシャルウェーハを製造していた。まず、シリコン単結晶基板をエピタキシャル成長装置の反応炉内に仕込む。次いで反応炉の中にキャリアガスとして水素ガスを導入して水素ガス雰囲気下で昇温、ベーク後、気相原料ガスを流してエピタキシャルウェーハを製造していた。
しかし、このような保護膜をシリコン単結晶基板の裏面に形成しても表面側から放出されるドーパント物質を抑え、オートドーピングを完全に抑えることはもちろん出来ない。そのため、成長初期は表面から放出されて反応炉内に充満したドーパント物質と、故意に原料ガス内に添加されたドーパント物質が足しあわされたドーパント量に対応する抵抗率のエピタキシャル膜が形成される。その後、エピタキシャル膜の成長と共にシリコン単結晶基板表面から放出されたドーパント物質の影響は少なくなり、故意に原料ガスに添加したドーパント量に応じた抵抗率のエピ膜が形成される。結果として抵抗率の深さ方向変化は急峻ではなくなり、遷移幅の広いエピタキシャルウェーハになってしまう。特に、リンドープ結晶やAsドープ結晶など、極低抵抗率基板を用いたエピタキシャルウェーハでは、遷移幅が広くなってしまう。
深さ方向の抵抗率変化がより急峻な、すなわち遷移幅の狭いエピタキシャルウェーハが望まれている。
特開昭58−95819号公報 特公平6−80634号公報
本発明は、上記事情に鑑みなされたもので、シリコン単結晶基板の表面上にエピタキシャル層(以下、シリコン単結晶薄膜)を気相成長させる工程を含むシリコンエピタキシャルウェーハの製造方法において、シリコン単結晶基板とシリコン単結晶薄膜間の抵抗率プロファイルが急峻で、抵抗率の遷移幅が小さいシリコンエピタキシャルウェーハの製造方法を提供することにある。
上記課題を解決するため、本発明では、シリコン単結晶基板の表面上にシリコン単結晶薄膜を気相成長させる工程を含むシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶薄膜を気相成長させる工程は、前記シリコン単結晶基板の少なくとも表面上の酸化膜を除去した後、不活性ガス雰囲気下で熱処理し、その後気相成長原料ガスを導入することで行うことを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する
このように、シリコン単結晶基板の酸化膜を除去した後に、不活性ガス雰囲気下で熱処理することにより、ドーピング物質の放出を抑制することができ、その後にエピタキシャル成長を行うことでオートドーピングを防止することができる。
また、前記酸化膜の除去は、前記シリコン単結晶基板に水素ガスによるベークをすることで行うことができる
また、この場合、前記不活性ガス雰囲気での熱処理は、前記水素ガスによるベーク後、該水素ガスを不活性ガスでパージして置換することで行い、その後前記気相成長原料ガスを導入してシリコン単結晶薄膜を気相成長させることで行うことができる
このように、酸化膜を除去するための水素ガスによるベークの後に、水素ガスを不活性ガスでパージして置換することで、高温条件下での水素ガスとシリコン単結晶基板の表面反応によって発生し、成長初期でのオートドーピングの原因となるドーパント物質を反応炉内から除去することができる。その後原料ガスを導入してエピタキシャル成長することによって、オートドーピングを抑制することができ、シリコン単結晶基板とシリコン単結晶薄膜間の深さ方向の抵抗率変化が急峻で、抵抗率の遷移幅が小さいシリコンエピタキシャルウェーハの製造が可能になる。
また、前記酸化膜の除去は、前記シリコン単結晶基板をフッ化水素を含む水溶液で洗浄することで行うことができる
また、この場合、前記不活性ガス雰囲気での熱処理は、前記酸化膜の除去後、不活性ガス雰囲気中で前記シリコン単結晶基板を昇温させることで行われ、その後前記気相成長原料ガスを導入してシリコン単結晶薄膜を気相成長させることで行うことができる
このように、フッ化水素を含む水溶液でシリコン単結晶基板を洗浄する方法で酸化膜を除去することによって、通常の酸化膜除去方法である水素ガスベークで生じるドーパント物質の放出を防ぐことができる。そして、この酸化膜が除去されたシリコン単結晶基板を不活性ガス中で昇温させ、その後エピタキシャル成長することで、成長初期でのオートドーピングによる過剰なドーパント物質の混入を避けることができ、深さ方向の抵抗率変化が急峻で遷移幅の狭い半導体ウェーハの製造方法を提供することが出来る。また、フッ化水素を含む水溶液でシリコン単結晶基板を洗浄する基板前処理であれば、一般的に行われているシリコン単結晶基板の前洗浄工程で実施することが出来、特別な設備を取り入れる必要も無い為、低コストで基板表面の酸化膜を除去することが可能となる。
また、前記シリコン単結晶基板は、抵抗率が1mΩ・cm以上20mΩ・cm以下のものを用いることが好ましい
このような抵抗率が低いシリコン単結晶基板ほど基板中のドーパント物質濃度が高くなり、それに応じて高温の水素ガス雰囲気中でのドーパント物質の放出量も多くなる。その結果、単結晶薄膜成長初期の抵抗率プロファイルへの影響も大きい。すなわち、このような抵抗率の低いシリコン単結晶基板を本発明において用いた場合、得られる改善効果も大きい。
また、前記シリコン単結晶基板は、裏面に保護膜が形成されたものを用いることが好ましい
このように、シリコン単結晶基板の裏面に保護膜が形成されたものを用いることによって、オートドーピングをより効果的に抑制できる。

本発明のシリコンエピタキシャルウェーハの製造方法を用いれば、シリコン単結晶基板の表面上にシリコン単結晶薄膜を気相成長させる工程を含むシリコンエピタキシャルウェーハの製造方法において、シリコン単結晶基板とシリコン単結晶薄膜間の抵抗率プロファイルが急峻で、抵抗率の遷移幅が小さいシリコンエピタキシャルウェーハを製造することができる。
以下、本発明についてより具体的に説明する。
前述のように、従来、シリコン単結晶基板の裏面側に保護膜を形成しても、シリコン単結晶基板の表面側から放出されるドーパント物質を抑えることができず、結果として、シリコン単結晶基板とシリコン単結晶薄膜間の抵抗率プロファイルが急峻でなくなり、抵抗率の遷移幅が広いシリコンエピタキシャルウェーハになってしまっていた。
そこで、本発明者は、シリコン単結晶基板からの外方拡散によるドーパント物質の放出を抑える方法について検討を行ってきた。その結果、シリコン単結晶基板からのドーパント物質の放出は、キャリアガスとして用いられる水素の存在に大きく影響されることを見出した。つまり、本発明者は、高温条件下での水素ガスとシリコン単結晶基板の表面反応によりドーパント物質が水素化合物として反応炉内に放出され、水素ガスと共に反応炉内に放出され続け、エピタキシャル成長初期におけるオートドーピングの原因になることを見出し本発明をなすに至った。
すなわち、本発明者は、少なくとも、シリコン単結晶基板の表面上にシリコン単結晶薄膜を気相成長させる工程を含むシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶薄膜を気相成長させる工程は、前記シリコン単結晶基板の酸化膜を除去した後、不活性ガス雰囲気下で熱処理し、その後気相成長原料ガスを導入することで行うことを特徴とするシリコンエピタキシャルウェーハの製造方法を用いることで、初期のオートドーピングが抑制されることを見出した。
ここで、本発明のシリコン単結晶薄膜の製造工程を図1を用いて以下に詳述する。
まず、シリコン単結晶基板をエピタキシャル成長装置の反応炉内に仕込む。次いで、酸化膜(例えば、自然酸化膜)の除去は、シリコン単結晶基板に水素ガスによるベークをすることで行い(図1(A))、また、不活性ガス雰囲気での熱処理は、水素ガスによるベーク後、水素ガスの供給を停止し、該水素ガスを不活性ガスでパージして置換することで行い(図1(B))、その後気相成長原料ガスを導入してシリコン単結晶薄膜を気相成長させる(図1(C))ことで行うことができる。
このように、酸化膜の除去は、前記シリコン単結晶基板に水素ガスによるベークをすることで行われる(図1(A))。高温条件下で水素ガスによるベークを行うことで、前述のように水素ガスとシリコン単結晶基板の表面反応により、ドーパント物質は水素ガスと反応し、水素化合物として反応炉内に放出される。そのため、水素ガス雰囲気中のベークプロセスにおいて、ドーパント物質は放出され続け、水素ガスと共に反応炉内に充満している。しかしその後、該水素ガスを不活性ガスでパージして置換し(図1(B))、その後気相成長をさせることで(図1(C))、成長初期でのオートドーピングによる過剰なドーピング物質の混入を避けることができる。ドーパント物質を含んだ水素ガスをパージするガスが不活性ガスであれば、シリコン単結晶基板表面にて、ドーパント物質との表面反応が起きないため、ドーパント物質の反応炉内への放出は起きない。また、不活性ガス雰囲気であれば、新たにシリコン単結晶基板表面に酸化膜が形成されることもない。そのため、不活性ガスを用いてベークプロセス後のドーパント物質を含む水素ガスを完全にパージすれば、成長初期でのオートドーピングの原因となるドーパント物質を反応炉内から除去することが出来るようになり、深さ方向抵抗率プロファイルが急峻で、抵抗率の遷移幅が小さいシリコンエピタキシャルウェーハを提供することが出来る。
また、不活性ガス雰囲気での熱処理は、ドーパント物質を含む水素ガスをパージすることが目的のため、1分間程度の熱処理で十分である。
また、本発明者は、図2で示される以下の方法でも、深さ方向の抵抗率プロファイルが急峻で、抵抗率の遷移幅が小さいシリコンエピタキシャルウェーハを提供することが出来ることを見出した。
酸化膜の除去は、シリコン単結晶基板をフッ化水素を含む水溶液で洗浄することで行うことができる(図2(D))。次いで、この単結晶基板をエピタキシャル成長装置の反応炉内に仕込み、その後の不活性ガス雰囲気での熱処理は、不活性ガス雰囲気中で前記シリコン単結晶基板を昇温させることで行い(図2(E))、その後気相成長原料ガスを導入してシリコン単結晶薄膜を気相成長させることで行う(図2(F))。
上記方法では、酸化膜の除去は、シリコン単結晶基板をフッ化水素を含む水溶液で洗浄することで行うことができる(図2(D))。前述のように、ドーパント物質の放出は水素ガスとシリコン単結晶基板の表面反応で生じる。そのため、気相成長ガスを反応炉内に導入する直前までシリコン単結晶基板を水素ガス雰囲気にさらさなければ、ドーパント物質の放出は起きない。一方で、単結晶薄膜の形成を行うには基板表面の酸化膜を除去する必要があり、そのために通常水素雰囲気中でのベークプロセスが必要となっている。すなわち、酸化膜をあらかじめ除去しておき、かつ、不活性ガス雰囲気で昇温させることで、新たに酸化膜が形成されないようにすることで、水素雰囲気中でのベークは必要でなくなる。よって、本発明者は、上記のように酸化膜が除去されたシリコン単結晶基板を不活性ガス雰囲気中で昇温させ(図2(E))、そのまま水素ガスによるベークを行うことなく気相成長原料ガスを導入して気相成長させることで(図2(F))、ドーパント物質の放出を抑制でき、深さ方向抵抗率変化が急峻で遷移幅の狭いエピタキシャルウェーハの製造方法を提供することが出来る。また、このようなフッ化水素を含む水溶液でシリコン単結晶基板を洗浄する基板前処理であれば、一般的に行われているシリコン単結晶基板の前洗浄工程で実施することが出来、特別な設備を取り入れる必要も無い為、低コストで基板表面の酸化膜を除去することが可能となる。
なお、本発明で用いるシリコン単結晶基板は、抵抗率が1mΩ・cm以上20mΩ・cm以下のものが好ましい。シリコン単結晶基板の抵抗率が低いほど基板中のドーパント物質濃度が高くなり、それに応じて高温の水素雰囲気中でのドーパント物質の放出量も多くなる。その結果、エピタキシャル膜成長初期の抵抗率プロファイルへの影響も大きい。すなわち、このような抵抗率の低いシリコン単結晶基板を本発明に用いた場合、得られる改善効果も大きい。
また、必要に応じてシリコン単結晶基板の裏面に保護膜を形成することが好ましく、保護膜を形成することで更にオートドーピングを抑制することができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
本発明の実施例では、シリコン単結晶基板の直径は150mm、厚みは625μm、面取り部の幅は250μm、抵抗率は5.5mΩ・cm、裏面保護膜の膜厚は裏面側の主面で5000オングストロームとした。
(実施例1)
上記シリコン単結晶基板を、エピタキシャル成長装置の反応炉内に仕込み、反応炉の中にキャリアガスとして水素ガスを導入して水素ガス雰囲気で1,125℃まで昇温し、そのまま水素ガス雰囲気で10〜60秒ベークすることで表面の酸化膜を除去した。その後、Arガスにより水素ガスを完全にパージしたのち、水素をキャリアガスとして原料ガスであるTCSガスとドーパントガスの混合ガスを20L/min流して、所定の抵抗率・厚みまで成長させ、水素ガス雰囲気にて冷却してエピタキシャルウェーハを取り出した。
製造されたエピタキシャルウエーハについて、抵抗率の深さ方向プロファイルを広がり抵抗測定器(SR法)により測定した。図4は、実施例1における抵抗率の深さ方向プロファイルである。シリコン単結晶基板からシリコン単結晶薄膜間の抵抗率変化は非常に急峻で、遷移幅は0.5μm以下と非常に狭かった。
(実施例2)
基板前処理として、上記シリコン単結晶基板をフッ化水素を含む水溶液で洗浄することで酸化膜を除去した。この酸化膜が除去されたシリコン単結晶基板をエピタキシャル成長装置の反応炉内に仕込み、不活性ガスとしてArガスを導入し、Arガス雰囲気下で1,125℃まで昇温した後、水素をキャリアガスとして原料ガスであるTCSガスとドーパントガスの混合ガスを20L/min流して、所定の抵抗率・厚みまで成長させ、水素ガス雰囲気にて冷却してエピタキシャルウェーハを取り出した。
製造されたエピタキシャルウェーハについて、上記実施例1と同様の方法で測定した。シリコン単結晶基板からシリコン単結晶薄膜間の抵抗率変化は非常に急峻で、遷移幅は0.6μm以下と非常に狭かった。
(比較例1)
次に比較例として、水素ガス雰囲気での昇温およびベーク後、不活性ガスによるパージを行わずに原料ガスを流すようにし、それ以外は実施例と同じ条件でエピタキシャル成膜を行った。
図5は、比較例における抵抗率の深さ方向プロファイルである。この図から明らかなように、酸化膜除去後に不活性ガス雰囲気下での熱処理を行わなかった場合は、シリコン単結晶基板からシリコン単結晶薄膜間の抵抗率変化は緩やかで、遷移幅は1.0μm程度と広くなることが確認された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のシリコンエピタキシャルウェーハの製造方法を示す図である。 本発明のシリコンエピタキシャルウェーハの別の製造方法を示す図である。 従来の形態のシリコンエピタキシャルウェーハの製造方法を示す図である。 本発明の実施例での抵抗率深さ方向プロファイルを示す図である。 本発明の比較例での抵抗率深さ方向プロファイルを示す図である。

Claims (3)

  1. エピタキシャル成長装置の反応炉内でシリコン単結晶基板の表面上にシリコン単結晶薄膜を気相成長させる工程を含むシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶薄膜を気相成長させる工程は、前記シリコン単結晶基板に水素ガスによるベークをすることで前記シリコン単結晶基板の少なくとも表面上の酸化膜を除去した後、該水素ガスを不活性ガスでパージして置換することによって不活性ガス雰囲気下で熱処理することで、前記水素ガスと前記シリコン単結晶基板の表面反応によって前記反応炉内に放出され、前記シリコン単結晶薄膜成長初期でのオートドーピングの原因となるドーパント物質を前記反応炉内から除去し、その後気相成長原料ガスを導入してシリコン単結晶薄膜を気相成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記シリコン単結晶基板は、抵抗率が1mΩ・cm以上20mΩ・cm以下のものを用いることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記シリコン単結晶基板は、裏面に保護膜が形成されたものを用いることを特徴とする請求項1又は請求項2に記載のシリコンエピタキシャルウェーハの製造方法。
JP2008290134A 2008-11-12 2008-11-12 シリコンエピタキシャルウェーハの製造方法 Active JP5315944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008290134A JP5315944B2 (ja) 2008-11-12 2008-11-12 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008290134A JP5315944B2 (ja) 2008-11-12 2008-11-12 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010118464A JP2010118464A (ja) 2010-05-27
JP5315944B2 true JP5315944B2 (ja) 2013-10-16

Family

ID=42305958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008290134A Active JP5315944B2 (ja) 2008-11-12 2008-11-12 シリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5315944B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111912811B (zh) * 2020-08-05 2023-07-25 西安奕斯伟材料科技有限公司 测量单晶硅中元素含量的方法及装置
CN116516458B (zh) * 2023-06-09 2024-04-16 中电科先进材料技术创新有限公司 本征吸杂硅片的制备方法及本征吸杂硅片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303932A (ja) * 1991-03-30 1992-10-27 Nippon Steel Corp 酸化膜の除去方法
EP1044291B1 (en) * 1998-01-09 2003-04-02 ASM America, Inc. In situ growth of oxide and silicon layers

Also Published As

Publication number Publication date
JP2010118464A (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US9957638B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2005150364A (ja) シリコンエピタキシャルウェーハの製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2018199595A (ja) SiCエピタキシャルウェハ及びその製造方法
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5315944B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP2008028277A (ja) 半導体基板の製造方法
JP2010153631A (ja) エピタキシャルシリコンウェーハとその製造方法
JP6447960B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010205866A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6358472B2 (ja) エピタキシャルウェーハの製造方法
JP2010098284A (ja) エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
JP5906006B2 (ja) シリコンウェーハの製造方法
JP2011044505A (ja) シリコンエピタキシャルウェーハの製造方法
WO2015097852A1 (ja) 単結晶SiCエピタキシャル膜の形成方法
WO2012090268A1 (ja) 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶SiCデバイス
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
JP2012148944A (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5315944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250