WO2015097852A1 - 単結晶ＳｉＣエピタキシャル膜の形成方法 - Google Patents

単結晶ＳｉＣエピタキシャル膜の形成方法 Download PDF

Info

Publication number
WO2015097852A1
WO2015097852A1 PCT/JP2013/085075 JP2013085075W WO2015097852A1 WO 2015097852 A1 WO2015097852 A1 WO 2015097852A1 JP 2013085075 W JP2013085075 W JP 2013085075W WO 2015097852 A1 WO2015097852 A1 WO 2015097852A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
epitaxial film
sic
crystal sic
forming
Prior art date
Application number
PCT/JP2013/085075
Other languages
English (en)
French (fr)
Inventor
佳孝 瀬戸口
徹 松浪
Original Assignee
日新電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日新電機株式会社 filed Critical 日新電機株式会社
Priority to PCT/JP2013/085075 priority Critical patent/WO2015097852A1/ja
Publication of WO2015097852A1 publication Critical patent/WO2015097852A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Definitions

  • a SiC bulk crystal is used as a substrate (SiC bulk substrate), and a chemical vapor deposition method (CVD method) (hereinafter simply referred to as “vapor phase”) is formed thereon.
  • CVD method chemical vapor deposition method
  • a single crystal SiC is grown using a “growing method” to form an active layer epitaxial film of single crystal SiC for device use (hereinafter also simply referred to as “active layer epitaxial film”).
  • an epitaxial defect called a carrot defect, a triangular defect or the like occurs in the active layer epitaxial film formed by the above method. Since these epitaxial defects may become fatal defects (device killer defects) that cause device defects, it is necessary to reduce the occurrence of these epitaxial defects when forming an active layer epitaxial film for semiconductor devices. There is.
  • FIGS. 2 to 4 are cross-sectional views schematically showing each step in the method for forming a single crystal SiC epitaxial film according to the present embodiment.
  • it demonstrates in order of a process.
  • an SiC bulk substrate 1 to be a substrate is prepared (see FIG. 2).
  • This SiC bulk substrate 1 can be obtained by, for example, processing a SiC bulk crystal manufactured using a sublimation method or the like.
  • Si plate used in the MSE method a Si plate having a diameter of 2 inches and a thickness of 280 ⁇ m was used.
  • carbon atom supply substrate carbon raw material
  • the temperature of 1800 ° C. is maintained for 6 hours to epitaxially form single crystal SiC, and a single crystal SiC epitaxial film having a thickness of 30 ⁇ m is formed on the surface of the SiC bulk substrate.
  • the temperature was decreased from 1800 ° C. to 1500 ° C. at a temperature decrease rate of / min.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　ＳｉＣバルク基板上に気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成する際、ＳｉＣバルク基板に含まれるＴＳＤに起因して発生し、デバイスキラー欠陥となるエピタキシャル欠陥を充分に低減させることができる単結晶ＳｉＣ活性層エピタキシャル膜の形成方法を提供する。　ＳｉＣバルク基板上にＭＳＥ法を用いて単結晶ＳｉＣのエピタキシャル層を予めＭＳＥバッファー層として形成した後、ＭＳＥバッファー層上に化学気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成する単結晶ＳｉＣエピタキシャル膜の形成方法。化学気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成させる際に用いる原料ガスを時間経過に従って徐々に増加させて導入する単結晶ＳｉＣエピタキシャル膜の形成方法。

Description

単結晶ＳｉＣエピタキシャル膜の形成方法
　本発明は、単結晶ＳｉＣ（炭化珪素）の活性層エピタキシャル膜の形成方法に関し、より詳しくは、ＳｉＣバルク基板上に形成された単結晶ＳｉＣエピタキシャル膜の形成方法に関する。
　単結晶ＳｉＣを用いた半導体は、シリコンと比較して低損失で高温動作が可能であるため、半導体デバイス材料として注目されている。
　このような単結晶ＳｉＣを用いた半導体デバイスを作製する際には、ＳｉＣバルク結晶を基板（ＳｉＣバルク基板）として、その上に、化学気相成長法（ＣＶＤ法）（以下、単に「気相成長法」とも言う）を用いて単結晶ＳｉＣを成長させることにより、デバイス用途の単結晶ＳｉＣの活性層エピタキシャル膜（以下、単に「活性層エピタキシャル膜」とも言う）を形成する。
　しかし、上記の方法により形成された活性層エピタキシャル膜には、キャロット欠陥、三角欠陥等と呼称されるエピタキシャル欠陥が発生することが知られている。これらのエピタキシャル欠陥は、デバイス不良をもたらす致命的欠陥（デバイスキラー欠陥）となる恐れがあるため、半導体デバイス用に活性層エピタキシャル膜を形成する際には、これらのエピタキシャル欠陥の発生を低減させる必要がある。
　これらのエピタキシャル欠陥は、従来、ＳｉＣバルク基板の表面に付着したＳｉＣ塵や、ＳｉＣバルク基板の表面に生じた研磨傷や微小な凹凸等の欠陥が要因となって発生すると考えられており、これらＳｉＣ塵、研磨傷、微小な凹凸等を要因として発生するエピタキシャル欠陥を低減させる技術として、例えば、以下に示すような技術が提案されている。
　即ち、特許文献１では、ＳｉＣバルク基板を還元性ガス雰囲気中でアニールした後、この還元性ガス雰囲気中で基板温度を低下させて、アニール温度よりも低い温度でエピタキシャル成長させることにより、ＳｉＣバルク基板に付着したＳｉＣ塵を除去してエピタキシャル欠陥の発生を低減させる技術が提案されている。
　また、特許文献２では、活性層エピタキシャル膜とＳｉＣバルク基板との間に、エピタキシャル欠陥抑制用のエピタキシャル膜を形成させる技術が提案されている。具体的には、ＣＶＤ法を用いて、成長速度を落としたり、成長温度を下げたりすることにより、欠陥の核形成を抑制して、研磨傷や微小な凹凸に起因するエピタキシャル欠陥の発生を抑制している。
　しかしながら、エピタキシャル欠陥は、上記したＳｉＣ塵、研磨傷、微小な凹凸等を要因として発生するだけではなく、ＳｉＣバルク基板中に含まれる貫通螺旋転位（ＴＳＤ）を起点として、主としてキャロット欠陥が発生することが報告されている（非特許文献１）。
　図７は、従来の気相成長法におけるＴＳＤの伝播を説明する模式断面図である。図７に示すように、ＳｉＣバルク基板１にＴＳＤ４が含まれている場合、このＴＳＤはＳｉＣバルク基板１中を表面まで伝播して表出し、その後、活性層エピタキシャル膜３においてもそのまま伝播していく。このとき、ＳｉＣバルク基板１上のＴＳＤの表出部分４ａを起点として活性層エピタキシャル膜３の斜線を施した領域にエピタキシャル欠陥（キャロット欠陥）６が発生する。
　このようなＳｉＣバルク基板に含まれるＴＳＤに起因して発生するエピタキシャル欠陥に対しては、上記の技術を適用したとしてもその発生を低減させることが困難であった。
Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　Ｖｏｌｓ．６００－６０３（２００９）　ｐｐ２６７－２７２
ＷＯ２０１１／１４２０７４号公報 特開２００７－２８４２９８号公報
　本発明は、ＳｉＣバルク基板上に気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成する際、ＳｉＣバルク基板に含まれるＴＳＤに起因して発生し、デバイスキラー欠陥となるエピタキシャル欠陥を充分に低減させることができる単結晶ＳｉＣの活性層エピタキシャル膜の形成方法を提供することを課題とする。
　本発明者は、上記課題を解決するため鋭意検討を行った結果、以下に記載する発明により上記課題が解決できることを見出し、本発明を完成させるに至った。
　請求項１に記載の発明は、
　ＳｉＣバルク基板上に化学気相成長法を用いて、単結晶ＳｉＣの活性層エピタキシャル膜を形成する単結晶ＳｉＣエピタキシャル膜の形成方法であって、
　前記ＳｉＣバルク基板上に、ＭＳＥ法を用いて、単結晶ＳｉＣのエピタキシャル層を、予めＭＳＥバッファー層として形成した後、
　前記ＭＳＥバッファー層上に、化学気相成長法を用いて、単結晶ＳｉＣの活性層エピタキシャル膜を形成することを特徴とする単結晶ＳｉＣエピタキシャル膜の形成方法である。
　本発明者は、上記課題を解決するにあたって、ＭＳＥ法（Ｍｅｔａｓｔａｂｌｅ　Ｓｏｌｖｅｎｔ　Ｅｐｉｔａｘｙ法: 準安定溶媒エピタキシー法）に関する新しい知見に着目した。
　即ち、ＭＳＥ法を用いてＳｉＣバルク基板上に単結晶ＳｉＣのエピタキシャル層を形成させた場合、成膜の初期段階にＳｉＣバルク基板中に含まれていたＴＳＤがフランク欠陥に変換され、その後は、成長する単結晶ＳｉＣのエピタキシャル層の基底面に沿って伝播して、成長途中にＴＳＤに戻ることがない。この結果、形成されたＭＳＥバッファー層２の表面にＴＳＤが表出することが抑制される。
　本発明者は、この知見に基づき、ＭＳＥ法を用いて形成された単結晶ＳｉＣのエピタキシャル層を、ＳｉＣバルク基板上にバッファー層（ＭＳＥバッファー層）として設けることにより、活性層エピタキシャル膜の形成に際して、ＳｉＣバルク基板中に含まれるＴＳＤに起因するエピタキシャル欠陥の発生を充分に抑制できることに思い至った。
　図１は、ＭＳＥバッファー層を形成した場合のＴＳＤの伝播を説明する模式断面図である。図１に示すように、ＭＳＥ法を用いて、ＳｉＣバルク基板１上に単結晶ＳｉＣのエピタキシャル層であるＭＳＥバッファー層２を形成させた場合、ＳｉＣバルク基板１に含まれるＴＳＤ４がフランク欠陥５に変換される。
　そして、変換されたフランク欠陥５は、成長するＭＳＥバッファー層２の基底面に沿って伝播していき、成長途中にＴＳＤに戻ることがない。この結果、形成されたＭＳＥバッファー層２の表面にＴＳＤが表出することが抑制される。
　なお、図１においては、ＭＳＥバッファー層２の表面に表出したフランク欠陥５を起点にして、活性層エピタキシャル膜３にＴＳＤ４’が発生している様子を表している。これは、ＭＳＥバッファー層２で変換されたフランク欠陥５が活性層エピタキシャル膜３の形成に際してＴＳＤ４’に再変換されることにより発生したものである。
　しかし、本発明者は、実験の結果、この再変換されたＴＳＤ４’の活性層エピタキシャル膜に対する影響は、ＳｉＣバルク基板中に含まれるＴＳＤ４に比べて、遙かに小さいことを確認している。
　以上のように、ＭＳＥバッファー層２上に、気相成長法を用いて活性層エピタキシャル膜３を形成した場合、ＴＳＤ４に起因したエピタキシャル欠陥が活性層エピタキシャル膜３に発生することを充分に抑制することができる。
　請求項２に記載の発明は、
　前記化学気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成させる際に用いる原料ガスを、時間経過に従って徐々に増加させて導入することを特徴とする請求項１に記載の単結晶ＳｉＣエピタキシャル膜の形成方法である。
　本発明者が、さらに検討を進めたところ、ＭＳＥバッファー層を設けたにも拘わらず、気相成長法を用いて形成された活性層エピタキシャル膜にＴＳＤに起因するエピタキシャル欠陥が多少発生する場合があることが分かった。
　そして、検討の結果、その原因が、気相成長法を用いて活性層エピタキシャル膜を形成する際に導入する原料ガスの導入方法にあることを見出した。
　即ち、原料ガスを一度に導入した場合（ガス瞬時導入法）にはＴＳＤに起因するエピタキシャル欠陥が発生する可能性がある一方、原料ガスを時間経過に従って徐々に増加させて導入した場合（ガス傾斜導入法）にはＴＳＤに起因するエピタキシャル欠陥が発生しないことを見出した。
　請求項３に記載の発明は、
　前記原料ガスの導入を、最終導入量に対して０．５～５０％／分の割合で増加させて行うことを特徴とする請求項２に記載の単結晶ＳｉＣエピタキシャル膜の形成方法である。
　上記したガス傾斜導入法において、時間当たりに導入する原料ガスの好ましい増加割合について、種々の実験に基づいて検討した結果、最終導入量に対して０．５～５０％／分であることが好ましく、１～２％／分であるとより好ましいことが分かった。
　請求項４に記載の発明は、
　前記ＳｉＣバルク基板のオフ角が、０．２°以上であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の単結晶ＳｉＣエピタキシャル膜の形成方法である。
　ＳｉＣバルク基板のオフ角が０．２°未満の場合、ＭＳＥバッファー層におけるＴＳＤからフランク欠陥への変換率が低下する。一方、０．２°以上の場合、フランク欠陥への変換率が高いため、ＳｉＣバルク基板に含まれるＴＳＤのＭＳＥバッファー層表面への表出を充分に防止することができる。
　請求項５に記載の発明は、
　前記単結晶ＳｉＣの活性層エピタキシャル膜の形成に先立って、前記ＭＳＥバッファー層の表面を平坦化することを特徴とする請求項１ないし請求項４のいずれか１項に記載の単結晶ＳｉＣエピタキシャル膜の形成方法である。
　ＭＳＥ法により形成されたＭＳＥバッファー層の表面には、１μｍ以上の高低差がある大きなステップバンチングが発生する場合がある。このようなステップバンチングが発生したＭＳＥバッファー層の上に単結晶ＳｉＣの活性層エピタキシャル膜を形成すると、活性層エピタキシャル膜の表面に凹凸が生じて、デバイスの動作不良を招く恐れがある。
　このため、活性層エピタキシャル膜の形成に先立って、ＭＳＥバッファー層の表面を平坦化して、発生したステップバンチングを除去しておくことが好ましい。
　本発明によれば、ＳｉＣバルク基板上に気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成する際、ＳｉＣバルク基板に含まれるＴＳＤに起因して発生し、デバイスキラー欠陥となるエピタキシャル欠陥を充分に低減させることができる単結晶ＳｉＣの活性層エピタキシャル膜の形成方法を提供することができる。
ＭＳＥバッファー層を形成した場合のＴＳＤの伝播を説明する模式断面図である。 本発明の一実施の形態に係る単結晶ＳｉＣエピタキシャル膜の形成方法において、ＳｉＣバルク基板上にＭＳＥバッファー層を形成する工程を説明する模式断面図である。 本発明の一実施の形態に係る単結晶ＳｉＣエピタキシャル膜の形成方法において、ＭＳＥバッファー層に表面平坦化処理を行う工程を説明する模式断面図である。 本発明の一実施の形態に係る単結晶ＳｉＣエピタキシャル膜の形成方法において、ＭＳＥバッファー層上に、単結晶ＳｉＣの活性層エピタキシャル膜を形成する工程を説明する模式断面図である。 ガス傾斜導入法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成する際の成膜条件の一例を示す図である。 ガス瞬時導入法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成する際の成膜条件の一例を示す図である。 従来の気相成長法におけるＴＳＤの伝播を説明する模式断面図である。
　以下、本発明を実施の形態に基づいて、図面を用いて説明する。
　図２～図４は本実施の形態に係る単結晶ＳｉＣエピタキシャル膜の形成方法における各工程を模式的に示す断面図である。以下、工程順に説明する。
（１）ＳｉＣバルク基板の準備工程
　最初に、基板となるＳｉＣバルク基板１を準備する（図２参照）。このＳｉＣバルク基板１は、例えば、昇華法等を用いて作製されたＳｉＣバルク結晶を加工することにより得られる。
　このとき、前記したように、ＳｉＣバルク基板のオフ角が０．２°未満の場合、ＭＳＥバッファー層におけるＴＳＤからフランク欠陥への変換率が低下するため、オフ角が０．２°以上、好ましくは０．５～８°となるようにＳｉＣバルク結晶を加工することが好ましい。
（２）ＭＳＥバッファー層の形成工程
　次に、準備されたＳｉＣバルク基板１上に、ＭＳＥバッファー層２を形成する（図２参照）。
　ＭＳＥバッファー層２の形成方法としては通常のＭＳＥ法を適用すればよく、例えば、特開２０１２－２０８８９号公報などに記載されているＭＳＥ法を用いて、ＳｉＣバルク基板１上に単結晶ＳｉＣの低抵抗エピタキシャル層を形成させて、ＭＳＥバッファー層２とする。
　具体的には、先ず、反応炉内の基板設置治具上に、順に、炭素原子供給基板、Ｓｉ板、ＳｉＣバルク基板を積み重ねる。このとき、炭素原子供給基板とＳｉ板との間には、Ｓｉ板に比べて厚みの薄いスペーサ（上スペーサ）が配置されて、加熱時に生成されるＳｉ融液を溜めると共にＳｉ融液に対流を発生させない空間が形成されている。なお、基板設置治具と炭素原子供給基板との間にもスペーサ（下スペーサ）が配置されている。
　次に、Ａｒガスあるいは真空雰囲気下、反応炉内の温度をＳｉ融点（約１４００℃）よりも高い所定の温度（ＳｉＣ成長温度）まで昇温する。途中、炉内温度がＳｉ融点を超えると、Ｓｉ板が溶融してＳｉ融液となる。
　Ｓｉ融液はスペーサにより形成された空間にＳｉ融液層を形成し、炭素原子供給基板からは炭素がＳｉ融液層中に拡散しＳｉＣバルク基板へと近づく。その後、ＳｉＣバルク基板の表面で炭素とＳｉが順次結合しエピタキシャル成長して、図２に示すように、ＳｉＣバルク基板１上にＭＳＥバッファー層２となる単結晶ＳｉＣの低抵抗エピタキシャル層が形成される。
　前記したように、ＭＳＥ法を用いて単結晶ＳｉＣのエピタキシャル層（ＭＳＥバッファー層）を形成させた場合、ＳｉＣバルク基板に含まれるＴＳＤがフランク欠陥に変換され、変換されたフランク欠陥が成長するＭＳＥバッファー層の基底面に沿って伝播していき、成長途中にＴＳＤに戻ることがない。この結果、形成されたＭＳＥバッファー層の表面にＴＳＤが表出することが抑制される。
（３）ＭＳＥバッファー層の表面平坦化処理工程
　しかし、ＳｉＣバルク基板１上にＭＳＥバッファー層２を形成させた場合、図２に示すように、ＭＳＥバッファー層２の表面に１μｍ以上の高低差のある凹凸（ステップバンチング）が生じている。
　このようなステップバンチングが発生したＭＳＥバッファー層の上に活性層エピタキシャル膜を形成すると、前記したように、活性層エピタキシャル膜の表面に凹凸が生じて、デバイスの動作不良を招く恐れがある。
　そこで、本実施の形態においては、形成されたＭＳＥバッファー層２の表面を平坦化する（図３参照）。
　具体的な平坦化処理の手法としては、特に限定されず、ラッピング、ポリッシング、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）など、一般的な研削法や研磨法を適宜採用することができる。
　なお、平坦化処理された後のＭＳＥバッファー層２の膜厚としては、５～２０μｍ程度が好ましい。
（４）活性層エピタキシャル膜の形成工程
　次に、平坦化されたＭＳＥバッファー層２の上に、気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜３を形成する（図４参照）。
　このとき、下地となるＭＳＥバッファー層２では、上記したように、ＳｉＣバルク基板１に含まれていたＴＳＤはフランク欠陥に変換されて、表面にＴＳＤが表出していないため、ＴＳＤに起因してデバイスキラー欠陥となるエピタキシャル欠陥の形成が充分に抑制された単結晶ＳｉＣの活性層エピタキシャル膜３を形成させることができる。
　この気相成長法において、原料ガスとしては、例えば、Ｓｉ原料であるシラン（ＳｉＨ４）およびＣ原料であるプロパン（Ｃ３Ｈ８）を、［Ｃ］／［Ｓｉ］が０．３～３．０程度となるように調整して用い、窒素（Ｎ２）をキャリアガスとして導入する。そして、成長温度を１５５０～１６５０℃に設定する。
　なお、原料ガスの導入にあたっては、前記したように、時間経過に従って徐々に増加させて導入するガス傾斜導入法を採用することが好ましい。これにより、原料ガスを一度に導入するガス瞬時導入法を採用した場合におけるＴＳＤに起因するエピタキシャル欠陥が発生する可能性が払拭され、デバイスキラー欠陥の発生を充分に防止することができる。
　具体的なガス傾斜導入法としては、最終導入量に対して０．５～５０％／分で増加させることが好ましく、１～２％／分であるとより好ましい。
　なお、ＭＳＥバッファー層２や活性層エピタキシャル膜３の厚みは、使用するデバイスの用途、要求性能に応じて、充分にその機能が発揮されるように適宜決定される。例えば、電力変換用途の場合、低抵抗であるほど変換効率が高くなるため、それぞれの抵抗などを考慮して決定される。
　以下実施例に基づき、本発明をより具体的に説明する。
１．実験例１～５
（１）ＭＳＥバッファー層の形成
　まず、オフ角８°、直径２インチのＳｉＣバルク基板の上に、ＭＳＥ法を用いて、ＭＳＥバッファー層となる低抵抗ＭＳＥエピタキシャル膜を形成した。
　ここで、ＭＳＥ法に用いられるＳｉ板としては、直径２インチ、厚み２８０μｍのＳｉ板を用いた。また、炭素原子供給基板（カーボン原料）としては、窒素濃度１×１０１８ｃｍ－３以上の直径２インチ、厚み５５０μｍの多結晶ＳｉＣ基板を用いた。
　スペーサは、上部スペーサとして、平面サイズ３×６ｍｍ、厚み１００μｍの高純度カーボン製板材を用いて炭素原子供給基板の外周部に４５度の間隔で８個配置し、下部スペーサとして、平面サイズ３×６ｍｍ、厚み８００μｍ高純度カーボン製板材を用いて上部スペーサの位置に合わせて８個配置した。
　以上を反応炉内の基板設置治具上に配置して、７００００Ｐａの真空雰囲気下で、３０℃／ｍｉｎの昇温速度で室温から１８００℃まで昇温させた。この昇温により、Ｓｉ融点（約１４００℃）を超えた時点でＳｉ融液層が形成された。
　次に、真空雰囲気下で、１８００℃の温度を６時間保持することにより、単結晶ＳｉＣをエピタキシャル形成させ、ＳｉＣバルク基板の表面に厚み３０μｍの単結晶ＳｉＣエピタキシャル膜を作製し、その後、５℃／ｍｉｎの降温速度で１８００℃から１５００℃まで降温した。
　さらに、１℃／ｍｉｎの降温速度で１５００℃から１１００℃まで降温させた後、１０℃／ｍｉｎの降温速度で１１００℃から６００℃まで降温させ、その後、室温まで自然冷却させた後、反応炉から取り出し、ＭＳＥバッファー層となる単結晶ＳｉＣの低抵抗ＭＳＥエピタキシャル膜を得た。
　得られた単結晶ＳｉＣのエピタキシャル膜の表面を研削、研磨して、平坦化し、厚み１０μｍのＭＳＥバッファー層とした。
（２）活性層エピタキシャル膜の形成
　上記で得られたＭＳＥバッファー層の上に、気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成した。
　具体的には、原料ガスとして、ＳｉＨ４およびＣ３Ｈ８を用い、原料ガスの導入にガス傾斜導入法を採用して、単結晶ＳｉＣの活性層エピタキシャル膜を形成した。なお、このようなガス傾斜導入法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成した際の成膜条件の一例を、温度プロファイル、時間、圧力と共に図５に示す。
　なお、その他の条件（Ｃ／Ｓｉ比、成長温度、基板のオフ角）は、表１に示すとおりである。
２．実験例６～１３
　ＭＳＥバッファー層を形成せずに、ＳｉＣバルク基板上に活性層エピタキシャル膜を直接形成したことを除いて、上記の実験例１～５と同じ手順で活性層エピタキシャル膜を形成した。その他の詳細な条件は表１に示すとおりである。
３．実験例１４～１７
　気相成長法による活性層エピタキシャル膜の形成において、実験例１～５で用いたガス傾斜導入法に替えてガス瞬時導入法を用いたことを除いて、上記の実験例１～５と同じ手順で活性層エピタキシャル膜を形成した。なお、このようなガス瞬時導入法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成した際の成膜条件の一例を、温度プロファイル、時間、圧力と共に図６に示す。そして、その他の条件（Ｃ／Ｓｉ比、成長温度、基板のオフ角）は、表１に示すとおりである。
４．実験例１８、１９
　ＭＳＥバッファー層を形成せず、気相成長法においてガス瞬時導入法を用いたことを除いて、上記の実験例１～５と同じ手順で活性層エピタキシャル膜を形成した。
５．評価
（１）評価方法
　形成した活性層エピタキシャル膜について、金属顕微鏡を用いて、ＴＳＤに起因したエピタキシャル欠陥（ＴＳＤエピ欠陥）の数を計測し、１ｃｍ２当たりの欠陥の密度（ｃｍ－２）を求めた。
（２）評価結果
　結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１より、ＭＳＥバッファー層を形成した実験例では、ＭＳＥバッファー層を形成しなかった実験例に比べて、概ね、ＴＳＤエピ欠陥が低減されていることが分かる。具体的には、「Ｃ／Ｓｉ」、「成長温度」、「基板オフ角」が同じ実験例２、６、１７、１８を比較すると、ＭＳＥバッファー層を形成していない実験例６、１８ではエピタキシャル欠陥が発生していたが、ＭＳＥバッファー層を形成した実験例２、１７では活性層エピタキシャル膜にエピタキシャル欠陥が発生していなかった。このことから、ＭＳＥバッファー層を形成することにより、エピタキシャル欠陥の発生を抑制できることが分かる。
　また、実験例１～５の結果より、傾斜ガス導入の下で気相成長法を行って、ＭＳＥバッファー層の上に活性層エピタキシャル膜を形成した場合、エピタキシャル欠陥の発生を確実に防止できることが分かる。
　以上、本発明を実施の形態に基づき説明したが、本発明は上記の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、上記の実施の形態に対して種々の変更を加えることが可能である。例えば、ＳｉＣバルク基板の大きさについて上記実施例では直径２インチのＳｉＣバルク基板を用いたが、直径２インチ以下でも、また２インチを超え８インチ以上の大きさでも構わない。炭素原子供給基板についても、実施例では直径２インチ、厚み５５０μｍの多結晶ＳｉＣ基板を用いたが、直径２インチ以下でも、また２インチを超え８インチ以上の大きさでも構わず、また厚みについても５５０μｍには限定されず、さらに多結晶ＳｉＣ基板の代わりにカーボングラファイト基板やアモルファスＳｉＣ基板を用いてもよい。
　１　　　　　ＳｉＣバルク基板
　２　　　　　ＭＳＥバッファー層
　３　　　　　活性層エピタキシャル膜
　４、４’　　ＴＳＤ
　４ａ　　　　ＴＳＤの表出部分
　５　　　　　フランク欠陥
　６　　　　　エピタキシャル欠陥

Claims (5)

  1. 　ＳｉＣバルク基板上に化学気相成長法を用いて、単結晶ＳｉＣの活性層エピタキシャル膜を形成する単結晶ＳｉＣエピタキシャル膜の形成方法であって、
    　前記ＳｉＣバルク基板上に、ＭＳＥ法を用いて、単結晶ＳｉＣのエピタキシャル層を、予めＭＳＥバッファー層として形成した後、
    　前記ＭＳＥバッファー層上に、化学気相成長法を用いて、単結晶ＳｉＣの活性層エピタキシャル膜を形成することを特徴とする単結晶ＳｉＣエピタキシャル膜の形成方法。
  2. 　前記化学気相成長法を用いて単結晶ＳｉＣの活性層エピタキシャル膜を形成させる際に用いる原料ガスを、時間経過に従って徐々に増加させて導入することを特徴とする請求項１に記載の単結晶ＳｉＣエピタキシャル膜の形成方法。
  3. 　前記原料ガスの導入を、最終導入量に対して０．５～５０％／分の割合で増加させて行うことを特徴とする請求項２に記載の単結晶ＳｉＣエピタキシャル膜の形成方法。
  4. 　前記ＳｉＣバルク基板のオフ角が、０．２°以上であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の単結晶ＳｉＣエピタキシャル膜の形成方法。
  5. 　前記単結晶ＳｉＣの活性層エピタキシャル膜の形成に先立って、前記ＭＳＥバッファー層の表面を平坦化することを特徴とする請求項１ないし請求項４のいずれか１項に記載の単結晶ＳｉＣエピタキシャル膜の形成方法。
PCT/JP2013/085075 2013-12-27 2013-12-27 単結晶ＳｉＣエピタキシャル膜の形成方法 WO2015097852A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/085075 WO2015097852A1 (ja) 2013-12-27 2013-12-27 単結晶ＳｉＣエピタキシャル膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/085075 WO2015097852A1 (ja) 2013-12-27 2013-12-27 単結晶ＳｉＣエピタキシャル膜の形成方法

Publications (1)

Publication Number Publication Date
WO2015097852A1 true WO2015097852A1 (ja) 2015-07-02

Family

ID=53477785

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/085075 WO2015097852A1 (ja) 2013-12-27 2013-12-27 単結晶ＳｉＣエピタキシャル膜の形成方法

Country Status (1)

Country Link
WO (1) WO2015097852A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059574A (ja) * 2015-09-14 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板及びその製造方法
WO2023176676A1 (ja) * 2022-03-17 2023-09-21 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007326743A (ja) * 2006-06-08 2007-12-20 Denso Corp 炭化珪素単結晶の製造方法
WO2012090268A1 (ja) * 2010-12-27 2012-07-05 株式会社エコトロン 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶ＳｉＣデバイス
WO2013150587A1 (ja) * 2012-04-02 2013-10-10 株式会社エコトロン 単結晶ＳｉＣエピタキシャル基板の製造方法および単結晶ＳｉＣエピタキシャル基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007326743A (ja) * 2006-06-08 2007-12-20 Denso Corp 炭化珪素単結晶の製造方法
WO2012090268A1 (ja) * 2010-12-27 2012-07-05 株式会社エコトロン 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶ＳｉＣデバイス
WO2013150587A1 (ja) * 2012-04-02 2013-10-10 株式会社エコトロン 単結晶ＳｉＣエピタキシャル基板の製造方法および単結晶ＳｉＣエピタキシャル基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059574A (ja) * 2015-09-14 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板及びその製造方法
WO2017047478A1 (ja) * 2015-09-14 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板及びその製造方法
RU2726283C2 (ru) * 2015-09-14 2020-07-10 Син-Эцу Кемикал Ко., Лтд. КОМПОЗИТНАЯ SiC-ПОДЛОЖКА И СПОСОБ ЕЕ ИЗГОТОВЛЕНИЯ
US10711373B2 (en) 2015-09-14 2020-07-14 Shin-Etsu Chemical Co., Ltd. SiC composite substrate and method for manufacturing same
US11208719B2 (en) 2015-09-14 2021-12-28 Shin-Etsu Chemical Co., Ltd. SiC composite substrate and method for manufacturing same
WO2023176676A1 (ja) * 2022-03-17 2023-09-21 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP6584428B2 (ja) 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
JP4954654B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5130468B2 (ja) ＳｉＣエピタキシャル基板の製造方法
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2010041497A1 (ja) ＳｉＣ単結晶の形成方法
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
JP2008074661A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2008053343A (ja) 炭化珪素半導体エピタキシャル基板の製造方法
CN104078331A (zh) 单晶4H-SiC衬底及其制造方法
TW202132637A (zh) 晶圓、磊晶晶圓以及其製造方法
JP4853364B2 (ja) ＳｉＣ単結晶エピタキシャル薄膜の成長方法
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP2013067522A (ja) 炭化珪素結晶の製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6592961B2 (ja) 炭化ケイ素基板および炭化ケイ素基板の製造方法
WO2009107188A1 (ja) 単結晶ＳｉＣの成長方法
JP2008028277A (ja) 半導体基板の製造方法
WO2015097852A1 (ja) 単結晶ＳｉＣエピタキシャル膜の形成方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2006253617A (ja) ＳｉＣ半導体およびその製造方法
JP4157326B2 (ja) ４ｈ型炭化珪素単結晶インゴット及びウエハ
JP5573725B2 (ja) 立方晶炭化珪素半導体基板の製造方法
JP2009256159A (ja) 結晶炭化珪素基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13899990

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 13899990

Country of ref document: EP

Kind code of ref document: A1