JP2017059574A - ＳｉＣ複合基板及びその製造方法 - Google Patents

ＳｉＣ複合基板及びその製造方法 Download PDF

Info

Publication number
JP2017059574A
JP2017059574A JP2015180637A JP2015180637A JP2017059574A JP 2017059574 A JP2017059574 A JP 2017059574A JP 2015180637 A JP2015180637 A JP 2015180637A JP 2015180637 A JP2015180637 A JP 2015180637A JP 2017059574 A JP2017059574 A JP 2017059574A
Authority
JP
Japan
Prior art keywords
sic
substrate
single crystal
polycrystalline
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015180637A
Other languages
English (en)
Other versions
JP6544166B2 (ja
Inventor
芳宏 久保田
Yoshihiro Kubota
芳宏 久保田
昌次 秋山
Shoji Akiyama
昌次 秋山
弘幸 長澤
Hiroyuki Nagasawa
弘幸 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cusic Inc
Shin Etsu Chemical Co Ltd
Original Assignee
Cusic Inc
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015180637A priority Critical patent/JP6544166B2/ja
Application filed by Cusic Inc, Shin Etsu Chemical Co Ltd filed Critical Cusic Inc
Priority to RU2018113268A priority patent/RU2726283C2/ru
Priority to EP16846349.5A priority patent/EP3352198B1/en
Priority to US15/759,376 priority patent/US10711373B2/en
Priority to CN201680054539.2A priority patent/CN108028183B/zh
Priority to PCT/JP2016/076361 priority patent/WO2017047478A1/ja
Priority to TW105129830A priority patent/TWI719051B/zh
Publication of JP2017059574A publication Critical patent/JP2017059574A/ja
Application granted granted Critical
Publication of JP6544166B2 publication Critical patent/JP6544166B2/ja
Priority to US16/743,476 priority patent/US11208719B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】多結晶ＳｉＣ基板と単結晶ＳｉＣ層との間に介在層を伴わず、かつ単結晶ＳｉＣ層に結晶構造の欠陥等が入ることなく多結晶ＳｉＣ基板と単結晶ＳｉＣ層との付着力を向上したＳｉＣ複合基板を提供する。【解決手段】多結晶ＳｉＣ基板１１上に単結晶ＳｉＣ層１２を有するＳｉＣ複合基板１０において、上記多結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２とが当接する界面の全面又は一部が格子整合していない不整合界面Ｉ12/11であり、上記単結晶ＳｉＣ層１２は平滑な表面を有すると共に多結晶ＳｉＣ基板１１との界面側にこの表面よりも凹凸がある面を有しており、上記多結晶ＳｉＣ基板１１における多結晶ＳｉＣの結晶の最密面（格子面１１ｐ）が単結晶ＳｉＣ層１２の表面の法線方向を基準としてランダムに配向している。【選択図】図２

Description

本発明は、高温、高周波、大電力での電力制御に用いられるショットキーバリアダイオード、ｐｎダイオード、ｐｉｎダイオード、電界効果型トランジスタや絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）などの半導体素子の製造、並びに窒化ガリウムやダイヤモンド、ナノカーボン薄膜の成長に用いられる、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板及びその製造方法に関し、特に応力に起因する形状変化がなく、低欠陥密度の単結晶ＳｉＣ表面を有する大口径サイズの複合基板及びその製造方法に関する。
従来、半導体用基板として単結晶シリコン基板が広く使われている。しかし、その物理的な限界により、動作温度の高温化、耐圧の向上、そして高周波化などの要求を満たさなくなりつつあり、単結晶ＳｉＣ基板や単結晶ＧａＮ基板などの高価な新素材基板が使われ始めている。例えば、シリコン（Ｓｉ）よりも禁制帯幅の広い半導体材料である炭化珪素（ＳｉＣ）を用いた半導体素子を使用してインバータやＡＣ／ＤＣコンバータなどの電力変換装置を構成することによりシリコンを用いた半導体素子では到達し得ない電力損失の低減が実現されている。ＳｉＣによる半導体素子を用いることにより、従来よりも電力変換に付随する損失が低減するほか、装置の軽量化、小型化、高信頼性が促進される。
このような単結晶ＳｉＣ基板の製造には、高純度ＳｉＣ粉を２０００℃以上の高温で昇華させながら、離れて設置された種結晶上に再成長させる方法（改良レイリー法）が用いられることが通常である。しかし、その製造工程は極めて厳しい条件下で複雑なため、どうしても基板の品質や歩留まりが低く、非常に高コストの基板となり、実用化や広範囲の利用を妨げている。
ところで、これらの基板上において、実際にデバイス機能を発現する層（活性層）の厚みは上記用途のいずれの場合においても０．５〜１００μｍであり、残りの厚み部分は主としてハンドリングのための機械的な保持機能の役割を担っているだけの部分、所謂、欠陥密度などの制限のないハンドル部材（基板）である。
そこで、近年はハンドリングができる最低限の厚みを有する比較的薄い単結晶ＳｉＣ層を多結晶ＳｉＣ基板にＳｉＯ2、Ａｌ2Ｏ3、Ｚｒ2Ｏ3、Ｓｉ3Ｎ4、ＡｌＮ等のセラミックス又はＳｉ、Ｔｉ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、Ｃｏ、Ｚｒ、Ｍｏ、Ｗ等の金属を介して接合した基板が検討されている。しかしながら、単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを接合するために介在するものが前者（セラミックス）の場合は絶縁体であることからデバイス作成時の裏面の導通が取れず、後者（金属）の場合はデバイスに金属不純物が混入してデバイスの特性や信頼性の劣化を引き起こすため、実用的ではない。
そこで、これらの欠点を改善すべく、これまでに種々の提案がなされており、例えば特許第５０５１９６２号公報（特許文献１）では、酸化珪素薄膜を有する単結晶ＳｉＣ基板に水素などのイオン注入を施したソース基板と表面に酸化珪素を積層した多結晶窒化アルミニウム（中間サポート）とを酸化珪素面で貼り合わせ、単結晶ＳｉＣ薄膜を多結晶窒化アルミニウム（中間サポート）に転写し、その後、多結晶ＳｉＣを堆積した後にＨＦ浴に入れて酸化珪素面を溶かして分離する方法が開示されている。しかしながら、この発明を用いて大口径のＳｉＣ複合基板を製造する際には、多結晶ＳｉＣ堆積層と窒化アルミニウム（中間サポート）との熱膨張係数差により大きな反りが発生し問題となる。これに加え、異種材料界面の界面エネルギーの高さにより構造欠陥が発生し、これが単結晶ＳｉＣ層中へ伝搬し、欠陥密度を増加させるという問題も起こり得る。
また、特開２０１５−１５４０１号公報（特許文献２）では、酸化膜の形成なしに多結晶ＳｉＣの支持基板表面を高速原子ビームで非晶質に改質すると共に単結晶ＳｉＣ表面も非晶質に改質した後、両者を接触させて熱接合を行うことにより、表面の平坦化が難しい多結晶ＳｉＣ支持基板に対して接合界面における酸化膜の形成を伴うことなく単結晶ＳｉＣ層を積層する方法が開示されている。しかしながら、この方法では高速原子ビームで単結晶ＳｉＣの剥離界面のみならず結晶内部も一部変質するため、折角の単結晶ＳｉＣがその後の熱処理によってもなかなか良質の単結晶ＳｉＣに回復しづらく、デバイス基板やテンプレートなどに使用する場合、高特性のデバイスや良質なＳｉＣエピ膜を得にくいという欠点がある。
これらの欠点に加えて上記技術では単結晶ＳｉＣと支持基板の多結晶ＳｉＣとを貼り合わせるためには、貼り合わせ界面が表面粗さ（算術平均表面粗さＲａ（ＪＩＳ Ｂ０６０１−２０１３））１ｎｍ以下の平滑性が不可欠であるが、ダイヤモンドに次ぐ難削材と言われるＳｉＣは単結晶ＳｉＣ表面を非晶質に改質してもその後の研削、研磨或いは化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）などの平滑化プロセスに極めて多くの時間を要し、高コスト化は避けられず実用化の大きな障害となっている。
更に、単結晶ＳｉＣ層の結晶性回復時点で体積変化が起こり、これが内部応力や多結晶／単結晶界面から発生する欠陥（転位）の拡張を招き、更には基板サイズを大口径するにつれて反り量が増大するなどの問題を発生させる。また、単結晶ＳｉＣ層の変質層が非晶質層である場合には、その層の再結晶化が均一核生成を伴うため、双晶発生は避けられない。これに加え、イオン照射から貼り合わせまでは真空中での連続プロセスであるため、装置のコストが大となる問題、基板の粗さに依存して深い飛程（高エネルギー）でのイオン注入が必要となり装置コストを高めてしまう問題が挙げられる。
また、特開２０１４−２１６５５５号公報（特許文献３）では、支持基板上に点欠陥を含む単結晶ＳｉＣの第１層を貼りあわせて、支持基板と共に加熱することにより、原子配列を再配列させて面欠陥や線欠陥を消滅させると共に、支持基板の結晶面が上層に与える影響を遮断する発明が開示されている。しかしながら、第１層中の点欠陥が熱処理時に複合欠陥に変換し、これが双晶や積層欠陥の発生を招く問題があり、また点欠陥を単結晶ＳｉＣ層（第１層）内に分布させるためには多段階イオン注入が必要であることから基板製造プロセスが複雑化する問題があり、更に支持基板と貼り合わせ層界面のエネルギー高さにより転位が発生するという問題がある。
また、特開２０１４−２２７１１号公報（特許文献４）では、高不純物濃度で高密度欠陥の支持基板上に低不純物密度で低密度欠陥のＳｉＣ層を貼り合わせ、その上層に半導体素子として必要となる不純物濃度の層をエピタキシャル成長することにより、低濃度層と同等の低欠陥密度層を得る方法が開示されている。しかしながら、貼り合わせ界面に金属汚染が発生する問題や結晶格子が基板から表面まで連続しているために高密度基板から表層側に転位が伝搬する問題が残されている。
また、特開２０１４−１１３０１号公報（特許文献５）では、ＳｉＣの支持基板を加熱して、その表面を炭素を主体とする層に変換し、その面に単結晶の半導体層を貼り合わせた後に、その全面又は一部をへき開する方法が開示されている。しかしながら、ＳｉＣと炭素を含む層は脆弱な結合手で貼り合わされているため、貼り合わせ界面は機械的にも弱く、かつ酸化雰囲気でも炭素層はダメージをうけるため、安定な基板を得る手段とは成り得ない。
また、特開平１０−３３５６１７号公報（特許文献６）では、単結晶半導体基板にイオン注入を用いずに水素吸蔵層と非晶質層を設け、非晶質層を支持基板に貼り合わせて固相再成長させた後に単結晶半導体基板を剥離させることにより絶縁膜上に半導体薄膜を得る方法が開示されている。しかしながら、非晶質層の固相成長の際に双晶発生の可能性が有るほか、絶縁膜を介しているため、縦方向に電流を流すようなディスクリート素子用の基板が製造できないという問題がある。
本発明に関連するこの他の先行技術文献として次のものが挙げられる。
・”Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｂｏｗｉｎｇ ｉｎ ＧａＮ−ｏｎ−Ｓａｐｐｈｉｒｅ ａｎｄ ＧａＮ−ｏｎ−Ｓｉｌｉｃｏｎ Ｓｕｂｓｔｒａｔｅｓ ｂｙ Ｓｔｒｅｓｓ Ｉｍｐｌａｎｔａｔｉｏｎ ｂｙ Ｉｎｔｅｒｎａｌｌｙ Ｆｏｃｕｓｅｄ Ｌａｓｅｒ Ｐｒｏｃｅｓｓｉｎｇ” Ｊａｐａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．５１（２０１２）０１６５０４（非特許文献１）
特許第５０５１９６２号公報 特開２０１５−１５４０１号公報 特開２０１４−２１６５５５号公報 特開２０１４−２２７１１号公報 特開２０１４−１１３０１号公報 特開平１０−３３５６１７号公報
"Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｂｏｗｉｎｇ ｉｎ ＧａＮ−ｏｎ−Ｓａｐｐｈｉｒｅ ａｎｄ ＧａＮ−ｏｎ−Ｓｉｌｉｃｏｎ Ｓｕｂｓｔｒａｔｅｓ ｂｙ Ｓｔｒｅｓｓ Ｉｍｐｌａｎｔａｔｉｏｎ ｂｙ Ｉｎｔｅｒｎａｌｌｙ Ｆｏｃｕｓｅｄ Ｌａｓｅｒ Ｐｒｏｃｅｓｓｉｎｇ" Ｊａｐａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．５１（２０１２）０１６５０４
本発明は、上記事情に鑑みなされたもので、多結晶ＳｉＣ基板と単結晶ＳｉＣ層との間に介在層を伴わず、かつ単結晶ＳｉＣ層に結晶構造の欠陥等が入ることなく多結晶ＳｉＣ基板と単結晶ＳｉＣ層との付着力を向上したＳｉＣ複合基板及びその製造方法を提供することを目的とする。
本発明は、上記目的を達成するため、下記のＳｉＣ複合基板及びその製造方法を提供する。
〔１〕 多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板において、上記多結晶ＳｉＣ基板と単結晶ＳｉＣ層とが当接する界面の全面又は一部が格子整合していない不整合界面であり、上記単結晶ＳｉＣ層は平滑な表面を有すると共に多結晶ＳｉＣ基板との界面側にこの表面よりも凹凸がある面を有しており、上記多結晶ＳｉＣ基板における多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の表面の法線方向を基準としてランダムに配向していることを特徴とするＳｉＣ複合基板。
〔２〕 上記単結晶ＳｉＣ層が多結晶ＳｉＣ基板との界面側に有する凹凸面はその凹凸を構成する傾斜面が該単結晶ＳｉＣ層の表面の法線方向を基準としてランダムな方向に向いているものであることを特徴とする〔１〕記載のＳｉＣ複合基板。
〔３〕 上記多結晶ＳｉＣ基板は化学気相成長膜であることを特徴とする〔１〕又は〔２〕記載のＳｉＣ複合基板。
〔４〕 上記多結晶ＳｉＣ基板の多結晶ＳｉＣは立方晶であり、その最密面が｛１１１｝面であることを特徴とする〔１〕〜〔３〕のいずれかに記載のＳｉＣ複合基板。
〔５〕 多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、保持基板の主面に単結晶ＳｉＣ薄膜を設けた後、該単結晶ＳｉＣ薄膜についてその表面を機械的加工により粗面化し、更にこの機械的加工に起因する欠陥を除去して、この面が保持基板側の表面よりも凹凸があり、かつ該凹凸を構成する傾斜面が保持基板側表面の法線方向を基準としてランダムな方向に向いている凹凸面となった単結晶ＳｉＣ層とし、次いで該単結晶ＳｉＣ層の凹凸面に化学気相成長法により多結晶ＳｉＣを堆積して該多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の保持基板側表面の法線方向を基準としてランダムに配向している多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするＳｉＣ複合基板の製造方法。
〔６〕 ダイヤモンド砥粒を用いて上記単結晶ＳｉＣ薄膜表面をランダムな方向に研磨することにより該単結晶ＳｉＣ薄膜表面を粗面化することを特徴とする〔５〕記載のＳｉＣ複合基板の製造方法。
〔７〕 上記保持基板は多結晶又は単結晶シリコンからなることを特徴とする〔５〕又は〔６〕記載のＳｉＣ複合基板の製造方法。
〔８〕 イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して設けることを特徴とする〔５〕〜〔７〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔９〕 上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ薄膜を設けることを特徴とする〔５〕〜〔７〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔１０〕 上記保持基板の両面に上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を作製し、次いでそれぞれの単結晶ＳｉＣ層の凹凸面に上記多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とする〔５〕〜〔９〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔１１〕 上記保持基板のおもて面のみに上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を作製し、該単結晶ＳｉＣ層の凹凸面及び上記保持基板のうら面それぞれに上記多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とする〔５〕〜〔９〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔１２〕 上記保持基板のおもて面のみに上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を２枚作製し、これらの単結晶ＳｉＣ層担持体の保持基板のうら面同士を接合した後、この接合した基板の表裏面の単結晶ＳｉＣ層の凹凸面それぞれに上記多結晶ＳｉＣ基板を形成し、次いで、上記保持基板のうら面同士の接合部分で分離し、それと同時に又はその後にそれぞれの保持基板を物理的及び／又は化学的に除去することを特徴とする〔５〕〜〔９〕のいずれかに記載のＳｉＣ複合基板の製造方法。
本発明のＳｉＣ複合基板によれば、単結晶ＳｉＣ層と多結晶ＳｉＣ基板とが当接する界面では結晶格子が整合していない不整合界面であることから微視的には特定の方位に応力が作用して両者の付着力が低下する傾向にあるところ、多結晶ＳｉＣ基板における多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の表面の法線方向を基準としてランダムに配向していることから、単結晶ＳｉＣ層と多結晶ＳｉＣ基板との界面においてあらゆる方位に引張応力と圧縮応力が均等に発生して相殺し合うようになり、界面全体としては内部応力を低減することができ、両者の付着力向上を図ることができる。また、単結晶ＳｉＣ層と多結晶ＳｉＣ基板との界面が不整合界面であるため、多結晶ＳｉＣ基板内に転位が発生したとしても単結晶ＳｉＣ層内への伝搬が阻止され、更に多結晶ＳｉＣ基板における多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の表面の法線方向を基準としてランダムに配向していることから、局在化した応力により界面近傍の単結晶ＳｉＣ層内で転位が発生したとしても、それらは等方的に伝搬するため、伝搬する転位や積層欠陥が相互に終端し合い、低欠陥密度の単結晶ＳｉＣ表面を得ることが可能となる。
また、本発明のＳｉＣ複合基板の製造方法によれば、機械的加工による粗面化によって保持基板側の表面よりも凹凸があり、かつ該凹凸を構成する傾斜面が保持基板側表面の法線方向を基準としてランダムな方向に向いている凹凸面となった単結晶ＳｉＣ層とし、その凹凸面に化学気相成長法により多結晶ＳｉＣを堆積して該多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の保持基板側表面の法線方向を基準としてランダムに配向している多結晶ＳｉＣ基板を形成するので、本発明のＳｉＣ複合基板を簡便に製造することができる。
本発明に係るＳｉＣ複合基板の全体構成を示す断面図である。 本発明に係るＳｉＣ複合基板の単結晶ＳｉＣ層と多結晶ＳｉＣ基板との界面における微視的構造を示す概念図である。 従来のＳｉＣ複合基板の単結晶ＳｉＣ層と多結晶ＳｉＣ基板との界面における微視的構造を示す概念図である。 本発明に係るＳｉＣ複合基板の製造方法の実施形態１における製造工程を示す図である。 本発明に係るＳｉＣ複合基板の製造方法の実施形態２における製造工程を示す図である。 本発明に係るＳｉＣ複合基板の製造方法の実施形態３における製造工程を示す図である。 本発明に係るＳｉＣ複合基板の製造方法の実施形態４における製造工程を示す図である。 実施例１の多結晶ＳｉＣ基板の表面の実体顕微鏡像である。 実施例１のＳｉＣ複合基板における多結晶ＳｉＣ基板のＸ線回折法（θ−２θ法）による測定結果を示す図である。 実施例１のＳｉＣ複合基板における多結晶ＳｉＣ基板のＸ線ロッキングカーブ（ωスキャン）を示す図である。 ＳｉＣ複合基板のＢｏｗ量の測定方法を示す概略図である。
［ＳｉＣ複合基板］
以下に、本発明に係るＳｉＣ複合基板について説明する。
本発明に係るＳｉＣ複合基板は、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板において、上記多結晶ＳｉＣ基板と単結晶ＳｉＣ層とが当接する界面の全面又は一部が格子整合していない不整合界面であり、上記単結晶ＳｉＣ層は平滑な表面を有すると共に多結晶ＳｉＣ基板との界面側にこの表面よりも凹凸がある面を有しており、上記多結晶ＳｉＣ基板における多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の表面の法線方向を基準としてランダムに配向していることを特徴とするものである。
図１、図２に、本発明に係るＳｉＣ複合基板の構成を示す。図１は、ＳｉＣ複合基板の全体構成（巨視的構造）を示す断面図であり、図２は単結晶ＳｉＣ層と多結晶ＳｉＣ基板との界面における微視的構造を示す概念図である。
図１に示すように、本発明に係るＳｉＣ複合基板１０は、多結晶ＳｉＣ基板１１と、多結晶ＳｉＣ基板１１上に設けられた単結晶ＳｉＣ層１２とを有する。
ここで、多結晶ＳｉＣ基板１１における多結晶ＳｉＣの結晶の最密面は単結晶ＳｉＣ層１２の表面の法線方向を基準としてランダムに配向している。
なお、ランダムに配向しているとは、多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層１２の表面の法線方向を基準として多結晶ＳｉＣ基板１１全体として見た場合に特定の方位に偏って向いているのではなく、全方位に均等に向いていることをいう。
多結晶ＳｉＣ基板１１の厚さは、ハンドル基板としての強度を考慮すると１００〜６５０μｍであることが好ましく、縦型デバイスとして使用した場合の直列抵抗も加味すると２００〜３５０μｍであることがより好ましい。厚さを１００μｍ以上とすることによりハンドル基板としての機能を確保しやすくなり、６５０μｍ以下とすることによりコストと電気抵抗の抑制を図ることができる。
多結晶ＳｉＣ基板１１は、化学気相成長法（Ｃｈｅｍｉｃｌａ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ法）により多結晶ＳｉＣを堆積した膜、即ち化学気相成長膜であることが好ましい。即ち、多結晶ＳｉＣ基板１１は、各々の結晶粒の最密面がランダムな方位に配向するよう、単結晶ＳｉＣ層１２表面の起伏斜面に対して平行となるように堆積すること（詳細は後述する）が好ましい。
また、多結晶ＳｉＣ基板１１を構成する結晶の粒径は、０．１μｍ以上３０μｍ以下が望ましく、０．５μｍ以上１０μｍ以下がより望ましい。結晶粒径を３０μｍ以下とすることにより特定のＳｉＣ結晶粒と単結晶ＳｉＣ層１２との界面の面積を抑制し、界面における応力の局在化を抑えて、引いては結晶格子の塑性変形を抑えたり、転位の運動を抑制しやすくなることから、単結晶ＳｉＣ層１２の品質を高く保ちやすくなる。また、結晶粒径を０．１μｍ以上とすることにより、多結晶ＳｉＣ基板１１をハンドル基板としての機械的強度を増加させ、抵抗率を低くして半導体用基板としての機能を果たすことができるようにしやすくなる。
また、多結晶ＳｉＣ基板１１の多結晶ＳｉＣは立方晶であることが好ましく、その最密面が｛１１１｝面であることがより好ましい。立方晶ＳｉＣが等方的な結晶であり、かつ等価な４つの最密面を有しているために特定の最密面が特定方位に配向してしまうことが避けられ、多結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２との界面における応力の低減効果やＳｉＣ複合基板１０の反りの低減効果が更に確実なものとなる。また、立方晶ＳｉＣは多結晶ＳｉＣの中では最も低温の相であり、Ｓｉの融点以下でも形成可能であることから、後述する保持基板の材質選定の自由度が増すという利点もある。
なお、多結晶ＳｉＣ基板１１に不純物を導入して抵抗率を調整してもよい。これにより縦型パワー半導体デバイスの基板として好適に使用することが可能となる。
更に、多結晶ＳｉＣ基板１１は、上層の単結晶ＳｉＣ層１２と同じＳｉＣからなり、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１の熱膨張係数が等しくなることからいかなる温度においてもＳｉＣ複合基板１０の反りが低減される。
単結晶ＳｉＣ層１２は、単結晶ＳｉＣからなるものであれば、その結晶構造が４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣのいずれのものでもよい。
また、単結晶ＳｉＣ層１２は、後述するように、バルク状の単結晶ＳｉＣ、例えば結晶構造が４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣの単結晶ＳｉＣ基板から薄膜状あるいは層状に剥離させて形成したものであることが好ましい。あるいは、単結晶ＳｉＣ層１２は、後述するように、気相成長法によりヘテロエピタキシャル成長させた膜であってもよい。
また、単結晶ＳｉＣ層１２は、厚さが１μｍ以下、好ましくは１００ｎｍ以上１μｍ以下、より好ましくは２００ｎｍ以上８００ｎｍ以下、更に好ましくは３００ｎｍ以上５００ｎｍ以下の単結晶ＳｉＣからなる薄膜である。
単結晶ＳｉＣ層１２がイオン注入剥離法により形成される場合、その膜厚は注入イオンの飛程（イオン注入深さ）により決定され、１μｍ程度が上限となる。なお、単結晶ＳｉＣ層１２をパワーデバイスの活性層として用いようとすると１０μｍ以上の厚さが要求されることがあるが、この場合には単結晶ＳｉＣ層１２上にＳｉＣエピタキシャル層１２’をホモエピタキシャル成長させて所望の膜厚の単結晶ＳｉＣ層を形成するとよい。
また、単結晶ＳｉＣ層１２が多結晶ＳｉＣ基板１１との界面側に有する凹凸面はその凹凸を構成する傾斜面が該単結晶ＳｉＣ層１２の表面の法線方向を基準としてランダムな方向に向いているものであることが好ましい。この表面凹凸の状態については、ＳｉＣ複合基板の製造方法の実施形態において後述する。
図２は、本発明に係るＳｉＣ複合基板１０の単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１との界面における微視的構造を示す概念図であり、１１ｐは多結晶ＳｉＣ基板１１を構成する結晶の格子面、１１ｂはその結晶粒界、１２ｐは単結晶ＳｉＣ層１２を構成する単結晶の格子面である。ＳｉＣ複合基板１０は、多結晶ＳｉＣ基板１１上に単結晶ＳｉＣ層１２が当接した構造を有しており、多結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２の界面の全面又は一部は結晶格子が整合していない不整合界面Ｉ12/11となっている。
図２において、多結晶ＳｉＣ基板１１を構成する結晶は単結晶ＳｉＣ層１２における多結晶ＳｉＣ基板１１との界面側表面（即ち不整合界面Ｉ12/11）の凹凸を構成する傾斜面ごとにその最密面（格子面１１ｐ）が該傾斜面に対して平行となるように堆積した構造を呈している。
従来の多結晶ＳｉＣ基板上に単結晶ＳｉＣ層が当接した構造の不整合界面においては、格子間隔や格子面配向方位の違いから結晶格子の不連続性が発生している（図３）。この不連続部（不整合界面）に位置する原子（Ｓｉ又はＣ）には未結合手が発生するため、電気的中性条件が局部的に乱れて斥力や引力が働き、これらが界面に平行な応力（図中、矢印）を発生させる。
応力が作用する方位は、それぞれの結晶面の配向方位などにより決定される。このため、特定の方位に傾斜した不整合界面においては特定の方位に応力が働くため、内部応力が残留し、付着力が低下する。
本発明では、この内部応力を残留させない、又は低減させるため、不整合界面Ｉ12/11における応力の働く方向を分散させて、相反する応力を発生させて相殺するようにしている。即ち本発明では、多結晶ＳｉＣ基板１１の結晶粒のそれぞれの結晶格子の最密面（格子面１１ｐ）が単結晶ＳｉＣ層１２の表面（図２において上面）の法線方向を基準としてランダムに配向し（単結晶ＳｉＣ層１２の最密面の配向方位を中心軸として分散配向し）、あらゆる方位において引張応力と圧縮応力が均等に発生して相殺しあい、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１の界面（不整合界面Ｉ12/11）全体としては無応力化又は低応力化（０．１ＧＰａ以下の内部応力）を実現している。
このとき、多結晶ＳｉＣ基板１１の結晶粒のそれぞれの結晶格子の最密面が単結晶ＳｉＣ層１２の表面（基準面）を基準として偏向角θで傾いて配向しているとした場合（図２）、θ≦−２度又は２度≦θとなる結晶粒の割合が多結晶ＳｉＣ基板１１を構成する全結晶粒の３２％以上であることが好ましく、５０％以上であることがより好ましい。この割合が３２％未満となると、−２度＜θ＜２度となる結晶粒の割合が６８％以上となり、界面面積に対する整合界面の割合が増える（即ち、最密面が特定方位（例えば、単結晶ＳｉＣ層１２の表面（図２において上面）の法線方向）に配向したＳｉＣ結晶の割合が増える）ことから応力の相殺効果が損なわれ、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１との界面近傍の内部応力が高くなり、剥離や変形がおこるおそれがある。なお、θ＝０度が配向分布の平均（中心）である（即ち、単結晶ＳｉＣ層１２の表面（基準面）の法線方向に対して配向する場合（基準面に対して最密面が平行となる場合）である）。
多結晶ＳｉＣ基板１１との付着力を高めるためには、単結晶ＳｉＣ層１２の結晶の最密面が多結晶ＳｉＣ基板１１との界面に対して平行であることが好ましいが、単結晶ＳｉＣ層１２表面においてステップフローエピタキシャル成長を発現させるためには結晶面が微傾斜している必要がある。このことを勘案すると、単結晶ＳｉＣ層１２の結晶格子の最密面が多結晶ＳｉＣ基板１１との界面において０度超１０度以内の偏向角を有することが望ましい。単結晶ＳｉＣ層１２の結晶格子の最密面の偏向角が１０度を超えてしまうと、不整合界面のエネルギーが高くなってしまい、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１との付着力が損なわれたり、界面での転位の発生頻度が高まったり、界面で発生した転位が単結晶ＳｉＣ層１２内に伝搬してしまう場合がある。
なお、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１との界面は不整合界面Ｉ12/11であるため、多結晶ＳｉＣ基板１１内に転位が発生したとしても該不整合界面Ｉ12/11で単結晶ＳｉＣ層１２内への伝搬が阻止される。また、局在化した応力により界面近傍の単結晶ＳｉＣ層１２内で転位が発生したとしても、それらは等方的に伝搬するため、伝搬する転位や積層欠陥が相互に終端しあい、低欠陥密度の単結晶ＳｉＣ層１２表面を得ることが可能となる。
以上より、本発明のＳｉＣ複合基板１０によれば、（１）単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１との間に熱膨張差がないことからハンドル基板との熱膨張差に依る反りが解消され、（２）単結晶ＳｉＣ層１２にダメージや複合欠陥、双晶、積層欠陥を導入することがなく、（３）単結晶ＳｉＣ層１２／多結晶ＳｉＣ基板１１界面の機械的強度を損なうことがなく、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１とは強く付着（接合）しており、（４）多結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２との間に金属介在層がないことから金属汚染がなく、（５）多結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２との間に絶縁層を含まないので縦方向に電流を流すようなディスクリート素子用の基板材料や電気抵抗率が可変なパワー半導体の基板材料としても好ましく用いることができる。
［ＳｉＣ複合基板の製造方法］
上述した本発明に係るＳｉＣ複合基板１０を製造する上で、単結晶ＳｉＣを多結晶基板上にエピタキシャル成長することは不可能であることから、特許文献１（特許第５０５１９６２号公報）に示されているように、単結晶ＳｉＣ層上に多結晶ＳｉＣをハンドル基板として堆積する方法を採用することが好ましい。ただし、単結晶ＳｉＣ層の多結晶ＳｉＣ基板との界面となる表面に多結晶ＳｉＣを堆積させ、その格子面の配向方位を単結晶ＳｉＣ層の多結晶ＳｉＣを堆積する面とは反対面であるおもて面の法線方向を基準としてランダムにするには（即ち、界面の法線軸を回転中心とした方位に均等に分散させるには）、単結晶ＳｉＣ層の多結晶ＳｉＣ堆積側表面においてランダムな方位に配向した核形成をもたらす必要があり、そのためには多結晶ＳｉＣ基板の形成条件が限定されてしまう。実際のところ、単結晶ＳｉＣ層の多結晶ＳｉＣ堆積側表面において多結晶ＳｉＣが特定方位に配向しない結晶成長条件を探索し、その条件の最適化（配向方位の分散と均一化）を図ったり、準安定な非晶質化条件を探索したりする必要が有るため、本発明のＳｉＣ複合基板１０の構造を実現するのは容易なことではない。なぜならば、結晶成長にあたってはエネルギーの最も低い面が優先的に表面に露出する特性があるためであり、特定の面方位が表面の法線軸方位に配向（優先配向）してしまう傾向があるためである。
本発明者らは、単結晶ＳｉＣ層におけるハンドル基板となる多結晶ＳｉＣ基板との界面となる表面の平滑性を意図的に損なわせる（粗面化する）ことにより堆積する多結晶ＳｉＣの結晶の最密面（格子面）の配向方位を上記のようにランダムにすることが可能であるという着想を得、鋭意検討を行い本発明を成すに至った。
即ち、本発明に係るＳｉＣ複合基板の製造方法は、上述した多結晶ＳｉＣ基板１１上に単結晶ＳｉＣ層１２を有する本発明のＳｉＣ複合基板１０の製造方法であって、保持基板の主面に単結晶ＳｉＣ薄膜を設けた後、該単結晶ＳｉＣ薄膜についてその表面を機械的加工により粗面化し、更にこの機械的加工に起因する欠陥を除去して、この面が保持基板側の表面よりも凹凸があり、かつ該凹凸を構成する傾斜面が保持基板側表面の法線方向を基準としてランダムな方向に向いている凹凸面となった単結晶ＳｉＣ層とし、次いで該単結晶ＳｉＣ層の凹凸面に化学気相成長法により多結晶ＳｉＣを堆積して該多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の保持基板側表面の法線方向を基準としてランダムに配向している多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするものである。
ここで、単結晶ＳｉＣ層１２における多結晶ＳｉＣ基板１１との界面となる表面（多結晶ＳｉＣ堆積側表面）についてする所定の機械的加工による粗面化処理としては、上記凹凸を構成する傾斜面が保持基板側表面の法線方向を基準としてランダムな方向に向いている凹凸面とする機械的加工であれば特に限定されないが、例えばダイヤモンド砥粒を用いて上記単結晶ＳｉＣ薄膜表面をランダムな方向に研磨することにより該単結晶ＳｉＣ薄膜表面を粗面化する処理であることが好ましい。このとき、粗面化の程度（凹凸の大きさや傾斜面の向いている向きのランダムさ加減）は、ダイヤモンド砥粒の粒径、粗面化加工面への加圧力、処理時間などにより調整することができる。
ここで、単結晶ＳｉＣ層１２の表面凹凸の状態は、表面粗度と該表面凹凸を構成する傾斜面の配向状態で特定することができる。なお、ここでいう表面粗度としては、例えば算術平均粗さＲａ、最大高さ粗さＲｚ、二乗平均平方根粗さＲｑ（表面粗さＲＭＳ（Ｒｏｏｔ−ｍｅａｎ−ｑｕａｒｅ：二乗平均粗さ）（ＪＩＳ Ｂ０５０１−２０１３）などが挙げられる。
単結晶ＳｉＣ層１２の多結晶ＳｉＣ堆積側表面に形成される凹凸は、算術平均粗さＲａが１ｎｍ以上１００ｎｍ以下であり、該凹凸を構成する傾斜面の最大斜度がいずれの方位においても単結晶ＳｉＣ層１２の保持基板側表面を基準として２度以上１０度以下であることが好ましい。なお、凹凸を構成する傾斜面は多結晶ＳｉＣが堆積する基底面であり、多結晶ＳｉＣの最密面が基底面に平行となる。その所以は、最密面の表面エネルギーが極小であり、結晶表面を支配的に覆う傾向があるためである。このため、単結晶ＳｉＣ表面の凹凸がランダムであれば、単結晶ＳｉＣ層１２上において多結晶ＳｉＣ基板１１の結晶が成長する方位を意図的にランダムに変えることができる。即ち、この構造によれば、たとえ多結晶ＳｉＣ基板の結晶粒が単結晶ＳｉＣ層１２表面に対して優先配向したとしても、図２に示すように多結晶ＳｉＣ基板１１の多結晶ＳｉＣの結晶の格子面１１ｐの配向方位は単結晶ＳｉＣ層１２の界面側表面凹凸を構成する傾斜面ごとの向きに対応して分散配向する（単結晶ＳｉＣ層１２の保持基板側表面の法線方向を基準としてランダムに配向する）。このとき、単結晶ＳｉＣ層１２の多結晶ＳｉＣ堆積側表面凹凸を構成する傾斜面の最大斜度がいずれの方位においても２度以上１０度以下である場合、堆積する多結晶ＳｉＣ基板１１の多結晶ＳｉＣの結晶の格子面１１ｐの配向方位は２度以上１０度以下で分散配向するようになる。
特に、図２において、単結晶ＳｉＣ層１２における多結晶ＳｉＣ基板１１に当接する凹凸面を構成する偏向角θの傾斜面の配向方位が、多結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２との界面（あるいは単結晶ＳｉＣ層１２の保持基板側表面）の法線軸を中心とした回転対称な方位に均等に分布している場合には、いずれの方位に対しても不整合界面の微細構造がランダムに変化するため、応力の相殺効果が十分に発現される。なお、単結晶ＳｉＣ層１２における多結晶ＳｉＣ基板１１に当接する凹凸面を構成する偏向角θの傾斜面の配向方位が、特定方位に偏っている場合には応力が特定方位に集中する結果となり、ＳｉＣ複合基板に反りが発生するために好ましくない。
また、単結晶ＳｉＣ層１２の多結晶ＳｉＣ堆積側表面の算術平均粗さＲａが１ｎｍを下回ると、表面凹凸を構成する傾斜面ごとに十分な面積を確保することができなくなり、その傾斜面に堆積される多結晶ＳｉＣの結晶粒径が小さくなることから多結晶ＳｉＣ基板１１をハンドル基板としての機械的強度や半導体用基板としての低抵抗率を確保できなくなるおそれがある。また、算術平均粗さＲａが１００ｎｍを超える場合には、応力の相殺効果を発現させるための単結晶ＳｉＣ層の厚さも１００ｎｍ以上が必要となり、複合基板によるコスト低減効果が望めなくなる場合がある。更に、高さ１００ｎｍを超える起伏（凹凸）を単結晶ＳｉＣ層上に形成しなければならないため、単結晶ＳｉＣ層に導入されるダメージが多大なものとなり、パワー半導体デバイスの基板としての結晶品質が保たれなくなってしまう。単結晶ＳｉＣ層表面への起伏加工の実現性を考えると多結晶ＳｉＣ堆積側表面の算術平均粗さＲａは、１ｎｍ以上１０ｎｍ以下がより好ましく、１ｎｍ以上５ｎｍ以下が更に好ましい。
本発明のＳｉＣ複合基板の製造方法では、イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して設けることが好ましい。あるいは、上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ薄膜を設けてもよい。これにより、一度のイオン注入剥離処理又はヘテロエピタキシャル成長により、必要最低限の膜厚を有し、ＳｉＣ複合基板の特性を左右する単結晶ＳｉＣ層１２が得られるので、経済的に高特性のＳｉＣ複合基板を製造することができる。
また、多結晶ＳｉＣ基板１１を形成するための化学気相成長法としては熱ＣＶＤ法を用いることが好ましい。単結晶ＳｉＣ層１２上に多結晶ＳｉＣを堆積して形成するため、従来技術の如き、難研削材のＳｉＣの研削、研磨、ＣＭＰなどに依る高平坦化の工程を不要とすることができる。
また、上記保持基板は、イオン注入剥離法による加工が行いやすく、物理的及び／又は化学的な除去（即ち、研削加工やエッチング）が行いやすく、ＳｉＣとの熱膨張率係数の差があまり大きくない材料からなるものが好ましく、多結晶又は単結晶シリコンからなることが特に好ましい。保持基板として単結晶Ｓｉウエハを採用する場合、高品質な大口径基板を低価格で入手可能であることから、ＳｉＣ複合基板の製造コストも低減できる。また、単結晶Ｓｉウエハ上には単結晶の立方晶ＳｉＣをヘテロエピタキシャル成長することも可能であり、単結晶ＳｉＣ基板の接合や剥離工程が必要とされないことから、市販のバルクＳｉＣウエハよりも大口径のＳｉＣ複合基板を安価に製造することが可能となる。
ところで、バルク状の単結晶ＳｉＣは高価であるため、単結晶ＳｉＣ基板をそのまま用いたり、単結晶ＳｉＣ基板を主体的に用いてＳｉＣ複合基板を製造したりすることは経済的に好ましくない。そこで本発明では、特許文献１（特許第５０５１９６２号公報）のように単結晶ＳｉＣウエハから単結晶ＳｉＣ薄膜を剥離して、該薄膜を保持基板に転写して見かけ上の機械的強度を確保した後、単結晶ＳｉＣ薄膜表面に所定の表面凹凸（等方的な傾斜部（起伏））を設けた上で多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板を形成し、ＳｉＣ複合基板を得るようにする。
このとき、保持基板が単結晶ＳｉＣ層や多結晶ＳｉＣ基板と熱膨張係数が大きく異なる場合には、複合基板製造中の温度変化により保持基板を含む積層体に反りが発生する。製造過程でこのような反りが発生すると、単結晶ＳｉＣ層と多結晶ＳｉＣ基板の界面では低応力化又は無応力化が図られているにも関わらず、ＳｉＣ複合基板の形状は保持基板の反りを反映してしまうので、平坦な基板が得られないおそれがある。ＳｉＣ複合基板が平坦性を欠いてしまうと、デバイス製造工程などのフォトリソグラフィー工程を適用することが難しくなり、ＳｉＣ複合基板の実用化が妨げられる。
そこで、保持基板と単結晶ＳｉＣ層１２や多結晶ＳｉＣ基板１２との間で熱膨張係数に差があったとしても保持基板を含む積層体に反りが発生することがないように、該積層体における保持基板の両面それぞれの側にハンドル基板となる多結晶ＳｉＣ基板を堆積することが好ましい。この場合、たとえ保持基板と多結晶ＳｉＣ基板との間に熱膨張係数の差に起因する応力が発生したとしても、保持基板の表裏面に作用する応力の向きは互いに反対方向となり、その大きさは等しくなるため、いかなる処理温度においても積層体に反りが発生することがないようにすることができ、その結果、反りのないＳｉＣ複合基板を得ることができる。これに加え、保持基板の見かけ上の剛性が増すため、多結晶ＳｉＣ基板内における転位の運動が促進されて、残留応力が解消されるため、熱的にも機械的にも安定なＳｉＣ複合基板を製造することが可能となる。
例えば、上記保持基板のおもて面のみに上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を作製し、該単結晶ＳｉＣ層の凹凸面及び上記保持基板のうら面それぞれに上記多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去するとよい。
あるいは、上記保持基板の両面に上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を作製し、次いでそれぞれの単結晶ＳｉＣ層の凹凸面に上記多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することが好ましい。これにより、一度の多結晶ＳｉＣ基板の形成処理により２枚のＳｉＣ複合基板を形成することができるため、製造コストの低減効果が増す。
あるいは、保持基板の両面への単結晶ＳｉＣ層を設けることが難しい場合には、上記保持基板のおもて面のみに上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を２枚作製し、これらの単結晶ＳｉＣ層担持体の保持基板のうら面同士を接合又は接着した後、この接合又は接着した基板の表裏面の単結晶ＳｉＣ層の凹凸面それぞれに上記多結晶ＳｉＣ基板を形成し、次いで、上記保持基板のうら面同士の接合又は接着部分で分離し、その後にそれぞれの保持基板を物理的及び／又は化学的に除去するようにしてもよい。これによれば実質的に両面に単結晶ＳｉＣ層が形成された１組の保持基板が形成できるため、一度の多結晶ＳｉＣ基板の形成処理により２枚のＳｉＣ複合基板を形成することができ、コスト低減や平坦化、安定化を実現することが可能となる。
以下、本発明に係るＳｉＣ複合基板の製造方法の実施形態１〜４を説明する。
（実施形態１）
本発明の実施形態１について図４を参照しながら説明する。
（工程１−１）
始めに、保持基板２１に貼り合わせをする単結晶ＳｉＣ基板１２ｓを用意する。ここで、単結晶ＳｉＣ基板１２ｓは、結晶構造が４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣのものから選択をすることが好ましい。単結晶ＳｉＣ基板１２ｓ及び後述する保持基板２１の大きさは、半導体素子の製造や窒化ガリウム、ダイヤモンド、ナノカーボン膜の成長に必要な大きさやコスト等から設定をする。また、単結晶ＳｉＣ基板１２ｓの厚さは、ＳＥＭＩ規格又はＪＥＩＤＡ規格の基板厚さ近傍のものがハンドリングの面から好ましい。なお、単結晶ＳｉＣ基板１２ｓとして、市販のもの、例えばパワーデバイス向けに市販されている単結晶ＳｉＣウエハを用いればよく、その表面がＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ｏｒ Ｐｌａｎａｒｉｚａｔｉｏｎ））処理で仕上げ研磨された、表面が平坦かつ平滑なものを用いることが好ましい。ここでは、単結晶ＳｉＣ基板１２ｓとして、例えば４Ｈ−ＳｉＣ（０００−１）Ｃ面において［１１−２０］方位に２度偏向した単結晶ＳｉＣウエハを用いる。
また、単結晶ＳｉＣ基板１２ｓの少なくとも保持基板２１と貼り合わせをする表面に所定の薄膜２２ａを形成することが好ましい（図４（ａ））。ここで、薄膜２２ａは、厚さ５０ｎｍ〜６００ｎｍ程度の酸化シリコン膜、窒化シリコン膜又は酸窒化シリコン膜の誘電体膜であるとよい。これにより、保持基板２１との貼り合わせが容易になるだけではなく、この後に行われるイオン注入処理の注入イオンのチャネリングを抑制する効果も得られる。
薄膜２２ａの形成方法としては、単結晶ＳｉＣ基板１２ｓに密着性よく形成できる成膜方法であればいずれの方法でもよく、例えば酸化シリコン膜はＰＥＣＶＤ法又は熱酸化法により形成し、窒化シリコン膜、酸窒化シリコン膜はスパッタリング法により形成するとよい。
（工程１−２）
次に、保持基板２１を用意する。本発明で用いる保持基板２１として、耐熱温度１１００℃以上の耐熱材料（ただし、単結晶ＳｉＣを除く）からなるものが好ましく、多結晶又は単結晶シリコンからなる基板がより好ましい。ここでは、例えば保持基板２１として、面方位（１１１）面の単結晶Ｓｉ基板を用いる。
また、保持基板２１の少なくとも単結晶ＳｉＣ基板１２ｓと貼り合わせをする表面に、上記工程１−１と同様の薄膜２２ａを形成することが好ましい（図４（ｂ））。
（工程１−３）
次に、単結晶ＳｉＣ基板１２ｓの薄膜２２ａ形成面に水素イオン等を注入してイオン注入領域１２ｉを形成する（図４（ｃ））。
ここで、単結晶ＳｉＣ基板１２ｓへのイオン注入の際、その表面から所望の深さにイオン注入領域１２ｉを形成できるような注入エネルギーで、所定の線量の少なくとも水素イオン（Ｈ+）又は水素分子イオン（Ｈ2 +）を注入する。このときの条件として、所望の薄膜の厚さになるようにイオン注入エネルギーを設定すればよい。ＨｅイオンやＢイオン等を同時に注入しても構わないし、同じ効果が得られるモノであればどのようなイオンを採用しても構わない。ただし、単結晶ＳｉＣ結晶格子へのダメージを低減する観点からは、できるだけ軽元素のイオンであるほうが望ましい。
単結晶ＳｉＣ基板１２ｓに注入する水素イオン（Ｈ+）のドーズ量は、１．０×１０16ａｔｏｍ／ｃｍ2〜９．０×１０17ａｔｏｍ／ｃｍ2であることが好ましい。１．０×１０16ａｔｏｍ／ｃｍ2未満であると、界面の脆化が起こらない場合があり、９．０×１０17ａｔｏｍ／ｃｍ2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
注入イオンとして水素分子イオン（Ｈ2 +）を用いる場合、そのドーズ量は５．０×１０15ａｔｏｍｓ／ｃｍ2〜４．５×１０17ａｔｏｍｓ／ｃｍ2であることが好ましい。５．０×１０15ａｔｏｍｓ／ｃｍ2未満であると、界面の脆化が起こらない場合があり、４．５×１０17ａｔｏｍｓ／ｃｍ2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
イオン注入された基板表面からイオン注入領域１２ｉまでの深さ（即ち、イオン打ち込み深さ）は、保持基板２１上に設ける単結晶ＳｉＣ薄膜の所望の厚さに対応するものであり、通常１００〜２，０００ｎｍ、好ましくは３００〜５００ｎｍ、更に好ましくは４００ｎｍ程度である。また、イオン注入領域１２ｉの厚さ（即ち、イオン分布厚さ）は、機械衝撃等によって容易に剥離できる厚さが良く、好ましくは２００〜４００ｎｍ、更に好ましくは３００ｎｍ程度である。
（工程１−４）
続いて、単結晶ＳｉＣ基板１２ｓの薄膜２２ａ形成面と保持基板２１の薄膜２２ａ形成面とを表面活性化処理を施して貼り合わせる。表面活性化処理としてはプラズマ活性化処理、真空イオンビーム処理又はオゾン水への浸漬処理を行うとよい。
このうち、プラズマ活性化処理をする場合、真空チャンバ中に上記工程１−３までの処理が終了した単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を載置し、プラズマ用ガスを減圧下で導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ活性化処理する。プラズマ用ガスとしては、酸素ガス、水素ガス、窒素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。
真空イオンビーム処理は、高真空のチャンバ内に単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を載置し、Ａｒ等のイオンビームを貼り合わせをする表面に照射して活性化処理を行う。
オゾン水への浸漬処理は、オゾンガスを溶解させたオゾン水に単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を浸漬し、その表面を活性化処理をする。
上記した表面活性化処理は、単結晶ＳｉＣ基板１２ｓのみ又は保持基板２１のみに行ってもよいが、単結晶ＳｉＣ基板１２ｓ及び保持基板２１の両方について行うのがより好ましい。
また、表面活性化処理は上記方法のいずれか一つでもよいし、組み合わせた処理を行っても構わない。更に、単結晶ＳｉＣ基板１２ｓ、保持基板２１の表面活性化処理を行う面は、貼り合わせを行う面、即ち薄膜２２ａ表面であることが好ましい。
次に、この単結晶ＳｉＣ基板１２ｓ及び保持基板２１の表面活性化処理をした表面（薄膜２２ａ、２２ａ表面）を接合面として貼り合わせる。
次いで、単結晶ＳｉＣ基板１２ｓと保持基板２１と貼り合わせた後に、好ましくは１５０〜３５０℃、より好ましくは１５０〜２５０℃の熱処理を行い、薄膜２２ａ、２２ａの貼り合わせ面の結合強度を向上させる。このとき、単結晶ＳｉＣ基板１２ｓと保持基板２１との間の熱膨張率差により基板の反りが発生するが、それぞれの材質に適した温度を採用して反りを抑制するとよい。熱処理時間としては、温度にもある程度依存するが、２時間〜２４時間が好ましい。
これにより、薄膜２２ａ、２２ａは密着して一つの層、介在層２２となると共に、単結晶ＳｉＣ基板１２ｓと保持基板２１とが介在層２２を介して強固に密着した貼り合わせ基板１３となる（図４（ｄ））。
（工程１−５）
貼り合わせ基板１３について、イオン注入した部分に熱的エネルギー又は機械的エネルギーを付与して、イオン注入領域１２ｉで単結晶ＳｉＣ基板１２ｓを剥離させ、保持基板２１上に単結晶ＳｉＣ薄膜１２ａを転写して単結晶ＳｉＣ薄膜担持体１４を得る（図４（ｅ））。
剥離方法としては、例えば貼り合わせ基板１３を高温に加熱して、この熱によってイオン注入領域１２ｉにおいてイオン注入した成分の微小なバブル体を発生させることにより剥離を生じさせて単結晶ＳｉＣ基板１２ｓを分離する熱剥離法を適用することができる。あるいは、熱剥離が生じない程度の低温熱処理（例えば、５００〜９００℃、好ましくは５００〜７００℃）を施しつつ、イオン注入領域１２ｉの一端に物理的な衝撃を加えて機械的に剥離を発生させて単結晶ＳｉＣ基板１２ｓを分離する機械剥離法を適用することができる。機械剥離法は単結晶ＳｉＣ薄膜転写後の転写表面の粗さが熱剥離法よりも比較的小さいため、より好ましい。
なお、剥離処理後に、単結晶ＳｉＣ薄膜担持体１４を加熱温度７００〜１，０００℃であって剥離処理時よりも高い温度、加熱時間１〜２４時間の条件で加熱して、単結晶ＳｉＣ薄膜１２ａと保持基板２１との密着性を改善する熱処理を行ってもよい。
このとき、薄膜２２ａ、２２ａは強固に密着し、更に薄膜２２ａ、２２ａはそれぞれ単結晶ＳｉＣ基板１２ｓ、保持基板２１と強固に密着しているため、イオン注入領域１２ｉにおける剥離部分以外の部分での剥離は発生しない。
なお、剥離した後の単結晶ＳｉＣ基板１２ｓは、表面を再度研磨や洗浄等を施すことにより再度当該単結晶ＳｉＣ薄膜担持体１４の製造方法における貼り合わせ用の基板として再利用することが可能となる。
（工程１−６）
次に、単結晶ＳｉＣ薄膜担持体１４の単結晶ＳｉＣ薄膜１２ａについてその表面を機械的加工により粗面化し、更にこの機械的加工に起因する欠陥を除去して単結晶ＳｉＣ層１２とする（図４（ｆ））。
ここで、機械的加工による粗面化処理として、ダイヤモンド砥粒を用いて単結晶ＳｉＣ薄膜１２ａ表面をランダムな方向に研磨することにより該単結晶ＳｉＣ薄膜１２ａ表面を粗面化することが好ましい。具体的には、ダイヤモンドスラリーをしみこませた回転している研磨布に単結晶ＳｉＣ薄膜担持体１４の単結晶ＳｉＣ薄膜１２ａの面を押し付けて研磨方向がランダムになるように単結晶ＳｉＣ薄膜担持体１４の向きを変えながらバフ研磨加工を行うとよい。単結晶ＳｉＣ基板１２ｓの表面は元々平滑であり、単結晶ＳｉＣ薄膜１２ａの保持基板２１側の表面には単結晶ＳｉＣ基板１２ｓの平滑な表面が反映されているが、単結晶ＳｉＣ薄膜１２ａの上記バフ研磨加工面は保持基板２１側の平滑な表面よりも粗面化され微細な表面凹凸を有するようになる。また、単結晶ＳｉＣ薄膜１２ａの表面はイオン注入剥離面であるが、上記のように研磨方向をランダムにしたバフ研磨加工によればイオン注入によるダメージ層の除去すると共に凹凸を構成する傾斜面が保持基板２１側表面の法線方向を基準としてランダムな方向に向いた微細な凹凸に整えた表面状態を形成することが可能となる。
なお、単結晶ＳｉＣ層１２の粗面化の程度（凹凸の大きさや傾斜面の向いている向きのランダムさ加減）は、ダイヤモンド砥粒の粒径、単結晶ＳｉＣ薄膜担持体１４を押し付ける圧力や研磨時間で調整することが可能である。
次に、単結晶ＳｉＣ薄膜１２ａの表面には機械的加工（バフ研磨加工）に起因する欠陥が生じていることからこの欠陥を除去する処理を行う。具体的には、熱酸化処理を施して加工後の単結晶ＳｉＣ薄膜１２ａに薄い熱酸化膜を形成する。これにより、単結晶ＳｉＣ薄膜１２ａ表面の機械的加工で導入された欠陥領域が熱酸化膜となる。このとき、上記イオン注入によるダメージ領域も熱酸化膜に含まれるようになる。次いで、この単結晶ＳｉＣ薄膜１２ａの表面をフッ化水素酸（フッ酸）浴に浸漬して熱酸化膜を除去し清浄な単結晶ＳｉＣ表面を露出させる（犠牲酸化法）。単結晶ＳｉＣ薄膜担持体１４の単結晶ＳｉＣ薄膜１２ａについて以上の処理を施すことによって、この処理面が保持基板２１側の表面よりも凹凸があり、かつ該凹凸を構成する傾斜面が保持基板２１側表面の法線方向を基準としてランダムな方向に向いている凹凸面となった単結晶ＳｉＣ層１２とすることができる。
ここで、単結晶ＳｉＣ層１２の表面凹凸の状態を、算術平均粗さＲａが１ｎｍ以上１００ｎｍ以下の表面凹凸とし、該凹凸を構成する傾斜面の最大斜度をいずれの方位においても２度以上１０度以下とすることが好ましい。即ち、単結晶ＳｉＣ層１２の表面の表面粗度としては、例えば単結晶ＳｉＣ層１２の表面においてある方向（Ｘ方向）の表面粗度とその方向に直交する方向（Ｙ方向）の表面粗度が共に算術平均粗さＲａで好ましくは１〜１００ｎｍ、より好ましくは５〜３０ｎｍである。
また、単結晶ＳｉＣ層１２の表面凹凸を構成する傾斜面が保持基板２１側表面の法線方向を基準としてランダムな方向に向くとは、例えば単結晶ＳｉＣ層１２の表面においてある方向（Ｘ方向）の表面粗度とその方向に直交する方向（Ｙ方向）の表面粗度がほぼ同じであることを意味する。両者の表面粗度がほぼ同じとは、例えば両者の算術平均粗さＲａの差が好ましくは最大Ｒａの１０％以下であり、より好ましくは最大Ｒａの５％以下である。あるいは、単結晶ＳｉＣ層１２の表面におけるＸ方向の表面粗さプロファイルとＹ方向の表面粗さプロファイルがほぼ同じパターンを示すことを意味する。両者の表面粗さプロファイルがほぼ同じとは表面の斜面の配向方位が等方的であり、高低差も同様であることを意味する。
本工程により保持基板２１上に介在層２２を介して上記表面凹凸を有する単結晶ＳｉＣ層１２を担持する単結晶ＳｉＣ層担持体１５を作製することができる（図４（ｆ））。
（工程１−７）
次に、得られた単結晶ＳｉＣ層担持体１５を用いて、化学気相成長法により単結晶ＳｉＣ層１２上に多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１を形成する（図４（ｇ））。
このとき、多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の保持基板２１側表面の法線方向を基準としてランダムに配向するように形成される。
ここで、化学気相成長法としては熱ＣＶＤ法を用いることが好ましい。この熱ＣＶＤ条件としては、多結晶ＳｉＣを堆積して成膜する一般的な条件でよい。
このとき、多結晶ＳｉＣが単結晶ＳｉＣ層１２の表面に堆積するが、該単結晶ＳｉＣ層１２表面は上述のごとき表面凹凸を有するため、該表面凹凸を構成する傾斜面ごとに多結晶ＳｉＣの結晶の最密面（格子面）がその傾斜面に平行となるように配向して成長するようになり、単結晶ＳｉＣ層１２上において多結晶ＳｉＣ基板１１の結晶粒ごとにその成長する方位がランダムに変わるようになる。その結果、図２に示すように多結晶ＳｉＣ基板１１の多結晶ＳｉＣの結晶の格子面１１ｐの配向方位は単結晶ＳｉＣ層１２の界面側表面凹凸を構成する傾斜面ごとの向きに対応して分散配向する（単結晶ＳｉＣ層１２の保持基板２１側表面の法線方向を基準としてランダムに配向する）。
なお、単結晶ＳｉＣ層担持体１５において上記のように保持基板２１の単結晶ＳｉＣ層１２を設けた面（おもて面）だけに多結晶ＳｉＣ基板１１を形成するのではなく、それとは反対面（うら面）にも多結晶ＳｉＣ基板１１’を形成することが好ましい（図４（ｇ））。これにより、保持基板２１と多結晶ＳｉＣ基板１１、１１’との間に熱膨張係数の差に起因する応力が発生したとしても、多結晶ＳｉＣ基板１１、１１’によって保持基板２１の表裏面に作用する応力の向きは互いに反対方向となり、その大きさは等しくなるため、この積層体に反りが発生することがないようにすることができ、その結果、反りのないＳｉＣ複合基板を得ることができる。
（工程１−８）
次に、工程１−７で得られた積層体における保持基板２１を物理的及び／又は化学的に除去して、ＳｉＣ複合基板１０を得る（図４（ｈ））。このとき、保持基板２１がシリコンからなる場合には、例えばフッ硝酸溶液により容易に選択的にエッチング除去することが可能である。
（工程１−９）
必要に応じて、ＳｉＣ複合基板１０の単結晶ＳｉＣ層１２上にＳｉＣエピタキシャル層１２’を形成するとよい（図４（ｉ））。これにより、単結晶ＳｉＣ層１２の厚さが０．１μｍと薄く、パワー半導体デバイスの活性層として用いるには薄すぎるところ、ＳｉＨ2Ｃｌ2（流量２００ｓｃｃｍ）とＣ2Ｈ2（流量５０ｓｃｃｍ）を原料とする１５５０℃の１時間の気相成長（ホモエピタキシャル成長）により厚さ８μｍのＳｉＣエピタキシャル層１２’を形成してパワー半導体の製造に適応したＳｉＣ複合基板を得ることが可能となる。
（実施形態２）
本発明の実施形態２について図５を参照しながら説明する。
（工程２−１）
始めに、実施形態１と同様にして工程１−６までを行い、単結晶ＳｉＣ層担持体１５を２組用意する（図５（ａ））。
（工程２−２）
次に、２組の単結晶ＳｉＣ層担持体１５の保持基板２１同士を接着層２３を介して貼り合わせて（接合して）接着貼り合わせ体１６を得る（図５（ｂ））。接着貼り合わせ体１６は、その表裏面に単結晶ＳｉＣ層１２が露出した両面基板となる。このとき、この後で行う化学気相成長に対して耐熱性を有する接着剤を用いるとよい。
（工程２−３）
次に、接着貼り合わせ体１６の表裏面の単結晶ＳｉＣ層１２の凹凸面それぞれに実施形態１と同様の化学気相成長法により多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１を形成する（図５（ｃ））。ここで、保持基板２１と多結晶ＳｉＣ基板１１との間に熱膨張係数の差に起因する応力が発生したとしても、２枚の保持基板２１が貼り合わされたものの表裏面に作用する応力の向きは互いに反対方向となり、その大きさは等しくなるため、積層体に反りが発生することがないようにすることができ、その結果、反りのないＳｉＣ複合基板を２組得ることができる。
（工程２−４）
次いで、工程２−３で得られた積層体について、保持基板２１のうら面同士の接合部分（接着層２３）で分離し、同時に（又はその後に）それぞれの保持基板２１を物理的及び／又は化学的に除去して、２組のＳｉＣ複合基板１０を得る（図５（ｄ））。このとき、保持基板２１がシリコンからなる場合には、例えばフッ硝酸溶液により容易に接着層２３及び保持基板２１を選択的にエッチング除去することが可能である。
（工程２−５）
その後、必要に応じて実施形態１と同様に、ＳｉＣ複合基板１０の単結晶ＳｉＣ層１２上にＳｉＣエピタキシャル層１２’を形成するとよい（図５（ｅ））。
（実施形態３）
本発明の実施形態３について図６を参照しながら説明する。
（工程３−１）
始めに、保持基板２１上にＳｉＣをヘテロエピタキシャル成長させて単結晶ＳｉＣ薄膜１２ｅを設けて単結晶ＳｉＣ薄膜担持体１４’を２枚用意する（図６（ａ））。例えば、２枚の（００１）表面を有する単結晶Ｓｉウエハを保持基板２１とし、その上層に（００１）面を主面方位とする３Ｃ−ＳｉＣ層をヘテロエピタキシャル成長するとよい。詳しくは、このヘテロエピタキシャル成長に先んじ、保持基板（単結晶Ｓｉウエハ）２１を２０ＰａのＣ2Ｈ2雰囲気に暴露しつつ、５００℃から１，３４０℃まで昇温し、その表層に単結晶の３Ｃ−ＳｉＣ膜を厚さ１５ｎｍ成長させた後、基板温度を保ちつつ、流量２００ｓｃｃｍのＳｉＨ2Ｃｌ2と流量５０ｓｃｃｍのＣ2Ｈ2を導入し、圧力を１５Ｐａとすることにより厚さ２０μｍの（００１）面を主面方位とする単結晶３Ｃ−ＳｉＣ層１２をエピタキシャル成長するとよい。
（工程３−２）
次に、単結晶ＳｉＣ薄膜担持体１４’の単結晶ＳｉＣ薄膜１２ｅについて、実施形態１の工程１−６と同様にしてその表面を機械的加工により粗面化し、更にこの機械的加工に起因する欠陥を除去して単結晶ＳｉＣ層１２とする（図６（ｂ））。
ここで、上記機械的加工条件や欠陥を除去する条件は実施形態１の工程１−６と同じでよい。その結果として、単結晶ＳｉＣ層１２の表面凹凸の状態も実施形態１と同じようになる。
本工程により保持基板２１上に上記表面凹凸を有する単結晶ＳｉＣ層１２を担持する単結晶ＳｉＣ層担持体１５’を作製することができる（図６（ｂ））。
（工程３−３）
次に、２枚の単結晶ＳｉＣ層担持体１５’の保持基板２１同士を接着層２３を介して貼り合わせて（接合して）一組の接着貼り合わせ体１６’を得る（図６（ｃ））。接着貼り合わせ体１６’は、その表裏面に単結晶ＳｉＣ層１２が露出した両面基板となる。このとき、この後で行う化学気相成長に対して耐熱性を有する接着剤を用いるとよい。
（工程３−４）
次に、接着貼り合わせ体１６’の表裏面の単結晶ＳｉＣ層１２の凹凸面それぞれに実施形態１と同様の化学気相成長法により多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１を形成する（図６（ｄ））。ここで、保持基板２１と多結晶ＳｉＣ基板１１との間に熱膨張係数の差に起因する応力が発生したとしても、２枚の保持基板２１が貼り合わされたものの表裏面に作用する応力の向きは互いに反対方向となり、その大きさは等しくなるため、積層体に反りが発生することがないようにすることができ、その結果、反りのないＳｉＣ複合基板を２枚得ることができる。
（工程３−５）
次いで、工程３−４で得られた積層体について、保持基板２１のうら面同士の接合部分（接着層２３）で分離し、同時に（又はその後に）それぞれの保持基板２１を物理的及び／又は化学的に除去して、２組のＳｉＣ複合基板１０を得る（図６（ｅ））。このとき、保持基板２１がシリコンからなる場合には、例えばフッ硝酸溶液により容易に接着層２３及び保持基板２１を選択的にエッチング除去することが可能である。
（実施形態４）
本発明の実施形態４について図７を参照しながら説明する。
（工程４−１）
始めに、保持基板２１の両面にＳｉＣをヘテロエピタキシャル成長させて単結晶ＳｉＣ薄膜１２ｅを設けて単結晶ＳｉＣ薄膜担持体１４''を用意する（図７（ａ））。例えば、両面を鏡面研磨した（１１１）表面を有する単結晶Ｓｉウエハを保持基板２１とし、その両面に３Ｃ−ＳｉＣ層をヘテロエピタキシャル成長するとよい。詳しくは、このヘテロエピタキシャル成長に先んじ、保持基板（単結晶Ｓｉウエハ）２１を２０ＰａのＣ2Ｈ2雰囲気に暴露しつつ、５００℃から１，３４０℃まで昇温し、その表層に単結晶の３Ｃ−ＳｉＣ膜を厚さ１５ｎｍ成長させた後、基板温度を保ちつつ、流量２００ｓｃｃｍのＳｉＨ2Ｃｌ2と流量５０ｓｃｃｍのＣ2Ｈ2を導入し、圧力を３．２Ｐａとすることにより（１１１）面を主面方位とする単結晶３Ｃ−ＳｉＣ層１２をエピタキシャル成長するとよい。
このとき、実施形態３とは異なり、厚膜の３Ｃ−ＳｉＣエピタキシャル成長は避けた方がよい。なぜならば、（１１１）面を主面方位とする３Ｃ−ＳｉＣ層面内では、積層欠陥が発生したとしてもＳｉ（１１１）表面を有する単結晶Ｓｉウエハとの界面における応力緩和効果が発現しないため、３Ｃ−ＳｉＣ層を厚膜化すると、内部応力が蓄積し、３Ｃ−ＳｉＣ層／保持基板（単結晶Ｓｉウエハ）界面の剥離や３Ｃ−ＳｉＣエピタキシャル成長層内へのクラック発生がもたらされるおそれがある。そこで、エピタキシャル成長時間を調整し、膜厚２μｍを上限とする３Ｃ−ＳｉＣエピタキシャル成長に留めるとよい。３Ｃ−ＳｉＣ層面内には１０ＧＰａを超える引張応力が発生するが、保持基板２１である単結晶Ｓｉウエハの表裏面に形成されることから内部応力がバランスし、保持基板２１が変形することなく平坦性を保つことが可能となる。
（工程４−２）
次に、単結晶ＳｉＣ薄膜担持体１４''の単結晶ＳｉＣ薄膜１２ｅについて、実施形態１の工程１−６と同様にしてその表面を機械的加工により粗面化し、更にこの機械的加工に起因する欠陥を除去して単結晶ＳｉＣ層１２とする（図７（ｂ））。
ここで、上記機械的加工条件や欠陥を除去する条件は実施形態１の工程１−６と同じでよい。その結果として、単結晶ＳｉＣ層１２の表面凹凸の状態も実施形態１と同じようになる。
本工程により保持基板２１上に上記表面凹凸を有する単結晶ＳｉＣ層１２を担持する単結晶ＳｉＣ層担持体１５''を作製することができる（図７（ｂ））。
（工程４−３）
次に、単結晶ＳｉＣ層担持体１５''の表裏面の単結晶ＳｉＣ層１２の凹凸面それぞれに実施形態１と同様の化学気相成長法により多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１を形成する（図７（ｃ））。ここで、保持基板２１と多結晶ＳｉＣ基板１１との間に熱膨張係数の差に起因する応力が発生したとしても、保持基板２１の表裏面に作用する応力の向きは互いに反対方向となり、その大きさは等しくなるため、積層体に反りが発生することがないようにすることができ、その結果、反りのないＳｉＣ複合基板を２組得ることができる。
（工程４−４）
次いで、工程４−３で得られた積層体について、保持基板２１を物理的及び／又は化学的に除去して、２組のＳｉＣ複合基板１０を得る（図７（ｄ））。このとき、保持基板２１がシリコンからなる場合には、例えばフッ硝酸溶液により容易に保持基板２１を選択的にエッチング除去することが可能である。
以上、本発明の実施形態１〜４において、単結晶ＳｉＣのエピタキシャル成長にＳｉＨ2Ｃｌ2とＣ2Ｈ2の混合気体を用いた気相成長を用いた例を示したが、単結晶ＳｉＣの形成方法はこれに限られることはなく、いかなるシラン系、塩化シラン系、炭化水素の組み合わせによる減圧又は常圧気相成長、あるいは分子線エピタキシー、更には液相成長でも同様な効果が得られる。
また、単結晶ＳｉＣ層１２の表面凹凸形成には必ずしもダイヤモンドスラリーによる機械的加工を用いる必要はなく、その凹凸を構成する傾斜面が該単結晶ＳｉＣ層の表面の法線方向を基準としてランダムな方向に配向できれば、フォトリソグラフィーやナノインプリントなどの手段を用いることも可能である。
また、保持基板２１としてシリコン基板を用いる例を示したが、実施形態３、４のようにＳｉＣをヘテロエピタキシャル成長させる必要がなければ、単結晶Ｓｉ基板である必要がなく、安価な多結晶Ｓｉ基板を用いてもよい。
実施形態２、３において、単結晶ＳｉＣ薄膜１２ａの機械的加工による粗面化及び該機械的加工に起因する欠陥の除去の処理は、必ずしも保持基板２１同士の接着以前での実施に限定されるものではなく、多結晶ＳｉＣ基板１１の形成（堆積）前であれば保持基板２１同士を接着して貼り合わせ体とした状態で実施してもよい。
また、実施形態２、３において、保持基板２１同士を接着層２３を介して接着しているが、十分な付着強度を実現できるのであれば、接着層２３を介さずに直接接合してもよい。
以下に、実施例を挙げて、本発明を更に具体的に説明するが、本発明は実施例に限定されるものではない。
［実施例１］
本発明のＳｉＣ複合基板の製造方法における実施形態１に基づき以下の手順で本発明のＳｉＣ複合基板１０を作製した。
（工程１）
始めに、単結晶ＳｉＣ基板１２ｓとして（０００−１）Ｃ面を［１１−２０］方位に２度傾斜させた単結晶４Ｈ−ＳｉＣウエハを用意し、これを大気圧の乾燥酸素雰囲気中で９０分間、１，１００℃の熱酸化処理を施すことにより表面に薄膜２２ａとして厚さ０．２μｍの熱酸化膜を形成した（図４（ａ））。
（工程２）
次に、保持基板２１として（００１）表面を有する単結晶Ｓｉウエハを用意し、これを大気圧の乾燥酸素雰囲気中で９０分間、１，１００℃の熱酸化処理を施すことにより表面に薄膜２２ａとして厚さ０．６μｍの熱酸化膜を形成した（図４（ｂ））。
（工程３）
次に、工程１の単結晶４Ｈ−ＳｉＣウエハの熱酸化膜形成面に、水素イオンを１５０ｋｅＶのエネルギーで１×１０17ａｔｏｍｓ／ｃｍ2照射し、イオン注入領域１２ｉを形成した（図４（ｃ））。
（工程４）
続いて、単結晶４Ｈ−ＳｉＣウエハの薄膜２２ａ形成面と単結晶Ｓｉウエハの薄膜２２ａ形成面とをプラズマ活性化処理を施して貼り合わせて貼り合わせ基板１３を得た（図４（ｄ））。
（工程５）
次に、貼り合わせ基板１３について、イオン注入した部分に機械的エネルギーを付与して、イオン注入領域１２ｉで単結晶４Ｈ−ＳｉＣ基板ウエハを剥離させ、単結晶Ｓｉウエハ上に厚さ０．２μｍの単結晶ＳｉＣ薄膜１２ａを転写して表面に４Ｈ−ＳｉＣ（０００１）Ｓｉ面が露出する単結晶ＳｉＣ薄膜担持体１４を得た（図４（ｅ））。
（工程６）
次に、単結晶ＳｉＣ薄膜担持体１４の表面に露出した４Ｈ−ＳｉＣ（０００１）Ｓｉ面を１０μｍの粒度のダイヤモンドスラリーを塗布した研磨布に１００ｇ／ｃｍ2の圧力で押し付け、ランダムな方向に反復運動させた。これを１０分間反復運動した後、単結晶ＳｉＣ薄膜１２ａ表面のダイヤモンドスラリーを純水で洗い流し、過酸化水素水と硫酸の混合溶液で洗浄した。次に、大気圧の乾燥酸素雰囲気中で６０分間、１，１００℃の熱酸化処理を施すことにより単結晶ＳｉＣ薄膜１２ａの研磨面に厚さ０．１μｍの熱酸化膜を形成する。この熱酸化処理によりダイヤモンドスラリーを用いた研磨により欠陥が導入された単結晶ＳｉＣ薄膜１２ａ表面がシリコン酸化膜に変換される。その後、その表面を５ｖｏｌ％のＨＦ溶液に５分間浸漬して、清浄な単結晶４Ｈ−ＳｉＣ表面を露出させて単結晶ＳｉＣ層１２とした（図４（ｆ））。この処理後の単結晶ＳｉＣ層１２の表面凹凸の算術平均粗さＲａは３ｎｍであり、その表面凹凸を構成する傾斜面の最大斜度が３度であって該傾斜面が単結晶Ｓｉウエハ（保持基板２１）側表面の法線方向を基準としてランダムな方向に向いている凹凸面となった。
（工程７）
次に、単結晶ＳｉＣ層１２の凹凸面に、熱ＣＶＤ法によりＳｉＣｌ4（流量２００ｓｃｃｍ）とＣ3Ｈ8（流量５０ｓｃｃｍ）を原料として、加熱温度１，３２０℃で多結晶の３Ｃ−ＳｉＣを堆積した。このときの圧力を１５Ｐａとし、８時間の堆積処理により単結晶ＳｉＣウエハ（保持基板２１）の表裏面、即ち単結晶ＳｉＣ層１２表面と単結晶Ｓｉウエハ裏面にそれぞれ厚さ８４０μｍの多結晶ＳｉＣ基板１１，１１’を形成した（図４（ｇ））。
（工程８）
次に、工程７で得られた積層体をＨＦとＨＮＯ3の混合溶液に１２０時間浸漬したところ、保持基板２１である単結晶Ｓｉウエハが選択的にエッチング除去され、これと同時に裏面側の多結晶ＳｉＣ基板１１’が剥離し、単結晶ＳｉＣ層１２（４Ｈ−ＳｉＣ（０００１）Ｓｉ面）／多結晶ＳｉＣ基板１１（立方晶ＳｉＣ（８４０μｍ厚））の積層構造の本発明のＳｉＣ複合基板１０が得られた（図４（ｈ））。
得られたＳｉＣ複合基板１０の多結晶ＳｉＣ基板１１、即ち堆積された多結晶膜（多結晶ＳｉＣ基板）の表面を実体顕微鏡で観察したところ、図８に示すように粒状となり、粒径は０．１μｍから１μｍの不定形の結晶粒の組み合わせで形成されていた。
また、Ｘ線回折装置（株式会社リガク製、ＳｕｐｅｒＬａｂ、Ｃｕ管球）を用いてＸ線回折法（θ−２θスキャン）により、多結晶ＳｉＣ基板１１の結晶性を調査したところ、図９に示すように、３Ｃ−ＳｉＣの（１１１）面が膜を構成する結晶の支配的な格子間隔であることが分かった。
更に、上記Ｘ線回折装置を用いてＸ線ロッキングカーブ法（ωスキャン）により、単結晶ＳｉＣ層の表面の法線軸を基準とする多結晶ＳｉＣ基板１１を構成する３Ｃ−ＳｉＣ結晶の（１１１）面のロッキングカーブを取ると図１０に示すようになる。図１０では、単結晶ＳｉＣ層１２の表面の法線軸を基準（ω＝０度）とした場合、ω≦−２度又は２度≦ωとなる結晶粒の割合が多結晶ＳｉＣ基板１１を構成する全結晶粒の６５％以上となっていた。即ち、多結晶ＳｉＣ基板１１を構成する３Ｃ−ＳｉＣ結晶の（１１１）面が単結晶ＳｉＣ層１２の表面の法線軸を基準にしてランダムに配向していると言える。
このように多結晶ＳｉＣ基板１１の結晶粒の配向方位が単結晶ＳｉＣ層１２の表面の法線軸に対してランダムに分散しているため、多結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２との不整合界面において特定方位への応力集中が阻まれ、その面内応力は０．１ＧＰａ以下となって多結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２とは強固に付着した。この単結晶ＳｉＣ層１２の４Ｈ−ＳｉＣ（０００１）面内の応力はラマン散乱スペクトルのピークシフトにより見積もることが可能である。
更に、得られたＳｉＣ複合基板１０のＢｏｗ量（反り）を測定したところ、２０μｍ以下であった。上記のように結晶ＳｉＣ基板１１と単結晶ＳｉＣ層１２との不整合界面において低内部応力化が図られたことによると推察される。
なお、上記ＳｉＣ複合基板１０の反りは、垂直入射方式のフィゾー干渉計（Ｃｏｒｎｉｎｇ Ｔｒｏｐｅｌ社製、ＦｌａｔＭａｓｔｅｒ）によりＢｏｗ量を測定した。ここで、ＳｉＣ複合基板１０は図１１に示すように、Ｂｏｗ量ｂ１、ｂ２はＳｉＣ複合基板１０の中央部と端部との高低差として測定し、基板の中央部が図１１（ａ）に示すように下方向に凸の場合をマイナスの値、図１１（ｂ）に示すように上方向に凸の場合をプラスの値とした。また、ＳｉＣ複合基板１０の単結晶ＳｉＣ層１２が上側（表面側）となる向きに配置して反りを測定した。上記ＳｉＣ複合基板１０は、基板の中央部が上方向に凸となっていた。
なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
１０ ＳｉＣ複合基板
１１、１１’ 多結晶ＳｉＣ基板
１１ｂ 結晶粒界
１１ｐ、１２ｐ 格子面
１２ 単結晶ＳｉＣ層
１２ａ 単結晶ＳｉＣ薄膜
１２ｅ 単結晶ＳｉＣ薄膜（ヘテロエピタキシャル成長膜）
１２ｉ イオン注入領域
１２ｓ 単結晶ＳｉＣ基板
１２’ ＳｉＣエピタキシャル層
１３ 貼り合わせ基板
１４、１４’、１４'' 単結晶ＳｉＣ薄膜担持体
１５、１５’、１５'' 単結晶ＳｉＣ層担持体
１６、１６’ 接着貼り合わせ体
２１ 保持基板
２２ 介在層
２２ａ 薄膜
２３ 接着層
Ｉ12/11 不整合界面

Claims (12)

  1. 多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板において、上記多結晶ＳｉＣ基板と単結晶ＳｉＣ層とが当接する界面の全面又は一部が格子整合していない不整合界面であり、上記単結晶ＳｉＣ層は平滑な表面を有すると共に多結晶ＳｉＣ基板との界面側にこの表面よりも凹凸がある面を有しており、上記多結晶ＳｉＣ基板における多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の表面の法線方向を基準としてランダムに配向していることを特徴とするＳｉＣ複合基板。
  2. 上記単結晶ＳｉＣ層が多結晶ＳｉＣ基板との界面側に有する凹凸面はその凹凸を構成する傾斜面が該単結晶ＳｉＣ層の表面の法線方向を基準としてランダムな方向に向いているものであることを特徴とする請求項１記載のＳｉＣ複合基板。
  3. 上記多結晶ＳｉＣ基板は化学気相成長膜であることを特徴とする請求項１又は２記載のＳｉＣ複合基板。
  4. 上記多結晶ＳｉＣ基板の多結晶ＳｉＣは立方晶であり、その最密面が｛１１１｝面であることを特徴とする請求項１〜３のいずれか１項記載のＳｉＣ複合基板。
  5. 多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、保持基板の主面に単結晶ＳｉＣ薄膜を設けた後、該単結晶ＳｉＣ薄膜についてその表面を機械的加工により粗面化し、更にこの機械的加工に起因する欠陥を除去して、この面が保持基板側の表面よりも凹凸があり、かつ該凹凸を構成する傾斜面が保持基板側表面の法線方向を基準としてランダムな方向に向いている凹凸面となった単結晶ＳｉＣ層とし、次いで該単結晶ＳｉＣ層の凹凸面に化学気相成長法により多結晶ＳｉＣを堆積して該多結晶ＳｉＣの結晶の最密面が単結晶ＳｉＣ層の保持基板側表面の法線方向を基準としてランダムに配向している多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするＳｉＣ複合基板の製造方法。
  6. ダイヤモンド砥粒を用いて上記単結晶ＳｉＣ薄膜表面をランダムな方向に研磨することにより該単結晶ＳｉＣ薄膜表面を粗面化することを特徴とする請求項５記載のＳｉＣ複合基板の製造方法。
  7. 上記保持基板は多結晶又は単結晶シリコンからなることを特徴とする請求項５又は６記載のＳｉＣ複合基板の製造方法。
  8. イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して設けることを特徴とする請求項５〜７のいずれか１項記載のＳｉＣ複合基板の製造方法。
  9. 上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ薄膜を設けることを特徴とする請求項５〜７のいずれか１項記載のＳｉＣ複合基板の製造方法。
  10. 上記保持基板の両面に上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を作製し、次いでそれぞれの単結晶ＳｉＣ層の凹凸面に上記多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とする請求項５〜９のいずれか１項記載のＳｉＣ複合基板の製造方法。
  11. 上記保持基板のおもて面のみに上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を作製し、該単結晶ＳｉＣ層の凹凸面及び上記保持基板のうら面それぞれに上記多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とする請求項５〜９のいずれか１項記載のＳｉＣ複合基板の製造方法。
  12. 上記保持基板のおもて面のみに上記単結晶ＳｉＣ層を設けた単結晶ＳｉＣ層担持体を２枚作製し、これらの単結晶ＳｉＣ層担持体の保持基板のうら面同士を接合した後、この接合した基板の表裏面の単結晶ＳｉＣ層の凹凸面それぞれに上記多結晶ＳｉＣ基板を形成し、次いで、上記保持基板のうら面同士の接合部分で分離し、それと同時に又はその後にそれぞれの保持基板を物理的及び／又は化学的に除去することを特徴とする請求項５〜９のいずれか１項記載のＳｉＣ複合基板の製造方法。
JP2015180637A 2015-09-14 2015-09-14 ＳｉＣ複合基板の製造方法 Active JP6544166B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015180637A JP6544166B2 (ja) 2015-09-14 2015-09-14 ＳｉＣ複合基板の製造方法
EP16846349.5A EP3352198B1 (en) 2015-09-14 2016-09-08 Sic composite substrate and method for manufacturing same
US15/759,376 US10711373B2 (en) 2015-09-14 2016-09-08 SiC composite substrate and method for manufacturing same
CN201680054539.2A CN108028183B (zh) 2015-09-14 2016-09-08 SiC复合基板及其制造方法
RU2018113268A RU2726283C2 (ru) 2015-09-14 2016-09-08 КОМПОЗИТНАЯ SiC-ПОДЛОЖКА И СПОСОБ ЕЕ ИЗГОТОВЛЕНИЯ
PCT/JP2016/076361 WO2017047478A1 (ja) 2015-09-14 2016-09-08 ＳｉＣ複合基板及びその製造方法
TW105129830A TWI719051B (zh) 2015-09-14 2016-09-13 ＳｉＣ複合基板及其製造方法
US16/743,476 US11208719B2 (en) 2015-09-14 2020-01-15 SiC composite substrate and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015180637A JP6544166B2 (ja) 2015-09-14 2015-09-14 ＳｉＣ複合基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019088763A Division JP6737378B2 (ja) 2019-05-09 2019-05-09 ＳｉＣ複合基板

Publications (2)

Publication Number Publication Date
JP2017059574A true JP2017059574A (ja) 2017-03-23
JP6544166B2 JP6544166B2 (ja) 2019-07-17

Family

ID=58289110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015180637A Active JP6544166B2 (ja) 2015-09-14 2015-09-14 ＳｉＣ複合基板の製造方法

Country Status (7)

Country Link
US (2) US10711373B2 (ja)
EP (1) EP3352198B1 (ja)
JP (1) JP6544166B2 (ja)
CN (1) CN108028183B (ja)
RU (1) RU2726283C2 (ja)
TW (1) TWI719051B (ja)
WO (1) WO2017047478A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113619A (ja) * 2019-01-10 2020-07-27 三菱電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置の製造方法
CN111699419A (zh) * 2018-02-19 2020-09-22 日本碍子株式会社 光学部件及照明装置
WO2020195196A1 (ja) * 2019-03-27 2020-10-01 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
WO2020195197A1 (ja) * 2019-03-27 2020-10-01 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
WO2021020574A1 (ja) * 2019-08-01 2021-02-04 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法
JP2021155309A (ja) * 2020-03-30 2021-10-07 住友金属鉱山株式会社 成膜用支持基板、成膜用支持基板の製造方法、多結晶膜の成膜方法および多結晶基板の製造方法
WO2024034450A1 (ja) * 2022-08-10 2024-02-15 株式会社サイコックス ＳｉＣ単結晶転写用複合基板、ＳｉＣ単結晶転写用複合基板の製造方法、およびＳｉＣ接合基板の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10934634B2 (en) * 2016-04-05 2021-03-02 Sicoxs Corporation Polycrystalline SiC substrate and method for manufacturing same
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
EP3425670A1 (en) * 2017-07-04 2019-01-09 Samsung Electronics Co., Ltd. Near-infrared light organic sensors, embedded organic light emitting diode panels, and display devices including the same
JP6953843B2 (ja) * 2017-07-07 2021-10-27 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板
US10879359B2 (en) * 2018-03-02 2020-12-29 National Institute Of Advanced Industrial Science And Technology Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
JP6564151B1 (ja) * 2019-02-28 2019-08-21 株式会社アドマップ ＳｉＣ膜単体構造体
DE112019007835T5 (de) * 2019-10-23 2022-07-07 Mitsubishi Electric Corporation Halbleiter-Wafer und Verfahren zu dessen Herstellung
JP6795805B1 (ja) * 2020-05-15 2020-12-02 株式会社Ｃｕｓｉｃ ＳｉＣ積層体およびその製造方法ならびに半導体装置
TWI728846B (zh) 2020-06-19 2021-05-21 錼創顯示科技股份有限公司 發光半導體結構及發光半導體基板
CN111668353B (zh) * 2020-06-19 2021-12-17 錼创显示科技股份有限公司 发光半导体结构及半导体基板
TWI745001B (zh) * 2020-07-24 2021-11-01 環球晶圓股份有限公司 接合用晶片結構及其製造方法
CN113151898B (zh) * 2021-02-18 2021-10-15 北京科技大学 一种嵌入式金刚石基碳化硅复合衬底的制备方法
TWI760145B (zh) * 2021-03-12 2022-04-01 合晶科技股份有限公司 供磊晶成長的複合基板及其製作方法
CN114318526A (zh) * 2021-09-18 2022-04-12 东莞市中镓半导体科技有限公司 氮化镓单晶上高阻碳化硅薄膜衬底及其制作方法
CN115595671B (zh) * 2022-12-12 2023-08-15 青禾晶元(天津)半导体材料有限公司 一种复合衬底的制备方法
CN117750868B (zh) * 2024-02-20 2024-05-10 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999000538A1 (fr) * 1997-06-27 1999-01-07 Nippon Pillar Packing Co., Ltd. Sic monocristallin et procede de preparation associe
JPH11147794A (ja) * 1997-11-17 1999-06-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣ及びその製造方法
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2015015401A (ja) * 2013-07-05 2015-01-22 株式会社豊田自動織機 半導体基板の製造方法
WO2015097852A1 (ja) * 2013-12-27 2015-07-02 日新電機株式会社 単結晶ＳｉＣエピタキシャル膜の形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10158097A (ja) * 1996-11-28 1998-06-16 Chokoon Zairyo Kenkyusho:Kk 酸化防護皮膜
JPH10223496A (ja) 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JPH10335617A (ja) 1997-05-30 1998-12-18 Denso Corp 半導体基板の製造方法
JP3003027B2 (ja) * 1997-06-25 2000-01-24 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP3043675B2 (ja) * 1997-09-10 2000-05-22 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4690734B2 (ja) * 2005-01-28 2011-06-01 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
JP5363009B2 (ja) * 2008-02-29 2013-12-11 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US20100138240A1 (en) * 2008-11-28 2010-06-03 David Leib Data for Use of Accessible Computer Assisted Detection
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6098048B2 (ja) 2012-06-29 2017-03-22 株式会社豊田自動織機 半導体装置の製造方法
JP2014022711A (ja) 2012-07-23 2014-02-03 Mtec:Kk 化合物半導体
JP2014216555A (ja) 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999000538A1 (fr) * 1997-06-27 1999-01-07 Nippon Pillar Packing Co., Ltd. Sic monocristallin et procede de preparation associe
JPH11147794A (ja) * 1997-11-17 1999-06-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣ及びその製造方法
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2015015401A (ja) * 2013-07-05 2015-01-22 株式会社豊田自動織機 半導体基板の製造方法
WO2015097852A1 (ja) * 2013-12-27 2015-07-02 日新電機株式会社 単結晶ＳｉＣエピタキシャル膜の形成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699419A (zh) * 2018-02-19 2020-09-22 日本碍子株式会社 光学部件及照明装置
JP2020113619A (ja) * 2019-01-10 2020-07-27 三菱電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置の製造方法
JP7143769B2 (ja) 2019-01-10 2022-09-29 三菱電機株式会社 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法
JPWO2020195196A1 (ja) * 2019-03-27 2021-10-28 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
WO2020195197A1 (ja) * 2019-03-27 2020-10-01 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
JPWO2020195197A1 (ja) * 2019-03-27 2021-10-28 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
WO2020195196A1 (ja) * 2019-03-27 2020-10-01 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
JP7177248B2 (ja) 2019-03-27 2022-11-22 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
JP7372312B2 (ja) 2019-03-27 2023-10-31 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
WO2021020574A1 (ja) * 2019-08-01 2021-02-04 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法
JP2021155309A (ja) * 2020-03-30 2021-10-07 住友金属鉱山株式会社 成膜用支持基板、成膜用支持基板の製造方法、多結晶膜の成膜方法および多結晶基板の製造方法
JP7322783B2 (ja) 2020-03-30 2023-08-08 住友金属鉱山株式会社 成膜用支持基板、成膜用支持基板の製造方法、多結晶膜の成膜方法および多結晶基板の製造方法
WO2024034450A1 (ja) * 2022-08-10 2024-02-15 株式会社サイコックス ＳｉＣ単結晶転写用複合基板、ＳｉＣ単結晶転写用複合基板の製造方法、およびＳｉＣ接合基板の製造方法

Also Published As

Publication number Publication date
EP3352198A1 (en) 2018-07-25
TW201723212A (zh) 2017-07-01
JP6544166B2 (ja) 2019-07-17
RU2018113268A3 (ja) 2020-02-25
WO2017047478A1 (ja) 2017-03-23
CN108028183A (zh) 2018-05-11
RU2726283C2 (ru) 2020-07-10
CN108028183B (zh) 2022-09-16
EP3352198A4 (en) 2019-04-17
TWI719051B (zh) 2021-02-21
US10711373B2 (en) 2020-07-14
US11208719B2 (en) 2021-12-28
US20200149189A1 (en) 2020-05-14
EP3352198B1 (en) 2021-12-08
US20180251911A1 (en) 2018-09-06
RU2018113268A (ru) 2019-10-17

Similar Documents

Publication Publication Date Title
WO2017047478A1 (ja) ＳｉＣ複合基板及びその製造方法
US10612157B2 (en) Method for manufacturing SiC composite substrate, and method for manufacturing semiconductor substrate
JP6582779B2 (ja) ＳｉＣ複合基板の製造方法
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
JP6515757B2 (ja) ＳｉＣ複合基板の製造方法
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
JP6737378B2 (ja) ＳｉＣ複合基板
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190603

R150 Certificate of patent or registration of utility model

Ref document number: 6544166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250