JP2015015401A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP2015015401A
JP2015015401A JP2013142151A JP2013142151A JP2015015401A JP 2015015401 A JP2015015401 A JP 2015015401A JP 2013142151 A JP2013142151 A JP 2013142151A JP 2013142151 A JP2013142151 A JP 2013142151A JP 2015015401 A JP2015015401 A JP 2015015401A
Authority
JP
Japan
Prior art keywords
layer
amorphous layer
substrate
amorphous
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013142151A
Other languages
English (en)
Other versions
JP6061251B2 (ja
JP2015015401A5 (ja
Inventor
功 今岡
Isao Imaoka
功 今岡
小林　元樹
Motoki Kobayashi
元樹 小林
英次 内田
Eiji Uchida
英次 内田
邦明 八木
Kuniaki Yagi
邦明 八木
孝光 河原
Takamitsu Kawahara
孝光 河原
直記 八田
Naoki Hatta
直記 八田
章行 南
Akiyuki Minami
章行 南
豊和 坂田
Toyokazu Sakata
豊和 坂田
牧野　友厚
Tomoatsu Makino
友厚 牧野
▲高▼木　秀樹
秀樹 ▲高▼木
Hideki Takagi
優一 倉島
Yuichi Kurashima
優一 倉島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
National Institute of Advanced Industrial Science and Technology AIST
Sicoxs Corp
Original Assignee
Toyota Industries Corp
National Institute of Advanced Industrial Science and Technology AIST
Sicoxs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013142151A priority Critical patent/JP6061251B2/ja
Application filed by Toyota Industries Corp, National Institute of Advanced Industrial Science and Technology AIST, Sicoxs Corp filed Critical Toyota Industries Corp
Priority to PCT/JP2014/067777 priority patent/WO2015002266A1/ja
Priority to EP14820214.6A priority patent/EP3018696B8/en
Priority to CN201480038163.7A priority patent/CN105474354B/zh
Priority to US14/902,764 priority patent/US9761479B2/en
Priority to KR1020167003236A priority patent/KR101846299B1/ko
Publication of JP2015015401A publication Critical patent/JP2015015401A/ja
Publication of JP2015015401A5 publication Critical patent/JP2015015401A5/ja
Application granted granted Critical
Publication of JP6061251B2 publication Critical patent/JP6061251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

【課題】基板表面の平坦化が困難な基板に対しても、接合界面における酸化膜の形成を伴うことなく、且つ接合強度の高い接合面を備えている半導体基板の製造方法を提供すること。【解決手段】半導体基板の製造方法は、支持基板の表面を改質して第１の非晶質層を形成するとともに、半導体の単結晶層の表面を改質して第２の非晶質層を形成する非晶質層形成工程を備える。また、第１の非晶質層と第２の非晶質層とを接触させる接触工程を備える。また、第１の非晶質層と第２の非晶質層とが接触している状態の支持基板および単結晶層を熱処理する熱処理工程を備える。【選択図】図１

Description

本明細書では、接合強度の高い接合面を備えている半導体基板の製造方法に関する技術を開示する。
次期パワーデバイスの基板材料の候補として炭化ケイ素（以下ＳｉＣと記載する）が挙げられるが、基板自身の製造コストが高く、実用化の障害となっている。これに対して、デバイス形成層部のみ品質の良い単結晶ＳｉＣを用いてそれを支持基板（デバイス製造工程に耐えうる強度・耐熱性・清浄度を持つ材料：例えば Ｐｏｌｙ−ＳｉＣ）に何らかの方法で固定する事ができれば、低コスト（支持基板部）と高品質（ＳｉＣ部）を兼ね備えた基材を作る事が可能となる。上記構造を実現するために適用可能な既存技術として、基板接合がある。基板接合は、半導体集積回路作製技術やＭＥＭＳ作製技術として使用され、主にシリコン基板同士またはシリコン基板と異種材料の基板を接合するために用いられている。この基板接合は、接着材・金属等の異物を介する「間接接合」と、これらを介さない「直接接合」に大別されるが、半導体デバイス材料用途の基板に対しては、接着材や金属等による汚染の影響を避けるために、「直接接合」を用いるほうが望ましい。直接接合の関連技術については、例えば以下のものが開示されている。特許文献１では、接合前のＳｉＣ基板表面にプラズマ活性化処理を施した後に基板表面同士を接触させて、その後に加熱処理を施す事により接合を形成するという、接合基板の製造法を開示している。この場合、接触前の基板表面は親水性を有しているため、接合形成後の接合界面には、導入された水に起因する酸化膜が形成される。一方、非特許文献1では、接合前のＳｉ基板表面に希尺されたフッ化水素水溶液を用いた疎水化処理を施した後に基板表面同士を接触させて、その後に加熱処理を施す事により接合を形成するという、基板接合法を報告している。この場合、接合界面には水が存在しないため、接合界面における酸化膜形成を伴わずに接合基板を得る事ができる。
特開２００９−１１７５３３号公報 Applied Physics Letters, Vol. 64, No. 5, 31 1994
しかし、特許文献１に係る製造法を用いて接合基板を作製する場合、接合界面に形成された酸化膜の影響で、縦型パワー半導体デバイス用途においては、基板垂直方向の電気抵抗が増大するなどの問題を有する。またＳｉＣのデバイス作製プロセスにおける加熱処理温度（＞１２００℃）に対して、界面構造が不安定であるなどの問題を有する。一方、非特許文献１に係る基板接合手法を用いて接合基板を作製する場合、接合させる基板表面の疎水化が必須であるが、ＳｉＣは化合物半導体であるため、単一元素で構成されているＳｉとは異なり、基板表面に露出する原子の種類により基板表面の電荷状態が異なる。そのため、非特許文献１で用いられている手法では、基板表面の広範囲において一様な疎水性を得ることが困難である。また、接合形成に中間層を介する間接接合とは異なり、直接接合では接合形成前の基板表面形状（粗さ）が有効接合面積に直接的な影響を及ぼす。そのため接合面の表面粗さを非常に小さくする必要があるなどの制限が存在する。しかし、ＳｉＣ基板の表面平坦化に関しては、上述した基板表面の電荷状態の不均一性に加えて、基板内に含まれる結晶欠陥の影響で、Ｓｉ基板と比較した場合に表面平坦性は低い。そのため有効接合面積が低下し、結果半導体プロセスに耐えうる接合強度を得ることが困難である。
本明細書では、半導体基板の製造方法を開示する。この半導体基板の製造方法は、支持基板の表面を改質して第１の非晶質層を形成するとともに、半導体の単結晶層の表面を改質して第２の非晶質層を形成する非晶質層形成工程を備える。また、第１の非晶質層と第２の非晶質層とを接触させる接触工程を備える。また、第１の非晶質層と第２の非晶質層とが接触している状態の支持基板および単結晶層を熱処理する熱処理工程を備える。
上記方法では、非晶質層形成工程により、支持基板の表面に第１の非晶質層を形成するとともに、単結晶層の表面に第２の非晶質層を形成することができる。非晶質層は、原子が結晶構造のような規則性を持たない状態となっている層である。第１の非晶質層と第２の非晶質層とが接触している状態で熱処理工程を行うことにより、第１の非晶質層および第２の非晶質層を再結晶化させることができる。第１の非晶質層と第２の非晶質層とが一体となって再結晶化するため、支持基板と単結晶層とは共有結合によって強固に接合させることができる。これにより、接合界面における酸化膜の形成を伴わずに支持基板と単結晶層との接合界面の不連続性を消滅させることができる。
また例えば、いわゆる直接接合などの方法は、原子間力等の基板表面間引力を用いるため、接合させる原子同士を数ナノメートル以内に接近させる必要があり、接合面の表面粗さを非常に小さくする必要がある。一方、上記方法では、接合面を非晶質層に改質している。非晶質層は、未結合手を持つ原子が存在するため、未結合手を有さない結晶層に比して原子の流動性が高い。よって、非晶質層を形成している原子が流動することによって、第１の非晶質層と第２の非晶質層との接触面に形成されている空間を埋めた上で、当該非晶質層を再結晶化させることができる。すなわち上記方法では、接合に表面間引力を必要としないため、直接接合法に要求される接合面の表面粗さよりも表面粗さが大きい場合においても、半導体プロセスなどに耐えうる接合強度を得ることが可能となる。
本明細書に開示されている技術によれば、基板表面の平坦化が困難な基板に対しても、接合界面における酸化膜の形成を伴うことなく、且つ接合強度の高い接合面を備えている半導体基板の製造方法を提供することができる。
接合基板の製造方法を示すフロー図である。 接合基板の斜視図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合界面のＴＥＭ像である。 表面粗さの分析データ図である。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）上記の半導体基板の製造方法では、単結晶層は単結晶ＳｉＣであり、支持基板は、多結晶ＳｉＣであってもよい。多結晶ＳｉＣは単結晶ＳｉＣに比して安価であるため、単結晶ＳｉＣのみで形成された基板に比して製造コストが低減されたＳｉＣ基板を製造することが可能となる。
（特徴２）第１の非晶質層および第２の非晶質層は、ＳｉとＣを含有したものであってもよい。これにより、例えばその組成比率がほぼ１：１である場合、第１の非晶質層および第２の非晶質層を再結晶化させる場合に、ＳｉＣ結晶を形成させることが可能となる。
（特徴３）上記の半導体基板の製造方法では、非晶質層形成工程は、真空中で原子レベルの粒子を照射することによって行われてもよい。非晶質層形成工程が行われた真空中において、接触工程が引き続き行われてもよい。真空中で原子レベルの粒子を照射することにより、支持基板の表面や半導体の単結晶層の表面に存在する酸化膜や吸着層を除去することができる。また、真空中において接触工程を行うことで、酸化膜や吸着層が除去された清浄な面同士を接合させることができる。これにより、熱処理工程後において基材となる基板同士の共有結合の形成が可能となり、支持基板と単結晶層との接合界面の不連続性を消滅させることができる。
（特徴４）非晶質層の厚さが厚くなるほど、第１の非晶質層と第２の非晶質層との接触面に形成されている空間を埋める能力を向上させることができる。一方、非晶質層の厚さが厚くなるほど、非晶質層の再結晶化に必要なサーマルバジェットが増大する。上記の半導体基板の製造方法では、支持基板の表面粗さおよび単結晶層の表面粗さに応じて、第１の非晶質層および第２の非晶質層の厚さを決定する非晶質層厚さ決定工程をさらに備えていてもよい。非晶質層非晶質層形成工程は、厚さ決定工程で決定された厚さを有する第１の非晶質層および第２の非晶質層を形成してもよい。これにより、接触面に形成されている空間を埋めるために適切な厚さに、第１の非晶質層および第２の非晶質層の厚さを制御することが可能となる。よって、サーマルバジェットの増大を抑制することができる。
（特徴５）上記の半導体基板の製造方法では、第１の非晶質層の厚さは、支持基板の表面の算術平均粗さの１倍〜２０倍の範囲内であってもよい。第２の非晶質層の厚さは、単結晶層の表面の算術平均粗さの１倍〜２０倍の範囲内であってもよい。これにより、第１および第２の非晶質層を形成している原子の流動性を確保することができる。
（特徴６）上記の半導体基板の製造方法では、支持基板の表面から微少量の切りくずを機械的に除去することにより、支持基板の表面を平坦化する機械研磨のような平坦化工程をさらに備えていてもよい。非晶質層形成工程は、平坦化工程によって平坦化された表面を改質して第１の非晶質層を形成してもよい。支持基板の表面に対するＣＭＰ（Chemical Mechanical Polishing）などの研磨工程を省略することができるため、半導体基板の製造コストを低減させることが可能となる。
（特徴７）上記の半導体基板は、多結晶ＳｉＣの第１層と、第１層上に配置されている単結晶ＳｉＣの第２層と、を備えており、第１層と第２層との界面に形成されている酸化膜厚が１原子層未満であってもよい。または、第１層と第２層との界面に存在する酸素原子密度が、ＳｉＣ表面の原子密度である１．２Ｅ１５ｃｍ−２未満であってよい。
＜接合基板の構成＞
図２に、本実施例に係る接合基板１０の斜視図を示す。接合基板１０は略円盤状に形成されている。接合基板１０は、下側に配置された支持基板１１と、支持基板１１の上面に貼り合わされた半導体層１３とを備えている。半導体層１３は、例えば、化合物半導体（例：６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、ＧａＮ、ＡｌＮ）の単結晶によって形成されていてもよい。また例えば、単元素半導体（例：Ｓｉ、Ｃ）の単結晶によって形成されていてもよい。
支持基板１１には、各種の材料を用いることができる。支持基板１１は、半導体層１３に適用される各種の熱プロセスに対する耐性を有することが好ましい。また支持基板１１は、半導体層１３との熱膨張率の差が小さい材料であることが好ましい。例えば、半導体層１３にＳｉＣを用いる場合には、支持基板１１には、単結晶ＳｉＣ、多結晶ＳｉＣ、単結晶Ｓｉ、多結晶Ｓｉ、サファイア、ＧａＮ、カーボンなどを用いることが可能である。多結晶ＳｉＣには、様々なポリタイプのＳｉＣ結晶が混在していても良い。様々なポリタイプが混在する多結晶ＳｉＣは、厳密な温度制御を行うことなく製造することができるため、支持基板１１を製造するコストを低減させることが可能となる。支持基板１１の厚さＴ１１は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さＴ１１は、例えば、支持基板１１の直径が１００（ｍｍ）である場合には、１００（μｍ）程度であってもよい。
＜接合基板の製造方法＞
本実施例に係る接合基板１０の製造方法を、図１のフローと、図３〜図８の模式図を用いて説明する。図３〜図８は、接合基板１０を製造する各工程における、部分断面図である。なお、図３〜図８では、見易さのために、ハッチングを省略している。本実施例では、例として、支持基板１１が多結晶ＳｉＣであり、半導体層１３が単結晶ＳｉＣである場合を説明する。また、半導体層１３を形成するために、水素原子のアブレーションによる剥離技術（スマートカット（登録商標）とも呼ばれる）を用いる場合を説明する。
まず、図３に示す支持基板１１、および、ＳｉＣ単結晶基板２０が準備される。ステップＳ０において、平坦化工程が行われる。平坦化工程では、支持基板１１の表面１１ａが平坦化される。支持基板１１の表面１１ａは、研削、切削またはラッピングなどの機械研磨によって平坦化される。研削または切削では、微少量の切りくずを機械的に除去することにより、平坦化が行われる。研削または切削で平坦化された表面は、ＣＭＰ法などの研磨法で平坦化された表面に比して、表面粗さが大きくなる。また、機械研磨で平坦化された表面は、表面粗さは十分小さくできるものの、加工変質層が数ｎｍ程残留する。しかし、後述するように、本明細書に記載の方法では、接合面の表面粗さが大きくても接合することができるため、研削や切削後の表面を接合面に用いることが可能となる。また、加工変質層が残留していても、その領域は後述するように非晶質層を形成するため、機械研磨後の表面を接合面に用いることが可能となる。
また、支持基板１１は多結晶ＳｉＣであるが、多結晶ＳｉＣはＣＭＰによる平坦化が困難である。これは、多結晶ＳｉＣでは様々な面方位が表面に表出しているためである。ＣＭＰを行う場合、エッチング速度が面方位に応じて変化するため結晶粒の影響を大きく受けてしまい、平坦度が低下してしまう。しかし本明細書に記載の方法では、ＣＭＰで接合面の表面粗さが大きくなっても接合することができる。また、加工変質層が数ｎｍ程度残留していても接合することが出来るため、研磨速度の面方位依存性が小さいダイヤモンドの遊離砥粒などを用いた機械研磨を多結晶ＳｉＣ基板の平坦化に用いることも出来る。
また平坦化工程では、ＳｉＣ単結晶基板２０の表面１３ａが平坦化される。表面１３ａは、研削や切削によって平坦化してもよいし、ＣＭＰ法によって平坦化してもよい。ＳｉＣ単結晶基板２０は、異なる方位を有す結晶粒が基板面内に存在しないため、ＣＭＰによって平坦化することが可能である。そして、平坦化後の表面１３ａから水素イオンを注入する、イオン注入工程が行われる。これにより、図４の模式図に示すように、表面１３ａから所定深さに、水素イオン注入層２１が形成される。図４では、打ち込まれた水素イオンを白抜きの丸印で擬似的に示している。水素原子のアブレーションによる剥離技術により剥離される半導体層１３の厚さＴ３１は、イオン注入する水素イオンのエネルギーにより制御できる。厚さＴ３１は、０．５〜１．０（μｍ）の範囲であっても良い。なお、水素イオンの注入方法は、周知の方法でよいため、ここでは説明を省略する。
ステップＳ１において、非晶質層厚さ決定工程が行われる。非晶質層厚さ決定工程は、支持基板の表面粗さおよび単結晶層の表面粗さに応じて、支持基板１１の非晶質層１１ｂの厚さＴ１１と、ＳｉＣ単結晶基板２０の非晶質層１３ｂの厚さＴ１３を決定する工程である。
具体的に説明する。まず、支持基板１１の表面１１ａの表面粗さ、および、半導体層１３の表面１３ａの表面粗さが測定される。表面粗さには、算術平均粗さＲａや表面凹凸の高低差であるＰＶ値（Peak to Valley）、最小二乗平均平方根粗さＲＭＳなど各種の指標を用いても良い。本明細書内では算術平均粗さＲａを用いている。また表面粗さの測定には、各種の方式を用いてもよい。例えば、触針方式、レーザセンサ方式、光干渉方式などを用いても良い。また、走査型プローブ顕微鏡（ＳＰＭ）を表面粗さの測定に用いても良い。
次に、測定された表面粗さに基づいて、厚さＴ１１およびＴ１３が決定される。本実施例では、厚さＴ１１は、表面１１ａの算術平均粗さＲａ１１の１倍〜２０倍の範囲内に決定される。また、厚さＴ１３は、表面１３ａの算術平均粗さＲａ１３の１倍〜２０倍の範囲内に決定される。例えば、本実施例では、Ｒａ＝１ｎｍの表面粗さに対して、厚さ約２ｎｍの非晶質層を形成している。また、表面粗さにＰＶ値を用いる場合には、厚さＴ１１は、表面１１ａのＰＶ値の１倍〜２倍の範囲内に決定される。また、厚さＴ１３は、表面１３ａのＰＶ値の１倍〜２倍の範囲内に決定される。例えば、本実施例では、ＰＶ値＝１．５ｎｍの表面粗さに対して、厚さ約２ｎｍの非晶質層を形成している。
ステップＳ２において、非晶質層形成工程が行われる。非晶質層形成工程は、支持基板１１の表面を改質して非晶質層１１ｂを形成するとともに、半導体層１３の表面を改質して非晶質層１３ｂを形成する工程である。非晶質層とは、原子が結晶構造のような規則性を持たない状態となっている層のことをさす。非晶質層１１ｂおよび非晶質層１３ｂの厚さは、非晶質層厚さ決定工程（ステップＳ１）で決定された厚さとされる。
具体的に説明する。図５に示すように、ＳｉＣ単結晶基板２０と支持基板１１を、チャンバー１０１内にセットする。次に、ＳｉＣ単結晶基板２０と支持基板１１との相対位置の位置合わせを行う。位置合わせは、後述する接触工程で両基板が正しい位置関係で接触できるように行われる。次に、チャンバー１０１内を真空状態にする。チャンバー１０１内の真空度は、例えば、１×１０−４〜１×１０−６（Ｐａ）程度であってもよい。
図６に示すように、支持基板１１の表面１１ａおよび半導体層１３の表面１３ａにＦＡＢガン（高速原子ビーム：Fast Atom Beam）１０２を用いて、アルゴンの中性原子ビームを照射する。これにより、表面１１ａおよび１３ａの結晶構造を、表面から一定の深さで破壊することができる。その結果、基板表面に、ＳｉとＣを含んでいる非晶質層１１ｂおよび１３ｂを形成することができる。また、ＳｉとＣの含有比率が１：１となるように、非晶質層１１ｂおよび１３ｂを形成することができる。これにより、非晶質層１１ｂおよび１３ｂを再結晶化させる場合に、ＳｉＣ結晶を形成させることが可能となる。図６では、非晶質層１１ｂおよび１３ｂを、ハッチングで擬似的に示している。非晶質層１１ｂの厚さＴ１１、および非晶質層１３ｂの厚さＴ１３は、ＦＡＢガン１０２から照射されるアルゴン原子のエネルギーにより制御できる。アルゴンの照射量（ａｔｏｍｓ／ｃｍ２）は、形成する非晶質層の厚さとスパッタレートを用いて算出するとしてもよい。また入射エネルギーは、例えば１．５（ｋｅＶ）程度であってもよい。
また、非晶質層形成工程では、表面１１ａおよび１３ａの酸化膜や吸着層を除去して結合手を表出させることができるため、表面１１ａおよび１３ａを活性化することができる。また非晶質層形成工程は真空中での処理であるため、表面１１ａおよび１３ａは、酸化等されず活性状態を保持することができる。
ステップＳ３において、接触工程が行われる。接触工程では、図７に示すように、支持基板１１の非晶質層１１ｂと、ＳｉＣ単結晶基板２０の非晶質層１３ｂとを、チャンバー１０１内で、真空中で接触させる。また、接触後に支持基板１１とＳｉＣ単結晶基板２０とが離反しないように、不図示のジグ等を用いて固定してもよい。
ステップＳ４において、熱処理工程が行われる。熱処理工程では、非晶質層１１ｂと１３ｂとが接触している状態で、支持基板１１およびＳｉＣ単結晶基板２０を熱処理する。熱処理工程は、チャンバー１０１内で減圧下で行われても良いし、チャンバー１０１以外の他の炉内で行われても良い。
熱処理工程では、支持基板１１およびＳｉＣ単結晶基板２０が、所定温度（例えば１０００℃程度）に加熱される。これにより、非晶質層１１ｂおよび１３ｂに、流動性を持たせることができる。非晶質層１１ｂと１３ｂとの接触面には、空間が形成される場合がある。形成される空間の体積は、非晶質層１１ｂや１３ｂの表面粗さが大きくなるほど大きくなる。そこで熱処理工程を行なうことにより、非晶質層１１ｂおよび１３ｂを形成している原子を流動させることができるため、非晶質層１１ｂと１３ｂとの接触面に形成されている空間を埋めることができる。また熱処理工程によって、ＳｉＣ単結晶基板２０を水素イオン注入層２１で破断させることができる。従って、半導体層１３の上方に位置していたＳｉＣ単結晶基板２０を取り除くことができる。
また熱処理工程により、非晶質層１１ｂおよび１３ｂを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。非晶質層１３ｂの再結晶化は、非晶質層１３ｂと半導体層１３との界面Ｆ１（図７参照）から非晶質層１３ｂの内部（図７の下側）へ向かって、半導体層１３の結晶構造（単結晶ＳｉＣ）に倣った原子配列となるように行われる。また非晶質層１１ｂの再結晶化は、非晶質層１１ｂと支持基板１１との界面Ｆ２（図７参照）から非晶質層１１ｂの内部（図７の上側）へ向かって、支持基板１１の結晶構造（多結晶ＳｉＣ）に倣った原子配列となるように行われる。従って再結晶化が完了すると、図８に示すように、非晶質層１１ｂおよび１３ｂが消滅し、半導体層１３と支持基板１１とが直接に接合している接合基板１０が形成される。非晶質層１１ｂと１３ｂとが一体となって再結晶化するため、半導体層１３と支持基板１１とを共有結合によって強固に接合させることができる。
＜ＴＥＭ像による分析（その１）＞
図９に、本明細書に記載されている接合方法で作成された接合基板１０の、支持基板１１と半導体層１３との接合界面のＴＥＭ（Transmission Electron Microscope）写真を示す。観察に用いられた接合基板１０は、支持基板１１が多結晶ＳｉＣであり、半導体層１３が単結晶の４Ｈ−ＳｉＣである。非晶質層形成工程では、１．５（ｋｅＶ）の入射エネルギーで、６０（ｓｅｃ）の間、アルゴン原子を照射した。熱処理工程の最高温度は１１００℃である。
図９のＴＥＭ写真では、イオンミリングによって薄化したＴＥＭ試料を観察している。図９において、Ｌ−Ｌ線部分を境界線とした場合の下側の領域が支持基板１１（多結晶ＳｉＣ）であり、上側の領域が半導体層１３（単結晶ＳｉＣ）である。図９のＬ−Ｌ線部分に示す接合界面の領域には、接合界面の領域の全般にわたって、原子の周期性が確認できる。よって、界面に非晶質層が存在していないことが分かる。また、余計な中間層が存在せず、多結晶ＳｉＣと単結晶ＳｉＣとが原子レベルで直接に接合していることが分かる。また、本接合基板に対してＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer）による酸素濃度分析を行った結果、支持基板１１と半導体層１３との界面に存在する酸素原子密度が２．２Ｅ１４ｃｍ−２であった。これは、ＳｉＣ表面の原子密度である１．２Ｅ１５ｃｍ−２よりも低い値である。これから、本明細書に開示されている技術により形成された接合界面に存在する酸化膜厚が、１原子層未満であることが分かる。なお、支持基板１１と半導体層１３との接合界面の一部に、非晶質層が存在している場合があることに留意されたい。これは、非晶質層１１ｂおよび１３ｂを形成している原子が流動することによって非晶質層１１ｂと１３ｂとの接触面に形成されている空間を埋めるため、再結晶化させる必要のある非晶質層の厚さが一定ではないためである。また、支持基板１１と半導体層１３との接合界面の一部に、１原子層以上の酸化膜が存在している場合があることに留意されたい。
なお、従来知られている直接接合法や常温接合法では、多結晶ＳｉＣと単結晶ＳｉＣとが原子レベルで直接に接合しているとともに、接合界面の領域の全般にわたって原子の周期性が確認できるＴＥＭ像を得ることはできない。これは、大気圧中で接合する直接接合法では、酸化膜や吸着層が接合界面に存在するためである。また、常温接合法では、真空内でのイオンガンによる表面活性化時に接合界面の原子配列が乱されてしまい、その後の処理で原子配列を整えることができないためである。換言すると、接合界面のＴＥＭ像により、貼り合わせ基板が本明細書に記載されている接合方法で作成されたか否かを確認することが可能である。
＜表面粗さおよび接合強度の分析＞
図１０に、図９で分析を行った接合基板１０を製造する際に行われた平坦化工程（ステップＳ０）における、表面粗さの分析データを示す。測定対象は、ＣＭＰによって平坦化された支持基板１１の表面である。すなわち図１０は、支持基板１１表面の断面プロファイルである。測定機器は、日立ハイテクサイエンス社（登録商標）の原子間力顕微鏡（ＡＦＭ）装置（型番SPA500＆SPI3800）である。横軸は測定範囲を示しており、約２７μｍである。図１０に示した測定範囲における支持基板１１のＰＶ値は１．５ｎｍ、算術平均粗さはＲａ＝１ｎｍであった。この表面粗さは、従来の直接接合法を行うことができない程度に大きい値である。
また、表面粗さ測定後の試料を用いて接合基板を作成し、引張り試験を行った。装置の上限である２０（ＭＰａ）を加えても、接合面は剥離されなかった。これにより、接合面が、従来の直接接合法では接合することができない程度に大きな表面粗さを有している場合においても、本明細書に記載されている接合方法を用いることによって、半導体プロセスなどに耐えうる十分な接合強度で接合させることができることが分かる。
＜効果＞
支持基板と半導体の単結晶層とを、樹脂や合金などの中間材を介さずに直接に接合する、いわゆる直接接合技術では、表面間引力を用いて接合を行うため、接合面同士を数ナノメートル以内に接近させる必要があり、接合面の表面粗さを非常に小さくする必要がある（例えば、算術平均粗さＲａで０．３（ｎｍ）程度が要求される場合がある）。また、接合面の表面粗さがある程度大きくなることを許容するために、接合面のＳｉＣ結晶に流動性を持たせる方法が考えられる。しかしＳｉＣ結晶は、２０００℃を超えると昇華する（すなわち、固体から直接に気化する）性質を有するため、溶融して液化することがなく、流動性を持たせることが困難である。
一方、本明細書に記載されている接合方法では、接合面を、ＳｉとＣを含んだ非晶質層１１ｂおよび１３ｂに改質している。非晶質層は、未結合手を持つ原子が存在するため、未結合手を有さない結晶層に比して、原子の流動性を高めることができる。すなわち、ＳｉＣ結晶の昇華温度（約２５００℃）に比して十分低い温度である、１０００度以下程度の温度で、非晶質層１１ｂおよび１３ｂに流動性を持たせることができる。よって、昇華を防止しながら、接合面を形成する材料に流動性を持たせることができる。これにより、非晶質層１１ｂおよび１３ｂを形成している原子が流動することによって、非晶質層１１ｂと１３ｂとの接触面に形成されている空間を埋めた上で、当該非晶質層１１ｂおよび１３ｂを再結晶化させることができる。すなわち上記方法では、接合に表面間引力を必要としないため、直接接合法に要求される接合面の表面粗さよりも表面粗さが大きい場合においても、半導体プロセスなどに耐えうる接合強度で基板を接合することが可能となる。
本明細書に記載されている接合方法では、直接接合法などに比して接合面の表面粗さが大きくても基板を接合することができる。よって平坦化工程（ステップＳ０）では、接合面となる支持基板１１の表面１１ａを、研削または切削によって平坦化することができる。これにより、支持基板１１の表面に対して、ＣＭＰ（Chemical Mechanical Polishing）などの研磨工程を適用する必要性を無くすことができるため、半導体基板の製造コストを低減させることが可能となる。
非晶質層１１ｂの厚さＴ１１や非晶質層１３ｂの厚さＴ１３が厚くなるほど、非晶質層１１ｂおよび１３ｂの流動性を高くすることができるため、非晶質層１１ｂと１３ｂとの接触面に形成されている空間を埋める能力を向上させることができる。一方、厚さＴ１１やＴ１３が厚くなるほど、非晶質層１１ｂおよび１３ｂの再結晶化に必要なサーマルバジェットが増大する。本明細書に記載されている接合方法では、非晶質層厚さ決定工程（ステップＳ１）によって、支持基板１１の表面粗さおよび半導体層１３の表面粗さに応じて、厚さＴ１１やＴ１３を決定することができる。これにより、表面１１ａと１３ａの接触面に形成されている空間を埋めるために適切な厚さに、厚さＴ１１やＴ１３を制御することが可能となる。よって、サーマルバジェットの増大を抑制することができる。
接触工程（ステップＳ３）では、非晶質層形成工程（ステップＳ２）で酸化膜や吸着層が除去された表面１１ａと表面１３ａとを、真空中において接触させるため、清浄な面同士を接合させることができる。これにより、図９のＴＥＭ写真に示すように、余計な中間層が存在せず、多結晶ＳｉＣと単結晶ＳｉＣとが原子レベルで直接に接合している構造を形成することができる。従って、貼り合わせ基板１０を用いて縦型デバイスを作成する場合に、支持基板１１と半導体層１３との界面を横切るように電流経路上が形成される場合においても、当該界面の存在によってデバイスの性能が低下（例：オン抵抗の増加）してしまうことを防止することができる。本明細書に記載されている接合方法では、縦型デバイスの製造に適した接合基板１０を製造することが可能となる。
支持基板１１と半導体層１３とを、直接に接合する場合には、接合面において原子配列のずれが発生し、そのずれを緩和することができないため、応力が発生する。一方、本明細書に記載されている接合方法では、支持基板１１と半導体層１３とを、非晶質層１１ｂおよび１３ｂを介して接合する構成を有している。熱処理工程では、熱エネルギーによって、非晶質層１１ｂおよび１３ｂ内のＳｉ原子およびＣ原子が徐々に動いて再結晶化が起こる。これにより、非晶質層１３ｂと半導体層１３との界面Ｆ１（図７参照）での半導体層１３の原子配列と、非晶質層１１ｂと支持基板１１との界面Ｆ２（図７参照）での支持基板１１の原子配列と、の間にずれが発生している場合においても、界面Ｆ１と界面Ｆ２の間に介在する非晶質層１１ｂおよび１３ｂが、これらのずれを緩和するように再結晶化する。すなわち、非晶質層１１ｂおよび１３ｂを、熱処理工程によって消滅させることが可能な、応力緩和層として利用することができる。以上より、支持基板１１と半導体層１３との界面で発生する内部応力を緩和することができるため、支持基板１１の上方に位置している半導体層１３においても、内部応力が緩和されることになる。よって、熱処理工程によって半導体層１３の内部応力を緩和するとともに、半導体層１３内で欠陥の移動および再配列をさせることができるため、内部応力に起因して半導体層１３に存在する各種欠陥の密度を低減させることができる。
支持基板１１と半導体層１３とを、非晶質層１１ｂおよび１３ｂを形成せずに直接に接合した場合には、貼り合わせ後の基板に大きな応力が発生する場合がある。これは、支持基板１１が多結晶ＳｉＣであるため、様々な面方位が支持基板１１の表面に表出しており、面方位に応じて熱膨張係数が僅かに異なることがあるためである。本明細書に記載されている接合方法では、支持基板１１と半導体層１３とを、非晶質層１１ｂおよび１３ｂを介して接合する構成を有している。接合後の熱処理において、面方位に応じた熱膨張係数差によって内部応力が発生する場合にも、この内部応力を緩和するように非晶質層１１ｂおよび１３ｂが除々に流動しながら再結晶化する。よって、支持基板１１と半導体層１３との界面で発生する内部応力を緩和することができる。
本明細書に記載されている接合方法では、支持基板１１と半導体層１３との間に、非晶質層１１ｂおよび１３ｂを介在させることができる。この非晶質層１１ｂおよび１３ｂによって、支持基板１１の表面に表出している各種の欠陥が、半導体層１３に影響してしまうことを防止できる。すなわち、熱処理工程において、半導体層１３の原子の再配列が行われる場合に、支持基板１１の表面に存在する各種の欠陥の影響を受けて、再配列後の半導体層１３に欠陥が形成されてしまう事態を防止することができる。よって、半導体層１３の欠陥密度を低減させることが可能となる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
＜変形例＞
非晶質層形成工程（ステップＳ２）において、非晶質層を形成する方法は、アルゴンの中性原子ビーム照射に限られない。例えば、Ｈｅ、水素、Ａｒ、Ｓｉ、Ｃなどの、原子または分子またはイオンなどを注入する方法であってもよい。
熱処理工程（ステップＳ４）において、処理時間に対する温度変化の態様は、様々であってよい。
支持基板１１に使用される材料は、多結晶ＳｉＣに限られない。半導体層１３に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。例えば、セラミック材料の混合材料によって形成されている焼結体であってもよい。使用するセラミック材料は、各種の材料でよく、例えば、ＳｉＣ、Ｓｉ、ＡｌＮ、Ａｌ２Ｏ３、ＧａＮ、Ｓｉ３Ｎ４、ＳｉＯ２、Ｔａ２Ｏ５、などのうちの少なくとも１種類の材料であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：接合基板、１１：支持基板、１１ｂおよび１３ｂ：非晶質層、１３：半導体層、２０：ＳｉＣ単結晶基板、２１：水素イオン注入層

Claims (8)

  1. 半導体基板の製造方法であって、
    支持基板の表面を改質して第１の非晶質層を形成するとともに、半導体の単結晶層の表面を改質して第２の非晶質層を形成する非晶質層形成工程と、
    前記第１の非晶質層と前記第２の非晶質層とを接触させる接触工程と、
    前記第１の非晶質層と前記第２の非晶質層とが接触している状態の前記支持基板および前記単結晶層を熱処理する熱処理工程と、
    を備えることを特徴とする半導体基板の製造方法。
  2. 前記単結晶層は単結晶ＳｉＣであり、
    前記支持基板は、多結晶ＳｉＣであることを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 前記第１の非晶質層および前記第２の非晶質層は、ＳｉとＣを含有していることを特徴とする請求項２に記載の半導体基板の製造方法。
  4. 前記非晶質層形成工程は、真空中で原子レベルの粒子を照射することによって行われ、前記非晶質層形成工程が行われた真空中において、前記接触工程が引き続き行われることを特徴とする請求項１〜３の何れか１項に記載の半導体基板の製造方法。
  5. 前記支持基板の表面粗さおよび前記単結晶層の表面粗さに応じて、前記第１の非晶質層および前記第２の非晶質層の厚さを決定する非晶質層厚さ決定工程をさらに備え、
    前記非晶質層非晶質層形成工程は、前記厚さ決定工程で決定された厚さを有する前記第１の非晶質層および前記第２の非晶質層を形成することを特徴とする請求項１〜４の何れか１項に記載の半導体基板の製造方法。
  6. 前記第１の非晶質層の厚さは、前記支持基板の表面の算術平均粗さの１倍〜２０倍の範囲内であり、
    前記第２の非晶質層の厚さは、前記単結晶層の表面の算術平均粗さの１倍〜２０倍の範囲内であることを特徴とする請求項５に記載の半導体基板の製造方法。
  7. 前記支持基板の表面から微少量の切りくずを機械的に除去することにより、前記支持基板の表面を平坦化する平坦化工程をさらに備え、
    前記非晶質層形成工程は、前記平坦化工程によって平坦化された表面を改質して前記第１の非晶質層を形成することを特徴とする請求項１〜６の何れか１項に記載の半導体基板の製造方法。
  8. 多結晶ＳｉＣの第１層と、
    前記第１層上に配置されている単結晶ＳｉＣの第２層と、を備え、
    前記第１層と前記第２層との界面に存在する酸化膜厚が1原子層未満であることを特徴とする半導体基板。
JP2013142151A 2013-07-05 2013-07-05 半導体基板の製造方法 Active JP6061251B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013142151A JP6061251B2 (ja) 2013-07-05 2013-07-05 半導体基板の製造方法
EP14820214.6A EP3018696B8 (en) 2013-07-05 2014-07-03 Manufacturing method for semiconductor substrate
CN201480038163.7A CN105474354B (zh) 2013-07-05 2014-07-03 半导体基板的制造方法
US14/902,764 US9761479B2 (en) 2013-07-05 2014-07-03 Manufacturing method for semiconductor substrate
PCT/JP2014/067777 WO2015002266A1 (ja) 2013-07-05 2014-07-03 半導体基板の製造方法
KR1020167003236A KR101846299B1 (ko) 2013-07-05 2014-07-03 반도체 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013142151A JP6061251B2 (ja) 2013-07-05 2013-07-05 半導体基板の製造方法

Publications (3)

Publication Number Publication Date
JP2015015401A true JP2015015401A (ja) 2015-01-22
JP2015015401A5 JP2015015401A5 (ja) 2016-10-27
JP6061251B2 JP6061251B2 (ja) 2017-01-18

Family

ID=52143835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013142151A Active JP6061251B2 (ja) 2013-07-05 2013-07-05 半導体基板の製造方法

Country Status (6)

Country Link
US (1) US9761479B2 (ja)
EP (1) EP3018696B8 (ja)
JP (1) JP6061251B2 (ja)
KR (1) KR101846299B1 (ja)
CN (1) CN105474354B (ja)
WO (1) WO2015002266A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016140229A1 (ja) * 2015-03-04 2016-09-09 有限会社Ｍｔｅｃ 半導体基板の製造方法及び半導体基板
JP2017059574A (ja) * 2015-09-14 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板及びその製造方法
US9779968B2 (en) 2014-04-10 2017-10-03 Fuji Electric Co., Ltd. Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used
WO2018159754A1 (ja) 2017-03-02 2018-09-07 信越化学工業株式会社 炭化珪素基板の製造方法及び炭化珪素基板
JP2019014639A (ja) * 2017-07-10 2019-01-31 株式会社タムラ製作所 半導体基板、半導体素子、及び半導体基板の製造方法
US10431460B2 (en) 2015-09-15 2019-10-01 Shin-Etsu Chemical Co., Ltd. Method for producing SiC composite substrate
JP2019169725A (ja) * 2019-05-09 2019-10-03 信越化学工業株式会社 ＳｉＣ複合基板
US10612157B2 (en) 2015-09-11 2020-04-07 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SiC composite substrate, and method for manufacturing semiconductor substrate
US10829868B2 (en) 2015-09-15 2020-11-10 Shin-Etsu Chemical Co., Ltd. Manufacturing method of SiC composite substrate
US10934634B2 (en) 2016-04-05 2021-03-02 Sicoxs Corporation Polycrystalline SiC substrate and method for manufacturing same
KR20230004728A (ko) 2020-06-01 2023-01-06 미쓰비시덴키 가부시키가이샤 복합 기판, 복합 기판의 제조 방법, 반도체 장치 및 반도체 장치의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139655A (ja) * 2015-01-26 2016-08-04 富士通株式会社 半導体装置及び半導体装置の製造方法
KR20180114927A (ko) * 2016-02-16 2018-10-19 쥐-레이 스위츨란드 에스에이 접합된 경계면들에 걸친 전하 운반을 위한 구조물, 시스템 및 방법
CN107958839B (zh) * 2016-10-18 2020-09-29 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置
US10971365B2 (en) * 2017-02-21 2021-04-06 Ev Group E. Thallner Gmbh Method and device for bonding substrates
US20190019472A1 (en) * 2017-07-13 2019-01-17 Vanguard International Semiconductor Corporation Display system and method for forming an output buffer of a source driver
JP6854516B2 (ja) * 2017-07-19 2021-04-07 株式会社テンシックス 化合物半導体基板及びその製造方法
US11450578B2 (en) * 2018-04-27 2022-09-20 Tokyo Electron Limited Substrate processing system and substrate processing method
JP7024668B2 (ja) * 2018-09-05 2022-02-24 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN109986191A (zh) * 2019-04-15 2019-07-09 上海交通大学 一种应用于金属/高分子连接的表面处理方法
US11515683B2 (en) 2019-06-18 2022-11-29 Inter-University Research Institute Corporation National Institutes Of Natural Sciences Method for manufacturing optical element and optical element
JP2023061509A (ja) 2021-10-20 2023-05-02 株式会社サイコックス 多結晶炭化珪素基板の製造方法
FR3134228A1 (fr) 2022-03-30 2023-10-06 Mersen France Gennevilliers Procede de fabrication de carbure de silicium polycristallin utilisable pour la fabrication de substrats de circuits integres, et carbure de silicium ainsi obtenu

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091176A (ja) * 1998-09-10 2000-03-31 Toyota Central Res & Dev Lab Inc 基板張り合わせ方法
JP2004503942A (ja) * 2000-06-16 2004-02-05 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板製造方法及び該方法によって得られた基板
JP2005252550A (ja) * 2004-03-03 2005-09-15 Fujitsu Media Device Kk 接合基板、弾性表面波素子および弾性表面波デバイス
JP2010541230A (ja) * 2007-09-27 2010-12-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 基板とその一方の面上に堆積させた層とを含む構造体の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05251292A (ja) * 1992-03-06 1993-09-28 Nec Corp 半導体装置の製造方法
JP2791429B2 (ja) 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6534381B2 (en) 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US7192841B2 (en) * 2002-04-30 2007-03-20 Agency For Science, Technology And Research Method of wafer/substrate bonding
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP2009117533A (ja) 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
KR20120052160A (ko) * 2010-11-15 2012-05-23 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
JP5712100B2 (ja) * 2011-09-29 2015-05-07 富士フイルム株式会社 反射防止フィルムの製造方法、反射防止フィルム、塗布組成物
CN103958182B (zh) * 2011-11-24 2015-07-29 柯尼卡美能达株式会社 气体阻隔膜及电子设备
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
EP2822026B1 (en) * 2012-02-29 2018-03-14 Kyocera Corporation Composite substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091176A (ja) * 1998-09-10 2000-03-31 Toyota Central Res & Dev Lab Inc 基板張り合わせ方法
JP2004503942A (ja) * 2000-06-16 2004-02-05 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板製造方法及び該方法によって得られた基板
JP2005252550A (ja) * 2004-03-03 2005-09-15 Fujitsu Media Device Kk 接合基板、弾性表面波素子および弾性表面波デバイス
JP2010541230A (ja) * 2007-09-27 2010-12-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 基板とその一方の面上に堆積させた層とを含む構造体の製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779968B2 (en) 2014-04-10 2017-10-03 Fuji Electric Co., Ltd. Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used
CN107484431B (zh) * 2015-03-04 2018-10-02 有限会社Ｍｔｅｃ 半导体基板的制造方法
WO2016140229A1 (ja) * 2015-03-04 2016-09-09 有限会社Ｍｔｅｃ 半導体基板の製造方法及び半導体基板
CN107484431A (zh) * 2015-03-04 2017-12-15 有限会社Ｍｔｅｃ 半导体基板的制造方法以及半导体基板
JPWO2016140229A1 (ja) * 2015-03-04 2018-01-11 有限会社Ｍｔｅｃ 半導体基板の製造方法
US10424514B2 (en) 2015-03-04 2019-09-24 Mtec Corporation Method for manufacturing semiconductor substrate
US10612157B2 (en) 2015-09-11 2020-04-07 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SiC composite substrate, and method for manufacturing semiconductor substrate
US20180251911A1 (en) * 2015-09-14 2018-09-06 Shin-Etsu Chemical Co., Ltd. SiC COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING SAME
CN108028183B (zh) * 2015-09-14 2022-09-16 信越化学工业株式会社 SiC复合基板及其制造方法
US11208719B2 (en) 2015-09-14 2021-12-28 Shin-Etsu Chemical Co., Ltd. SiC composite substrate and method for manufacturing same
EP3352198A4 (en) * 2015-09-14 2019-04-17 Shin-Etsu Chemical Co., Ltd. SIC COMPOSITE SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
CN108028183A (zh) * 2015-09-14 2018-05-11 信越化学工业株式会社 SiC复合基板及其制造方法
JP2017059574A (ja) * 2015-09-14 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板及びその製造方法
US10711373B2 (en) 2015-09-14 2020-07-14 Shin-Etsu Chemical Co., Ltd. SiC composite substrate and method for manufacturing same
US10431460B2 (en) 2015-09-15 2019-10-01 Shin-Etsu Chemical Co., Ltd. Method for producing SiC composite substrate
US10829868B2 (en) 2015-09-15 2020-11-10 Shin-Etsu Chemical Co., Ltd. Manufacturing method of SiC composite substrate
US10934634B2 (en) 2016-04-05 2021-03-02 Sicoxs Corporation Polycrystalline SiC substrate and method for manufacturing same
KR20190121366A (ko) 2017-03-02 2019-10-25 신에쓰 가가꾸 고교 가부시끼가이샤 탄화규소 기판의 제조 방법 및 탄화규소 기판
US11346018B2 (en) 2017-03-02 2022-05-31 Shin-Etsu Chemical Co., Ltd. Silicon carbide substrate production method and silicon carbide substrate
WO2018159754A1 (ja) 2017-03-02 2018-09-07 信越化学工業株式会社 炭化珪素基板の製造方法及び炭化珪素基板
JP2019014639A (ja) * 2017-07-10 2019-01-31 株式会社タムラ製作所 半導体基板、半導体素子、及び半導体基板の製造方法
US11264241B2 (en) 2017-07-10 2022-03-01 Tamura Corporation Semiconductor substrate, semiconductor element and method for producing semiconductor substrate
JP7061747B2 (ja) 2017-07-10 2022-05-02 株式会社タムラ製作所 半導体基板、半導体素子、及び半導体基板の製造方法
JP2019169725A (ja) * 2019-05-09 2019-10-03 信越化学工業株式会社 ＳｉＣ複合基板
KR20230004728A (ko) 2020-06-01 2023-01-06 미쓰비시덴키 가부시키가이샤 복합 기판, 복합 기판의 제조 방법, 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
EP3018696B1 (en) 2021-11-17
JP6061251B2 (ja) 2017-01-18
EP3018696B8 (en) 2022-02-23
CN105474354A (zh) 2016-04-06
KR20160040565A (ko) 2016-04-14
KR101846299B1 (ko) 2018-05-18
CN105474354B (zh) 2018-04-17
US20160204023A1 (en) 2016-07-14
US9761479B2 (en) 2017-09-12
EP3018696A4 (en) 2017-03-15
WO2015002266A1 (ja) 2015-01-08
EP3018696A1 (en) 2016-05-11

Similar Documents

Publication Publication Date Title
JP6061251B2 (ja) 半導体基板の製造方法
RU2726283C2 (ru) КОМПОЗИТНАЯ SiC-ПОДЛОЖКА И СПОСОБ ЕЕ ИЗГОТОВЛЕНИЯ
KR102109292B1 (ko) 다결정 ＳｉＣ 기판 및 그 제조방법
JP6218773B2 (ja) 半導体装置およびその製造方法
TW200806830A (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
JPWO2014061337A1 (ja) ナノカーボン膜の作製方法
JP6160616B2 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
JP6369566B2 (ja) ナノカーボン膜作製用複合基板及びナノカーボン膜の作製方法
JP5926401B2 (ja) 複合基板およびその製造方法
JPWO2018151189A1 (ja) 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP6156252B2 (ja) 半導体基板の製造方法および半導体基板
JP7416935B2 (ja) 半導体基板、その製造方法、及び半導体装置
JP6152827B2 (ja) 半導体基板の製造方法
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2021163779A (ja) Ｓｏｉウェーハおよびその製造方法
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
JP2016063198A (ja) 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
WO2021200861A1 (ja) 接合基板
WO2022255363A1 (ja) モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ
JP2024039290A (ja) ＳｉＣ接合基板、ＳｉＣ複合基板、ＳｉＣ接合基板の製造方法およびＳｉＣ単結晶の成膜方法
JP2023118516A (ja) 多結晶ＳｉＣ基板および半導体基板
JP2004288790A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP2014195026A (ja) 複合基板
JP2013232465A (ja) 複合基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R150 Certificate of patent or registration of utility model

Ref document number: 6061251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250