JP2013232465A - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP2013232465A
JP2013232465A JP2012102722A JP2012102722A JP2013232465A JP 2013232465 A JP2013232465 A JP 2013232465A JP 2012102722 A JP2012102722 A JP 2012102722A JP 2012102722 A JP2012102722 A JP 2012102722A JP 2013232465 A JP2013232465 A JP 2013232465A
Authority
JP
Japan
Prior art keywords
semiconductor layer
intermediate layer
substrate
support substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012102722A
Other languages
English (en)
Inventor
Katsunobu Kitada
勝信 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012102722A priority Critical patent/JP2013232465A/ja
Priority to EP13754726.1A priority patent/EP2822026B1/en
Priority to US14/382,220 priority patent/US9496279B2/en
Priority to PCT/JP2013/055405 priority patent/WO2013129572A1/ja
Publication of JP2013232465A publication Critical patent/JP2013232465A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】 高性能な半導体層を有する複合基板を提供する。
【解決手段】 絶縁性を有する単結晶からなる支持基板10と、支持基板10の上に配置された単結晶からなる半導体層20と、支持基板10と半導体層20との間に位置した、半導体層20を構成する元素を主成分とし、半導体層20に比べて結晶性の低い中間層30とを備える複合基板である。
【選択図】 図1

Description

本発明は、半導体層を有する複合基板に関する。
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、SOS(Silicon On Sapphire)構造がある。こ
のSOS構造を形成する方法として、例えば特許文献1に記載された技術がある。また、異種材料からなる基板を接合する方法として、例えば特許文献2に記載された技術がある。
特開2003−31781号公報 特開2004−343369号公報
しかし、特許文献1に記載された技術では、サファイア中に含有される微量の金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす恐れがあった。また、特許文献2に記載された技術では、接合面を活性化させるためにイオンビームや中性ビームを照射した際に、接合装置のチャンバー内に浮遊する金属が接合界面に混入する恐れがある。このため、SOS構造を形成する際に特許文献2に記載された技術を適用したとしても、金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす恐れがあった。
本発明は、上述の事情のもとで考え出されたものであって、半導体層への金属の混入を抑制した複合基板を提供することを目的とする。
本発明の複合基板の実施形態では、絶縁性を有する単結晶からなる支持基板と、該支持基板の上に配置された単結晶からなる半導体層と、前記支持基板と前記半導体層との間に位置した、前記半導体層を構成する元素を主成分とし、前記半導体層に比べて結晶性の低い中間層とを備えるものである。
本発明によれば、金属拡散を抑制した半導体層を有する複合基板を提供することができる。
(a)は本発明の1つの実施形態に係る複合基板の概略構成を示す平面図であり、(b)は複合基板を斜視した部分断面図である。 (a)〜(c)は図1に示す複合基板の製造方法の製造工程の一例を示す断面図である。 (a)〜(c)は図2の後の製造工程を示す断面図である。 (a)、(b)は製造工程の変形例を示す断面図である。
本発明の複合基板の実施形態の一例について、図面を参照しつつ、説明する。
図1(a)は本発明の実施形態の一つに係る複合基板1の例を示す模式的な平面図であり、(b)は複合基板1を斜視した部分断面図である。
複合基板1は、支持基板10と半導体層20と中間層30とを含んで構成される。
支持基板10は、その上部に位置する半導体層20を支持するものであり、強度、平坦度を有する単結晶であれば、自由に選択することができる。支持基板10を構成する材料としては、酸化アルミニウム単結晶(サファイア)、炭化ケイ素基板などを用いることができる。本実施形態では、支持基板10としてサファイアを採用する。
この支持基板10の厚みとしては、例えば、400〜800〔μm〕の範囲が挙げられる。また、支持基板10の半導体層20側の主面10a(図1(b)におけるD1方向の上面)の算術平均粗さRaは1nm以下とすることが好ましい。
半導体層20は、上面(一主面)20bを支持基板10の一主面10a上に重ね合わせている。そして、半導体層20の材料としては、単結晶の半導体材料であればよく、例えば、SiやGe、GaAsなどを用いることができる。本実施形態では、半導体層20としてSi単結晶を用いている。
半導体層20の厚みとしては、例えば30nm〜200nmの範囲が挙げられる。また、半導体層20のドーパント濃度としては、例えば、相対的に低濃度のpおよびnのドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。pのドーパント濃度としては、1×1016〔atoms/cm〕以下の範囲が挙げられる。nのドーパント濃度としては、5×1015〔atoms/cm〕以下の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。そして、半導体層20中の酸素濃度は、特に限定されないが、詳しくは後述するが、1×1016〔atoms/cm〕未満であることが好ましい。
中間層30は、支持基板10と半導体層20との間に位置する。そして、この中間層30は、半導体層20を構成する元素を主成分とする。この例ではシリコン(Si)を主成分とする。そして、中間層30は、半導体層20の結晶性に比べ低くなっている。中間層30は、半導体層20を構成する元素を主成分とするが、溶存酸素濃度が半導体層20よりも濃度が高く構成されている。
具体的には、中間層30は、半導体層20に比べ単位体積当たりの格子欠陥を多く有するものとすることで結晶性を低くしてもよい。格子欠陥数の比較は、単位面積当たりの格子欠陥数に換算して、例えば格子欠陥密度(Etch Pit Density:EPD)法で測定した結果
を用いればよい。例えば、中間層30のEPD法により測定した.格子欠陥密度は半導体
層20よりも多く、10〜10/cm程度である。さらに、中間層30は、多結晶またはアモルファスとしてもよい。
そして中間層30の厚みは、特に限定されないが、その最大値は後述する支持基板10と半導体層20との接合により混入する恐れのある金属の量を固溶させることができるように設定される。ただし、半導体材料の融点は一般に後述の金属の融点に比べ高く、中間層30と支持基板10との界面に例え後述の金属が存在したとしても、中間層30を構成する元素と金属が反応したり拡散を助長させたりすることはない。このため、上記最大値の厚みが必ずしも必要ではない。例えば、50nm程度でよい。より好ましくは10nm
以下とする。
中間層30の一方主面は支持基板10に直接接合され、他方主面は半導体層20に直接接合されている。中間層30と半導体層20との境界は、単位体積当たりの格子欠陥数の違いまたは結晶構造の違いにより判断できる。具体的には、半導体層20の単位面積当たりの格子欠陥数は1×10/cm未満であり、それ以上である領域を中間層30とする。また、結晶構造が異なる場合には、単結晶となっている領域までが半導体層20であり、結晶構造が乱れる領域からが中間層30となる。
複合基板1をこのような構成とすることにより、半導体層20に不純物が拡散したり、析出したりすることを抑制することができる。その理由について以下に詳述する。
複合基板1は、支持基板10と半導体層20とを接合するときに接合界面に金属などの不純物が混入したり、支持基板10側に微量添加されている金属などの不純物が半導体層20側に拡散・析出したりする恐れがある。このような金属の存在は、半導体層20に半導体素子として機能する素子機能部を構成するときに、誤動作を発生させる恐れがある。そこで、例え金属などの不純物が存在する場合であっても、半導体層20に拡散・析出させないことが重要である。
複合基板1では、中間層30を設けている。この中間層30は半導体層20を構成する元素と同じ材料系で構成されている。すなわちSi層となっている。Siの融点は高く、金属が存在したとしても金属と結合して金属の拡散を助長させることがない。このため、支持基板10と中間層30との界面に金属が存在したとしても、支持基板10と中間層30との間に金属を保持することができ、その結果、半導体層20への金属の拡散を抑制することができる。
また、中間層30の結晶性は、単結晶の半導体層20に比べ低くなっている。このため、仮に金属が存在する場合であっても、半導体層20側に拡散されず、粒界等を介して中間層30中に拡散・固溶される。
ここで、中間層30の結晶性評価は、例えば格子欠陥密度の比較であれば、前述のEPD法を用いてもよいし、ラザーフォード後方散乱(RBS)法や、透過型電子顕微鏡を用いた電子線回折、X線回折トポグラフィ等を用いたりすることにより行うことができる。
また、結晶構造の比較であれば、例えば、収束イオンビーム(FIB)加工により断面加工した後に透過型電子顕微鏡(TEM)を用いて、観察したり、電子線回折を行なったりして確認すればよい。また、ラザーフォード後方散乱(RBS)により測定してもよい。
上記に加えて、本実施形態では中間層30の酸素濃度を半導体層20に比べて高くしている。このため、中間層30で効果的に金属を保持するゲッタリング層として機能させることができる。なお、ここで、半導体層20の酸素濃度は1×1016〔atoms/cm〕未満としている。このような構成により、半導体層20中に金属が拡散・固溶・析出することを抑制している。特に、金属がFeである場合には、OSF欠陥の発生を抑制することができる。
また、中間層30は応力緩和層としての役割も果たすことができる。具体的には、複合基板1が加熱されたときに、支持基板10と中間層30との界面に存在する金属が、熱履歴により生じる応力を緩和するように移動する。さらに、この移動した金属は中間層30中の格子欠陥や、粒界、ダングリングボンド等で捕獲されることにより、半導体層層20
に移動することはない。
このように、中間層30は、金属拡散防止層と応力緩和層との役割を同時に担うものとなっている。
以上のように、複合基板1によれば、半導体層20に金属等の不純物が拡散することを抑制した、高品質で高信頼性の半導体層20を有するものを提供することができる。
(複合基板の変形例:中間層)
上述の中間層30に代えて、ポリシリコンからなる中間層30Aとしてもよい。
ポリシリコンからなる中間層30Aを用いた場合には、半導体層20に半導体素子として機能する素子機能部を形成したときに、その動作を妨げることなく、かつ、素子機能部で生じる熱を支持基板10側に速やかに伝達することができるものとなる。
また、この中間層30Aにより、中間層30Aと支持基板10との界面に金属が存在した場合であっても、金属をポリシリコンの無数にある粒界で保持することができるので、半導体層20への金属の拡散を効果的に抑制することができる。
また、中間層30Aがポリシリコンでなることにより、後の熱履歴により残留応力が発生したときに、生じた残留応力に応じて、所望の位置の粒界に金属を移動させ応力を緩和させることができるので好ましい。
(複合基板の変形例:中間層)
上述の中間層30に代えて、金属を更に含有する中間層30Bとしてもよい。
金属元素としては、Fe,Cr,Ni,Cu,Zn等を例示することができる。含有量としては、例えば、1×1015〔atoms/cm〕未満とすればよい。
中間層30Bは、金属元素の濃度が、厚み方向において支持基板10側から半導体層20側に向かうにつれて減少している。このような構成とすることにより、半導体層20側への金属元素の拡散を確実に防止させることができる。
(複合基板の製造方法)
次に、図1に示す複合基板1の製造方法について図面を用いて説明する。
まず、図2(a)に示したように、シリコン(Si)で形成された第1基板20Xを準備する。この第1基板20Xは単結晶シリコン基板20Xaの上面(図のD2方向)にSiをエピタキシャル成長させたSi膜20Xbを形成して成る。このSi膜20Xbの一部が後の半導体層20となる。このエピタキシャル成長の方法としては、第1基板20Xaを加熱しながら、当該単結晶シリコン基板20Xaの表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法(熱CVD法)などの種々の方法を採用できる。このSi膜20Xbは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。また、真空中においてエピタキシャル成長させるため、その膜中の酸素含有量をCz法で形成したシリコン基板に比べて極めて低く抑えることができる。
ここで、Si膜20Xbのドーパント濃度は、特に限定はされないが、例えば、相対的に低濃度のpおよびnのドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。pのドーパント濃度としては、1×1016〔atoms/cm
〕以下の範囲が挙げられる。nのドーパント濃度としては、5×1015〔atoms/cm〕以下の範囲が挙げられる。
また、Si膜20Xbの厚みは、特に限定されないが、例えば2μm程度とすればよい。
次に、図2(b)に示すように、Si膜20XbのD2方向の上面に、シリコンからなる中間層30を形成する。中間層30は、例えば、原子層堆積(Atomic Layer Deposition :ALD)法やCVD法、スパッタ法等により形成すればよい。低温での成長によりポリシリコンを形成した後に熱処理を行なうことで再結晶化する方法でも良い。後の常温接合を行なった後にアモルファス状膜を再結晶化することでも所望の中間層を得ることが可能である。
次に、図2(c)に示すように、酸化アルミニウム単結晶(サファイア)からなる絶縁性の支持基板10を準備する。
次に、支持基板10と、第1基板20XのD2方向の主面(第1基板10Xaと反対側に位置する主面)とを貼り合わせる。すなわち、支持基板10と中間層30の主面とを貼り合わせる。貼り合わせの方法としては、図3(a)に示したように、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。
そして、図3(b)に示すように、この活性化した状態で両者を貼り合わせる。この接合を常温下で行ってもよい。なお、この接合は、樹脂系などの接着剤を使用しない方法によるものである。
この接合方法によって接合する場合、中間層30および支持基板10は、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さRaで表される。この算術平均粗さRaの範囲としては、10nm未満が挙げられる。算術平均粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。
ここまでの工程を経ることによって、支持基板10と単結晶シリコン基板20Xaとの間に、中間層30、Si膜20Xbを有する中間製造物ができる。
次に、中間製造物を矢印D2方向側(単結晶シリコン基板20Xa側)から加工して、図3(c)に示したように単結晶シリコン基板20Xaを除去してSi膜20Xbを露出させる。この単結晶シリコン基板20Xaを除去する加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。このとき、単結晶シリコン基板20Xaとともに、厚み方向においてSi膜20Xbの一部が除去されてもよい。
そして、Si膜20XbのD1方向の上面を精密研磨して、厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体(ガス)、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄(SF)、四フッ化炭素(CF)などが挙げられる。また、物理的な衝突によるものとしては、イオンビ
ームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム(Gas Cluster Ion Beam;GCIB)を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板を走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。
このような工程を経てSi膜20Xbの残った部分を半導体層20とする。このような全工程を経ることにより、支持基板10上に中間層30、半導体層20が順に積層された複合基板1を得ることができる。
上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄、およびOアッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。
このような工程とすることにより、金属が混入する恐れのある領域を、支持基板10と中間層30との界面に限定することができる。すなわち、支持基板10と中間層30との接合時に、接合面を活性化した状態で接合界面に混入する恐れのある金属に限定することができる。このため、中間層30の存在により、半導体層20への金属の拡散を抑制することができる。
10・・・支持基板
20・・・半導体層
30・・・中間層

Claims (4)

  1. 絶縁性を有する単結晶からなる支持基板と、
    該支持基板の上に配置された単結晶からなる半導体層と、
    前記支持基板と前記半導体層との間に位置した、前記半導体層を構成する元素を主成分とし、前記半導体層に比べて結晶性の低い中間層とを備える複合基板。
  2. 前記中間層は、前記半導体層に比べて単位体積当たりの格子欠陥が多い、請求項1記載の複合基板。
  3. 前記支持基板はサファイアからなり、前記半導体層はシリコンからなり、前記中間層はポリシリコンからなる、請求項1または2記載の複合基板。
  4. 前記中間層は、前記支持基板および前記半導体層を構成する主成分の元素以外の金属元素を含み、該金属元素は、ポリシリコンの粒界に存在する、請求項3記載の複合基板。

JP2012102722A 2012-02-29 2012-04-27 複合基板 Pending JP2013232465A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012102722A JP2013232465A (ja) 2012-04-27 2012-04-27 複合基板
EP13754726.1A EP2822026B1 (en) 2012-02-29 2013-02-28 Composite substrate
US14/382,220 US9496279B2 (en) 2012-02-29 2013-02-28 Composite substrate
PCT/JP2013/055405 WO2013129572A1 (ja) 2012-02-29 2013-02-28 複合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012102722A JP2013232465A (ja) 2012-04-27 2012-04-27 複合基板

Publications (1)

Publication Number Publication Date
JP2013232465A true JP2013232465A (ja) 2013-11-14

Family

ID=49678684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012102722A Pending JP2013232465A (ja) 2012-02-29 2012-04-27 複合基板

Country Status (1)

Country Link
JP (1) JP2013232465A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062922A (zh) * 2014-02-21 2016-10-26 信越化学工业株式会社 复合基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062922A (zh) * 2014-02-21 2016-10-26 信越化学工业株式会社 复合基板
JPWO2015125722A1 (ja) * 2014-02-21 2017-03-30 信越化学工業株式会社 複合基板
US9716107B2 (en) 2014-02-21 2017-07-25 Shin-Etsu Chemical Co., Ltd. Composite substrate
CN106062922B (zh) * 2014-02-21 2019-04-05 信越化学工业株式会社 复合基板

Similar Documents

Publication Publication Date Title
KR100232914B1 (ko) 반도체 실리콘 웨이퍼 및 그 제조 방법
TWI303861B (en) Method of creating high-quality relaxed sige-on-insulator for strained si cmos applications
JP5050185B2 (ja) 配向変更された低欠陥密度のSiを製造する方法
JP5730393B2 (ja) 複合基板およびその製造方法
TW200834669A (en) Method for manufacturing deformation silicon substrate
EP2822026B1 (en) Composite substrate
KR20110052456A (ko) 웨이퍼 접합 방법
TW201123290A (en) Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5926401B2 (ja) 複合基板およびその製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP4700324B2 (ja) 半導体基板の製造方法
JP2013232465A (ja) 複合基板
JP6110095B2 (ja) 複合基板
JP6162381B2 (ja) 複合基板
US7341929B2 (en) Method to fabricate patterned strain-relaxed SiGe epitaxial with threading dislocation density control
KR20060099694A (ko) 게터링사이트층을 구비하는 반도체 기판 및 그 형성 방법
JP2013232499A (ja) 複合基板
Ma et al. Germanium surface hydrophilicity and low-temperature Ge layer transfer by Ge–SiO2 bonding
JP6114063B2 (ja) 複合基板
JP2015032588A (ja) 複合基板およびその製造方法
JP2015176986A (ja) 複合基板の製造方法
JP2013207212A (ja) 複合基板の製造方法および複合基板
Lu et al. Heteroepitaxy of High-Mobility Germanium on Sapphire (0001) with Magnetron Sputtering
JP6185474B2 (ja) 複合基板およびその製造方法
JP2017216411A (ja) 接合ウェーハの製造方法および接合ウェーハ