JP2013207212A - 複合基板の製造方法および複合基板 - Google Patents
複合基板の製造方法および複合基板 Download PDFInfo
- Publication number
- JP2013207212A JP2013207212A JP2012077025A JP2012077025A JP2013207212A JP 2013207212 A JP2013207212 A JP 2013207212A JP 2012077025 A JP2012077025 A JP 2012077025A JP 2012077025 A JP2012077025 A JP 2012077025A JP 2013207212 A JP2013207212 A JP 2013207212A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate layer
- substrate
- support substrate
- semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】 高性能な半導体基板を有する複合基板の製造方法を提供する。
【解決手段】 単結晶からなる半導体基板20の一主面に、この半導体基板20を構成する元素とFeとの共晶温度よりも高い融点を有する第1高融点材料からなる第1中間層30xを形成する工程と、絶縁性を有する単結晶からなる支持基板10上に、半導体基板20を構成する元素とFeとの共晶温度よりも高い融点を有する第2高融点材料からなる第2中間層30yを形成する工程と、半導体基板20の第1中間層30xと、支持基板10の第2中間層30yとを接合する工程と、を含むものである。
【選択図】 図1
【解決手段】 単結晶からなる半導体基板20の一主面に、この半導体基板20を構成する元素とFeとの共晶温度よりも高い融点を有する第1高融点材料からなる第1中間層30xを形成する工程と、絶縁性を有する単結晶からなる支持基板10上に、半導体基板20を構成する元素とFeとの共晶温度よりも高い融点を有する第2高融点材料からなる第2中間層30yを形成する工程と、半導体基板20の第1中間層30xと、支持基板10の第2中間層30yとを接合する工程と、を含むものである。
【選択図】 図1
Description
本発明は、半導体基板を有する複合基板の製造方法およびその製造方法により製造した複合基板に関する。
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、SOS(Silicon On Sapphire)構造がある。こ
のSOS構造は異種材料からなる基板を接合する必要がある。このような異種材料からなる基板を接合する方法として、例えば特許文献1に記載された技術がある。
のSOS構造は異種材料からなる基板を接合する必要がある。このような異種材料からなる基板を接合する方法として、例えば特許文献1に記載された技術がある。
しかし、特許文献1に記載された技術では、接合面を活性化させるためにイオンビームや中性子ビームを照射した際に、接合装置のチャンバー内に浮遊する金属が接合界面に混入する恐れがある。このため、SOS構造を形成する際に特許文献1に記載された技術を適用したとしても、金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす恐れがあった。
本発明は、上述の事情のもとで考え出されたものであって、半導体基板への金属の混入を抑制した複合基板の製造方法および複合基板を提供することを目的とする。
本発明の複合基板の製造方法に係る実施形態では、単結晶からなる半導体基板の一主面に、この半導体基板を構成する元素とFeとの共晶温度よりも高い融点を有する第1高融点材料からなる第1中間層を形成する工程と、絶縁性を有する単結晶からなる支持基板上に、前記半導体基板を構成する元素とFeとの共晶温度よりも高い融点を有する第2高融点材料からなる第2中間層を形成する工程と、前記半導体基板の前記第1中間層と、前記支持基板の前記第2中間層とを接合する工程と、を含むものである。
本発明の複合基板に係る実施形態では、絶縁性を有する単結晶からなる支持基板と、
該支持基板の上面に重ね合わされた単結晶からなる半導体層と、前記支持基板と前記半導体層との間に位置した、前記支持基板を構成する元素を主成分とし、該支持基板に比べて結晶性の低い中間層とを備え、該中間層は、前記支持基板および前記半導体層を構成する元素以外の金属元素を含み、該金属元素の濃度が、厚み方向において中程から前記支持基板側および前記半導体層側の双方に向けて減少しているものである。
該支持基板の上面に重ね合わされた単結晶からなる半導体層と、前記支持基板と前記半導体層との間に位置した、前記支持基板を構成する元素を主成分とし、該支持基板に比べて結晶性の低い中間層とを備え、該中間層は、前記支持基板および前記半導体層を構成する元素以外の金属元素を含み、該金属元素の濃度が、厚み方向において中程から前記支持基板側および前記半導体層側の双方に向けて減少しているものである。
本発明によれば、金属拡散を抑制した半導体基板を有する複合基板の製造方法を提供することができる。
本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。
(複合基板の製造方法)
<第1中間層形成工程>
まず、図1(a)に示したように、単結晶の半導体基板20を用意する。ここで、半導体基板20を構成する材料は、例えばシリコン(Si)やゲルマニウム(Ge)を用いることができる。この例では、Siで形成された半導体基板20を準備する。
<第1中間層形成工程>
まず、図1(a)に示したように、単結晶の半導体基板20を用意する。ここで、半導体基板20を構成する材料は、例えばシリコン(Si)やゲルマニウム(Ge)を用いることができる。この例では、Siで形成された半導体基板20を準備する。
この半導体基板20は単結晶シリコン基板20aの上面(図のD2方向)にSiをエピタキシャル成長させたSi膜20bを形成して成る。このSi膜20bは単結晶となっている。エピタキシャル成長の方法としては、単結晶シリコン基板20aを加熱しながら、当該単結晶シリコン基板20aの表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法(熱CVD法)などの種々の方法を採用できる。このSi膜20bは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。また、真空中においてエピタキシャル成長させるため、その膜中の酸素含有量をCZ法で形成したシリコン基板に比べて極めて低く抑えることができる。
ここで、Si膜20bのドーパント濃度は、特に限定はされないが、例えば、相対的に低濃度のp−およびn−のドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。p−のドーパント濃度としては、1×1016〔atoms/cm3〕以下の範囲が挙げられる。n−のドーパント濃度としては、5×1015〔atoms/cm3〕以下の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。そして、Si膜20b中の酸素濃度は、特に限定されないが、1×1016〔atoms/cm3〕未満であることが好ましい。理由については後述する。
また、Si膜20bの厚みは、特に限定されないが、例えば2μm程度とすればよい。
次に、図1(b)に示すように、Si膜20bのD2方向の上面に、第1中間層30xを形成する。第1中間層30xは、半導体基板20を構成する元素と鉄(Fe)との共晶温度以上の融点を有する第1高融点材料からなる。この例では第1高融点材料として、アルミナ(Al2O3)を選択している。そして、このような第1中間層30xは、例えば、原子層堆積(Atomic Layer Deposition :ALD)法やCVD法、スパッタ法等により形成すればよい。第1中間層30xの主面(D2方向の上面)の算術平均粗さは小さい方が好ましく、具体的には5nm以下となるように形成する。理由については後述する。
なお、第1中間層30xの結晶性は特に限定されない。多結晶やアモルファスとしてもよい。この例では、半導体基板20よりも結晶性が低くなるように形成している。
このような第1中間層30xの必要な厚みは、プロセスにより混入する恐れのある金属
量により変化するが、例えば5nm程度とすればよい。
量により変化するが、例えば5nm程度とすればよい。
<第2中間層形成工程>
次に、図1(c)に示すように、支持基板10を準備する。支持基板10は、後述の工程でその上部に位置することとなる半導体基板20を支持するものである。そして、支持基板1は、半導体基板20を支持できる強度、平坦度を有するものであれば、自由に選択することができる。支持基板10を構成する材料としては、酸化アルミニウム単結晶(サファイア)、炭化ケイ素基板などの絶縁性を有する単結晶基板を用いることができる。本実施形態では、支持基板10としてサファイアを採用する。
次に、図1(c)に示すように、支持基板10を準備する。支持基板10は、後述の工程でその上部に位置することとなる半導体基板20を支持するものである。そして、支持基板1は、半導体基板20を支持できる強度、平坦度を有するものであれば、自由に選択することができる。支持基板10を構成する材料としては、酸化アルミニウム単結晶(サファイア)、炭化ケイ素基板などの絶縁性を有する単結晶基板を用いることができる。本実施形態では、支持基板10としてサファイアを採用する。
この支持基板10の厚みとしては、例えば、400〜800〔μm〕の範囲が挙げられる。
次に、図1(d)に示すように、支持基板10のD1方向の上面に、第2中間層30yを形成する。
第2中間層30yは、半導体基板20を構成する元素と鉄(Fe)との共晶温度以上の融点を有する第2高融点材料からなる。そして、第2高融点材料は第1高融点材料と同一の材料でも異なる材料でもよいが、この例では第1高融点材料と同じアルミナを選択している。そして、このような第2中間層30yは、例えば、原子層堆積(Atomic Layer Deposition :ALD)法やCVD法、スパッタ法等により形成すればよい。第2中間層30yの主面(D1方向の上面)の算術平均粗さは小さい方が好ましく、具体的には5nm以下となるように形成する。理由は後述する。
なお、第2中間層30yの結晶性は特に限定されない。多結晶やアモルファスとしてもよい。この例では、支持基板10よりも結晶性が低くなるように形成している。
このような第2中間層30yの必要な厚みは、プロセスにより混入する恐れのある金属量により変化するが、例えば5nm程度とすればよい。
<接合工程>
次に、支持基板10の第2中間層30yと、半導体基板20のD2方向の主面(単結晶シリコン基板20aと反対側に位置する主面)とを貼り合わせる。すなわち、第2中間層30yの主面と第1中間層30xの主面とを貼り合わせる。貼り合わせの方法としては、図2(a)に示したように、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面を活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。
次に、支持基板10の第2中間層30yと、半導体基板20のD2方向の主面(単結晶シリコン基板20aと反対側に位置する主面)とを貼り合わせる。すなわち、第2中間層30yの主面と第1中間層30xの主面とを貼り合わせる。貼り合わせの方法としては、図2(a)に示したように、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面を活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。
そして、図2(b)に示すように、この活性化した状態で両者を貼り合わせる。この接合を常温下で行ってもよい。なお、この接合は、樹脂系などの接着剤を使用しない方法によるものである。
この接合方法によって接合する場合、第1および第2中間層30x、30yは、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さRaで表される。この算術平均粗さRaの範囲としては、10nm未満が挙げられる。算術平均粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。
ここまでの工程を経ることによって、支持基板10と単結晶シリコン基板20aとの間に、第2中間層30y、第1中間層30x、Si膜20bを有する複合基板1ができる。
第1中間層30x、第2中間層30yを合わせて中間層30とすることができる。
第1中間層30x、第2中間層30yを合わせて中間層30とすることができる。
上述のような工程を経ることにより、半導体基板20に不純物が拡散したり、析出したりすることを抑制することができる。その理由について以下に詳述する。
複合基板1は、支持基板10と半導体基板20とを接合するときに接合界面に金属の不純物が混入したり、支持基板10側に微量添加されている金属などの不純物が半導体基板20側に拡散・析出したりする恐れがある。このような金属の存在は、半導体基板20に半導体素子として機能する素子機能部を構成するときに、誤動作を発生させる恐れがある。そこで、例え金属の不純物が存在する場合であっても、半導体基板20に拡散・析出させないことが重要である。このような金属として、特にFeの存在がデバイス特性の悪化に大きな影響を及ぼす。
そこで、複合基板1では、第1中間層30xと第2中間層30yと(以後、併せて単に中間層30ということもある。)を設けている。この中間層30は、Feと半導体基板20を構成する元素との共晶温度を超える融点を有する材料から成る。この例ではアルミナから成っている。ここで、アルミナの融点は約1800℃〜2020℃と、SiとFeとの共晶温度660℃に比べて高く、金属が存在したとしても金属と結合して金属の拡散を助長させることがない。このため、支持基板10と中間層30との界面に金属が存在したとしても、支持基板10と中間層30との間に金属を保持することができ、その結果、半導体基板20への金属の拡散を抑制することができる。
また、本実施形態では、支持基板10上に第2中間層30yを成膜している。一般に、支持基板10は金属等の添加剤(不純物)を含有している。これに対して、成膜した第2中間層30yには金属が含有されていない。特に、第2中間層30yをALD法、CVD法、スパッタ法の気層法で形成する際には、真空中にて行なうので不純物が混入する恐れが少ない。このように、金属を含む支持基板10上に金属を含まない第2中間層30yを形成することにより、支持基板10側から半導体基板20側への金属の拡散を抑制することができる。
また、上述の工程を経ることにより、接合時に金属が混入する恐れのある領域を、第1中間層30xと第2中間層30yとの界面に限定することができる。すなわち、第1中間層30xと第2中間層30yとの接合時に、接合面を活性化した状態で接合界面に混入する恐れのある金属に限定することができる。このため、第1中間層30xと第2中間層30yとの接合時に混入する金属を両者の間(界面)に閉じ込めることができる。ここで中間層30は、高融点材料であるため金属の界面からの移動を抑制することができる。
また、この例では、中間層30の結晶性は、単結晶の半導体基板20、支持基板10に比べ低くなっている。このため、仮に金属が存在する場合であっても、半導体基板20側に拡散されず、粒界等を介して中間層30中に拡散・固溶される。
また、この例では、第1中間層30xと接する半導体基板20は、エピタキシャル成長して形成したSi膜20bで構成される。このようなSi膜20bは、真空中で形成されるため、CZ法で形成されたシリコン単結晶基板よりも酸素濃度が低い。具体的には、Si膜20bの酸素濃度は1×1016〔atoms/cm3〕未満としている。このような構成により、金属と結合しやすい酸素原子が少ないため、半導体層基板20中に金属が拡散・固溶・析出することを抑制することができる。特に、金属がFeである場合には、OSF欠陥の発生を抑制することができる。
さらに、この例では、中間層30を構成する材料として、支持基板10を構成する元素
と同じ材料を選択している。同一の材料を選択することにより、不純物と成り得る支持基板10および半導体基板10を構成する元素以外の元素の混入を防ぐことができる。
と同じ材料を選択している。同一の材料を選択することにより、不純物と成り得る支持基板10および半導体基板10を構成する元素以外の元素の混入を防ぐことができる。
特に、この例では、第1中間層30xと第2中間層30yとを同一材料で構成している。このような材料で複合基板1を製造することにより、両者の接合が容易となるため好ましい。
(複合基板の製造方法の変形例:第1中間層30x,第2中間層30yの結晶性)
上述の例では、第1中間層30xおよび第2中間層30yの結晶性は支持基板10および半導体基板20に比べ低いものとしたが、同様に単結晶としてもよい。
上述の例では、第1中間層30xおよび第2中間層30yの結晶性は支持基板10および半導体基板20に比べ低いものとしたが、同様に単結晶としてもよい。
その場合には、支持基板10上および半導体基板20上に第2中間層30yおよび第1中間層30xを形成する工程において、気層成長法によるエピタキシャル成長させたり、ALD法で膜形成を行ったりすればよい。
このように、第1中間層30xおよび第2中間層30yを単結晶となるように形成する場合には、両者の界面に金属が混入した場合であっても、粒界や欠陥の少ない両中間層30には金属が拡散せずに接合界面にとどめることができる。これにより、より確実に半導体基板20への金属の拡散を防止することができる。さらに、金属の拡散を抑制することができるので、プロセスにより混入する恐れのある金属量に依存せず中間層30の厚みを薄くすることができる。例えば、第1中間層30xおよび第2中間層30yを併せて3〜5nm程度とすることもできる。
また、このように接合界面に金属が存在する場合には、金属が両中間層30と結合し接合強度を増大させることができる。
(複合基板の製造方法の変形例:第1中間層30x,第2中間層30yの結晶性)
上述の例では、第1中間層30x,第2中間層30yの結晶性を互いに異ならせたり、厚み方向で異ならせたりしていない場合について説明したが、異ならせてもよい。
上述の例では、第1中間層30x,第2中間層30yの結晶性を互いに異ならせたり、厚み方向で異ならせたりしていない場合について説明したが、異ならせてもよい。
例えば、第1中間層30xを形成する工程において、αアルミナの結晶構造をとるように第1中間層30xを形成し、第2中間層30yを形成する工程において、γアルミナの結晶構想をとるように第2中間層30yを形成してもよい。
第2中間層30yの結晶性をγアルミナとするためには、例えば、支持基板10として、C面のサファイア基板を準備することにより、C面に露出する結晶構造に倣って第2中間層30yの結晶構造を制御することができる。
このように第1中間層30x,第2中間層30yが2種類の結晶構造をとることにより、中間層30の厚みの途中で2種類の結晶構造が混在し、厚みの途中が最も結晶構造が乱れた状態とすることができる。これにより、仮に金属が存在したときに、中間層30の厚みの途中を中心として金属を保持することができる。
また、半導体基板20側において高温性のαアルミナの割合を高くしていることにより、半導体基板20側でより効果的に金属の拡散を抑制することができる。
(複合基板の製造方法の変形例:半導体基板厚み調整)
前述の製造方法により製造した複合基板1の半導体基板20を薄層化してもよい。半導体素子の小型化・低背化の要求より、複合基板1の半導体基板20を薄層化し半導体層20Xとしてもよい。
前述の製造方法により製造した複合基板1の半導体基板20を薄層化してもよい。半導体素子の小型化・低背化の要求より、複合基板1の半導体基板20を薄層化し半導体層20Xとしてもよい。
具体的には、図2(b)の工程に続き、図3に示すように、矢印D2方向側(単結晶シリコン基板20a側)から加工して、単結晶シリコン基板20aを除去してSi膜20bを露出させる。この単結晶シリコン基板20aを除去する加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。このとき、単結晶シリコン基板20aとともに、厚み方向においてSi膜20bの一部が除去されてもよい。
そして、Si膜20bのD1方向の上面を精密研磨して、厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体(ガス)、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄(SF6)、四フッ化炭素(CF4)などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム(Gas Cluster Ion Beam;GCIB)を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板を走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。
このような工程を経てSi膜20bの残った部分を半導体層20Xとする。このような工程を経ることにより、支持基板10上に中間層30、半導体層20が順に積層された複合基板1Xを得ることができる。
上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄、およびO2アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。
図4(a)は本発明の実施形態の一つに係る製造方法により製造した複合基板1Xの例を示す模式的な平面図であり、(b)は複合基板1Xを斜視した部分断面図である。
複合基板1Xは、支持基板10と半導体層20Xと中間層30とを含んで構成される。
半導体層20Xは、上面(一主面)20bを支持基板10の一主面10a上に重ね合わせている。 半導体層20Xの厚みとしては、例えば30nm〜200nmの範囲が挙げられる。また、半導体層20Xのドーパント濃度としては、例えば、相対的に低濃度のp−およびn−のドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。p−のドーパント濃度としては、1×1016〔atoms/cm3〕以下の範囲が挙げられる。n−のドーパント濃度としては、5×1015〔atoms/cm3〕以下の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。そして、半導体層20中の酸素濃度は、特に限定されないが、詳しくは後述するが、1×1016〔atoms/cm3〕未満であることが好ましい。
中間層30は、支持基板10と半導体層20との間に位置する。言い換えると、中間層30の一方主面は支持基板10に直接接合され、他方主面は半導体層20に直接接合されている。そして、この中間層30は、支持基板10を構成する元素を主成分とする。この例ではアルミナを主成分とする。そして中間層30の結晶性は支持基板10の結晶性に比べ低く、多結晶やアモルファスとなっている。
そして中間層30の厚みは、特に限定されないが、その最大値は後述する支持基板10と半導体層20との接合により混入する恐れのある金属の量を固溶させることができるように設定される。ただし、アルミナの融点は約1800〜2020度であり、中間層30と支持基板10との界面に例え後述の金属が存在したとしても、中間層30を構成する元素と金属が反応したり拡散を助長させたりすることはない。このため、上記最大値の厚みが必ずしも必要ではない。例えば、10nm程度でよい。
中間層30は支持基板10および半導体層20Xを構成する元素以外の金属元素を含み、金属元素の濃度が、厚み方向において中程から支持基板10側および半導体層20X側の双方に向けて減少している。
金属元素としては、Fe,Cr,Ni,Cu,Zn等を例示することができる。含有量としては、例えば、1×1015〔atoms/cm3〕未満とすればよい。
中間層30は、金属元素の濃度が、厚み方向の中程から支持基板10側および半導体層20側の双方に向かうにつれて減少している。
複合基板1Xは、前述の製造工程により製造されているため、支持基板10と半導体層20Xを含む半導体基板20との接合界面である中間層30の厚みの途中に金属が付着する恐れがある。この金属が、中間層30に固溶・拡散することにより、中間層30に前述の金属の濃度分布が生じる。また、このように中間層30の厚みの途中に金属濃度が最も高い領域が存在するため、そこから離れた半導体層20Xには金属が拡散したり、析出したりすることを抑制することができる。
10・・・支持基板
20・・・半導体基板
20X・・半導体層
30・・・中間層
30x・・第1中間層
30y・・第2中間層
20・・・半導体基板
20X・・半導体層
30・・・中間層
30x・・第1中間層
30y・・第2中間層
Claims (5)
- 単結晶からなる半導体基板の一主面に、この半導体基板を構成する元素とFeとの共晶温度よりも高い融点を有する第1高融点材料からなる第1中間層を形成する工程と、
絶縁性を有する単結晶からなる支持基板上に、前記半導体基板を構成する元素とFeとの共晶温度よりも高い融点を有する第2高融点材料からなる第2中間層を形成する工程と、
前記半導体基板の前記第1中間層と、前記支持基板の前記第2中間層とを接合する工程と、
を含む複合基板の製造方法。 - 前記第2中間層を形成する工程において、前記第2高融点材料を前記第1高融点材料と同一とする、請求項1記載の複合基板の製造方法。
- 前記第1中間層を形成する工程において、前記第1中間層を単結晶となるように形成し、
前記第2中間層を形成する工程において、前記第2中間層を単結晶となるように形成する、請求項1記載の複合基板の製造方法。 - 前記第2中間層を形成する工程において、前記支持基板としてr面のサファイア基板を用い、前記第2中間層をγアルミナで構成されるように形成する、請求項1記載の複合基板の製造方法。
- 絶縁性を有する単結晶からなる支持基板と、
該支持基板の上面に重ね合わされた単結晶からなる半導体層と、
前記支持基板と前記半導体層との間に位置した、前記支持基板を構成する元素を主成分とし、該支持基板に比べて結晶性の低い中間層とを備え、
該中間層は、前記支持基板および前記半導体層を構成する元素以外の金属元素を含み、該金属元素の濃度が、厚み方向において中程から前記支持基板側および前記半導体層側の双方に向けて減少している、複合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012077025A JP2013207212A (ja) | 2012-03-29 | 2012-03-29 | 複合基板の製造方法および複合基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012077025A JP2013207212A (ja) | 2012-03-29 | 2012-03-29 | 複合基板の製造方法および複合基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013207212A true JP2013207212A (ja) | 2013-10-07 |
Family
ID=49525977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012077025A Pending JP2013207212A (ja) | 2012-03-29 | 2012-03-29 | 複合基板の製造方法および複合基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013207212A (ja) |
-
2012
- 2012-03-29 JP JP2012077025A patent/JP2013207212A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
JP5730393B2 (ja) | 複合基板およびその製造方法 | |
WO2013129572A1 (ja) | 複合基板 | |
CN114556526A (zh) | 形成用于复合衬底的高电阻率处理支撑体的方法 | |
JP2017538288A (ja) | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 | |
WO2014037793A1 (en) | Pseudo substrate with improved efficiency of usage of single crystal material | |
JP5926401B2 (ja) | 複合基板およびその製造方法 | |
CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
JP5484578B2 (ja) | 複合基板および製造方法 | |
JP2007095951A (ja) | 半導体基板およびその製造方法 | |
JP5989559B2 (ja) | 複合基板 | |
US20060138540A1 (en) | Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it | |
JP2013207212A (ja) | 複合基板の製造方法および複合基板 | |
JP5173441B2 (ja) | 化合物半導体成長用基板およびエピタキシャル成長方法 | |
JP2013232499A (ja) | 複合基板 | |
JP6162381B2 (ja) | 複合基板 | |
JP6110095B2 (ja) | 複合基板 | |
JP2013232465A (ja) | 複合基板 | |
JP2013135175A (ja) | 複合基板およびその製造方法 | |
JP2014067869A (ja) | ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池 | |
JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
JP2012234911A (ja) | 複合基板の製造方法 | |
JP2014049581A (ja) | 複合基板および複合基板の製造方法 | |
JP6114063B2 (ja) | 複合基板 | |
JP2015032588A (ja) | 複合基板およびその製造方法 |