CN102487072A

CN102487072A - 硅晶片背面的封装结构

Info

Publication number: CN102487072A
Application number: CN2010105770870A
Authority: CN
Inventors: 邱恒德; 吴俊泰; 林东一
Original assignee: WAFER WORKS CORP
Current assignee: WAFER WORKS CORP
Priority date: 2010-12-02
Filing date: 2010-12-02
Publication date: 2012-06-06

Abstract

本发明公开了一种硅晶片背面的封装结构，其包含有一半导体基材以及一多层结构层；多层结构层设于半导体基材的背面，且多层结构层是由一非晶硅层(Amorphous Silicon)以及一氧化层(如二氧化硅层)所组合而成。通过非晶硅层表面的晶格方向散乱的特性，使本发明的硅晶片背面的封装结构能够有效地减少硅结节(Si Nodule)现象的产生，并提升晶片制造时的成品率及品质。

Description

硅晶片背面的封装结构

技术领域

本发明涉及一种硅晶片背面的封装结构，特别涉及一种能有效改善外延生长(epitaxial growth)时所产生的晶片毛边(silicon nodule)的问题的结构。

背景技术

硅晶片为制造半导体电子元件的主要基材(substrate)，一般半导体的制造方法可包括以下步骤：

1.单晶生长(crystal growth)，通常以直拉法(CZ)生长无差排(dislocations)缺陷的单晶硅棒材(又称晶棒)，单晶分为P型单晶和N型单晶，其中P型单晶是掺杂IIIA族元素(如硼)，而N型单晶是掺杂V A族元素(如磷、砷、或锑)；当晶棒生长完成后，晶棒外径会略大于所需直径，因此会再经过晶棒滚磨，并完成平边或沟槽的滚磨；

2.切片(slicing)，这是以切片机将上述单晶硅棒材切成片状的晶片，而切片的技术会影响晶片的翘曲度；

3.圆边(或称倒角；edge profiling)，这是将晶片的边缘磨圆，彻底消除晶片在后续制造方法中发生缺角(chipping)破损的可能性；

4.研磨(lapping)，这是将晶片的表面研磨成平坦状，以减少切片可能产生的损伤层及削切的痕迹；

5.蚀刻(etching)，由于晶片在经过切片和研磨后，其表面因加工应力会形成一层损伤层，此蚀刻步骤则是利用混酸或碱蚀刻硅晶片以去除表面损伤层，使整片晶片维持高品质的单晶特性；

6.晶背加工(backside treatment)，其目的包括：(1)化学气相沉积(Chemical vapor deposition)产生一层多晶硅层(poly-silicon layer)或是用机械方式产生一层损伤层(damaged layer)；多晶硅层或损伤层通称为外质吸杂层(extrinsic gettering layer)。主要功能在于吸收元件(device)制作过程中可能的金属污染(metallic contamination)；(2)化学气相沉积氧化膜以作背封，防止自动掺杂(auto-doping)；

7.抛光(polishing)，这是改善晶片表面粗糙度；

8.清洗(cleaning)，这是以化学品的浸泡或喷洒等方法再以超纯水清洗晶片表面，以去除微尘、脏污、有机物、金属等杂质；

9.各项检验，这是包括利用晶片检测显微镜、自动光学检测器等装置检验晶片的品质；

10.包装(package)，最后将检验完成的晶片包装出货。

为按照市场电子产品轻薄短小及省电的要求，对低消耗功率的要求也越高。因此，为了降低功率半导体元件的导通电阻(Rdson)来减少功率损耗，便需要低电阻率(即重掺杂)的晶片。而为了要得到低电阻率的硅晶片，在单晶生长时需添加高浓度的掺杂物(dopant)于硅溶液中。但掺杂物会与硅溶液中的氧原子结合，而形成挥发性的氧化物气体，使得硅晶片中含氧量降低，低含氧量的硅晶片比高含氧量的硅晶片不容易在之后的高温处理时产生氧化硅的析出(precipitation)作用，而氧析出作用会在晶片内部产生氧化硅及其他的缺陷而获得内质吸杂(intrinsic orinternal gettering)的效果。因此，低电阻率的硅晶片需要靠外质吸杂(extrinsic/external gettering)方式确保电子元件制造时的成品率。

外质吸杂主要有二大类，一为在晶片背面成形一层封装结构，另一为用机械损伤(Mechanical damage)的方法。现有技术的晶片背面结构包括直接成形于硅基材(晶片)底部的一多晶硅层或直接以机械损伤的方式成形一损伤层(Mechamical damage layer)，再于多晶硅层或损伤层之上形成一层氧化层，该氧化层可为二氧化硅层(amorphous SiO₂)或氮化硅层(Si₃N₄)；由于该多晶硅层具有吸杂的功能，故可使得晶片正表面的洁净区域增加，而该氧化层由于是无晶型态，掺质在氧化层的扩散率(diffusion rate)较低，因此能防止掺杂于晶片中的掺杂物自晶片背面向外扩散而产生自动掺杂(Auto doping)的现象。

但是，外延形成反应中所需的承载气体(carrier gas)为氢气(H₂)，随着外延层生长较厚时，氢气容易与硅晶片背面的氧化层中的硅化合物产生还原反应，使该氧化层被还原后形成孔洞(pitting corrosion)。而外延反应中的三氯硅烷(SiHCl₃)等等的反应气体则容易从该氧化层的孔洞进入，并在硅晶片背面的单晶硅或多晶硅层成核(Nucleation)而开始生长，进而造成硅结节(Silicon Nodule)。硅晶片背面一旦长出硅结节，将使得后续的黄光等半导体制造方法失效，而无法完成硅晶片的加工程序。

发明内容

本发明人有鉴于现有技术的晶背加工方法无法有效减少毛边现象的产生，因此通过本身于材料科学的丰富知识以及不断地研究之后，终于发明出此硅晶片背面的封装结构。

本发明的目的在于提供一种能有效改善晶片毛边的问题的硅晶片背面的封装结构。

为达上述目的，本发明的硅晶片背面的封装结构包含有：

一半导体基材；

一多层结构层，其设于半导体基材的底部，且该多层结构层是由一非晶硅层与一氧化层所组合而成。

基于上述结构，由于非晶硅层的原子结构排列成无序性，使该表面的晶格方向散乱，当形成外延的三氯硅烷等等的反应气体与多层结构层的非晶硅层接触时，通过非晶硅的表面晶格方向散乱的特性，使其生长速率及方向会互相牵制，无法以非晶硅为成核的基底而生长成硅结节，故本发明的硅晶片背面的封装结构能够有效地减少硅结节产生并提升晶片制造时的品质。

优选的，多层结构层的氧化层形成于半导体基材与非晶硅层之间；当半导体基材进入外延制造方法时，由于该非晶硅层覆盖于氧化层的一表面，使得承载气体无法与该氧化层反应并造成孔洞。

优选的，多层结构层的非晶硅层形成于半导体基材与该氧化层之间；当半导体基材进入外延制造方法时，由于非晶硅层于氧化硅层的下方，即使氧化硅层本身有孔洞，或者因乘载气体还原所造成的孔洞，当形成外延的三氯硅烷与多层结构层的非晶硅层接触时，无法以非晶硅为成核的基底而生长成硅结节。

上述的非晶硅层的形成方法可通过任何在所属技术领域中的一般技术人员所能得知的制备方法，其包括但不限定于化学气相沉积法(CVD)、物理气相沉积法(PVD)或其他可替代的制备方法。

上述的氧化层的形成方法可通过任何在所属技术领域中的一般技术人员所能得知的制备方法，其包括但不限定于化学气相沉积法(CVD)、物理气相沉积法(PVD)或其他可替代的制备方法等。

进一步而言，本发明的半导体基材在设置多层结构层之前，亦可先于底面形成一多晶硅层(poly-silicon layer)或进行机械损伤处理(Mechanical damage)(如US第5,066,359号专利与TW公告第I315889号发明专利“高吸杂能力及高平坦度的硅晶片及其制造方法”)，以加强半导体基材的吸杂(gettering)能力。

附图说明

图1为本发明的第一实施例的侧视平面图

图2为本发明的第二实施例的侧视剖面图

图3为本发明的第三实施例的侧视剖面图

主要元件符号说明

10半导体基材 10A半导体基材

10B半导体基材 20多层结构层

20A多层结构层 20B多层结构层

21非晶硅层 21A非晶硅层

22二氧化硅层 22A二氧化硅层

23B多晶硅层。

具体实施方式

以下配合图式及本发明的优选实施例，进一步阐述本发明为达成预定创作目的所采取的技术手段。

请配合参阅图1至图3所示，本发明包含有一半导体基材10以及一多层结构层20。

请参阅图1所示，在本发明的第一实施例中，前述的半导体基材10由硅晶所构成；半导体基材10的底部可先经过晶背损伤(backsidedamage，BSD)，其利用机械力损伤晶背，以达到去杂的效果，晶背损伤的方法可参考美国第5,006,475号专利案、美国第5,066,359号专利案与中国台湾公告第I315889号发明专利“高吸杂能力及高平坦度的硅晶片及其制造方法”。

前述的多层结构层20设于半导体基材10的底面；该多层结构层20包含有一非晶硅层21与一氧化层；该氧化层可由二氧化硅或氮化硅所构成，而于本优选实施例中，该氧化层为一二氧化硅层22。其中非晶硅层21成形于半导体基材10与该二氧化硅层22之间；形成二氧化硅层22的方法可为化学气相沉积法(CVD)、物理气相沉积法(PVD)或其他可替代的制备方法；形成非晶硅层21的方法可为化学气相沉积法(CVD)、物理气相沉积法(PVD)或其他可替代的制备方法；当半导体基材10置于反应炉中以进行外延形成反应时，其承载气体为氢气；承载气体于外围的二氧化硅层22中产生还原反应而形成凹陷的孔洞；由于该非晶硅层21覆盖于二氧化硅层22的一表面，使得二氧化硅层22上的凹陷孔洞将止于非晶硅层21的表面；因为非晶硅层21本身的晶格构造为散乱无序状态(Non-ordered structure)，因此反应中的三氯硅烷等气体进入孔洞后，无法在非晶硅层21上成核并生长为硅结节。

请参阅图2所示，于本发明的第二实施例中，多层结构层20A设于半导体基材10A的底面，而该二氧化硅层22A成形于半导体基材10A与非晶硅层21A之间。当半导体基材10A进行外延形成反应时，由于非晶硅层21A覆盖于二氧化硅层22A的一表面，且非晶硅层21A不会受到承载气体的还原侵蚀，因此承载气体无法与二氧化硅层22A产生还原反应并造成孔洞，进而使三氯硅烷不仅无法在外围的非晶硅层21A成核生长硅结节，也无法通过二氧化硅层22A表面接触半导体基材10A的底面而成核生长。

综合以上所述，由于非晶硅层21、21A表面的晶格方向成散乱无序(non-ordered lattice)的状态，因此当外延反应中的三氯硅烷与非晶硅层21、21A接触时，无法以非晶硅层21、21A为成核的基底而开始成核反应(Nucleation)以生成硅结节。是故，本发明的硅晶片背面的封装结构能够有效地减少硅结节产生，并提升晶片制造时的成品率及品质。

此外，请参阅图3所示，在本发明的第三实施例中，可依据制造方法上的需求，本发明进一步包含有一多晶硅层23B，该多晶硅层23B成形于半导体基材10B与多层结构层20B之间；该多晶硅层23B可提高半导体基材10B的吸杂能力。

Claims

1.一种硅晶片背面的封装结构，包括：

一半导体基材；

一多层结构层，其设于半导体基材的底面，且该多层结构层包含一非晶硅层与一氧化层。

2.根据权利要求1所述的硅晶片背面的封装结构，其中该多层结构层的氧化层为二氧化硅层。

3.根据权利要求1所述的硅晶片背面的封装结构，其中该多层结构层的氧化层为氮化硅层。

4.根据权利要求1所述的硅晶片背面的封装结构，其中该氧化层成形于半导体基材与非晶硅层之间。

5.根据权利要求1所述的硅晶片背面的封装结构，其中该非晶硅层成形于半导体基材与氧化层之间。

6.根据权利要求1所述的硅晶片背面的封装结构，其中该非晶硅层以选自于化学气相沉积法或物理气相沉积法所沉积而成的非晶硅层。

7.根据权利要求2所述的硅晶片背面的封装结构，其中该氧化层是选自于化学气相沉积法或物理气相沉积法所沉积而成的氧化层。

8.根据权利要求1至7任意一项所述的硅晶片背面的封装结构，其中进一步包含一多晶硅层，该多晶硅层成形于半导体基材与多层结构层之间。