CN101740525B - 晶背的封装结构 - Google Patents

Abstract

本发明关于一种晶背的封装结构，所述包括一半导体基材以及一多层结构层，所述多层结构层设置于所述半导体基材的底部，且是由多晶硅层以及绝缘层(如二氧化硅层)所组合而成；通过本发明的多层结构，能够促进吸杂效果、有效防止自动掺杂，改善毛边现象，并节省工艺成本，且通过此种结构易于调整硅基板的弓形度(bow)及翘曲度(warp)。

Description

晶背的封装结构

技术领域

本发明关于一种晶背的封装结构，尤其是一种能有效改善外延生长(epitaxial growth)时产生的自动掺杂(auto-doping)以及晶片毛边(silicon nodule)的问题，且能节省成本的晶背(wafer backside)的封装结构。

背景技术

一般半导体的工艺可包括以下步骤：

1.单晶生长(crystal growth)，通常是以直拉法(CZ)生长无位错(dislocations)缺陷的单晶硅棒材，单晶又分为P型单晶和N型单晶，P型单晶是掺杂IIIA族元素(如硼)，而N型单晶是掺杂VA族元素(如磷、砷、或锑)；

2.切片(slicing)，是以切片机将上述单晶硅棒材切成片状的晶片，而切片的技术会影响晶片的翘曲度；

3.圆边(或称倒角；edge profiling)，是将晶片的边缘磨圆，彻底消除晶片在后续工艺中发生缺角(chipping)破损的可能性；

4.研磨(lapping)，是将晶片的表面研磨成平坦状，以除去切片可能产生的表面缺陷；

5.刻蚀(etching)，由于晶片在经过切片和研磨后，其表面因加工应力会形成一层损伤层，此刻蚀步骤则是利用混酸或碱刻蚀硅晶片以去除表面损伤层，使整片晶片维持高品质的单晶特性；

6.晶背加工(backside treatment)，其目的包括：(1)化学气相沉积(Chemicalvapor deposition)产生一层多晶硅层(poly-silicon layer)或是用机械方式产生一层损伤层(damaged layer)；多晶硅层或损伤层通称为外质吸杂层(extrinsicgettering layer)。主要功能在于吸收元件(device)制作过程中可能的金属杂质(metallic contamination)；(2)化学汽相沉积氧化膜以作背封，防止自动掺杂(auto-doping)；

7.抛光(polishing)，改善晶片表面粗糙度；

8.清洗(cleaning)，是以化学品的浸泡或喷洒等方法再以超纯水清洗晶片表面，以去除微尘、脏污、有机物、金属等杂质；

9.各项检验，包括利用晶片检测显微镜、自动光学检测器等装置检验晶片的品质；

10.包装(package)，最后将检验完成的晶片包装出货。

本发明适用于外延硅(Si)或锗(Ge)晶片，相关的应用广泛，例如，可用于制造功率半导体元件晶片。为因应市场电子产品轻薄短小及省电的要求，对低消耗功率的要求也越高。因此，为了降低功率半导体元件的导通电阻(Rdson)来减少功率损耗，便需要低电阻率(即重掺杂)的晶片。

为要得到低电阻率的硅晶片，在单晶成长时需添加高浓度的掺杂物(dopant)于硅溶液中。但掺杂物会与硅溶液中的氧原子结合，而形成挥发性的氧化物气体，使得硅晶片中含氧量降低，低含氧量的硅晶片比高含氧量的硅晶片不容易在之后的高温处理时产生氧化硅的析出(precipitation)作用，而氧析出作用会在晶片内部产生氧化硅及其他的缺陷而获得内质吸杂(intrinsic orinternal gettering)的效果。所以低电阻率的硅晶片需要靠外质吸杂(extrinsic/external gettering)方式确保电子元件制造时的成品率。外质吸杂主要有二大类，一为在晶片背面长一层封装结构，另一为用机械损伤(Mechanicaldamage)。本专利是针对晶片背面结构作出改良。

现有的晶片背面结构包括直接形成于硅基材(晶片)底部的一多晶硅层，以及形成于多晶硅层的上面的一层二氧化硅层，通过所述多晶硅层具有吸杂的功能，故可使得晶片正表面的洁净区域增加，而所述二氧化硅层由于是无晶型态，掺质在二氧化硅层的扩散率(diffusion rate)较低，因此能防止掺杂于晶片中的掺杂物自晶片向外扩散而产生自动掺杂的现象。

在上述封装结构形成于晶背之后的加工步骤中，若二氧化硅层有孔隙(pinholes)时，会使得长外延(epitaxial growth)时长出毛边(nodule)，因此尚需额外利用一边缘刻蚀(edge etching)步骤，以在二氧化硅层、多晶硅层和晶片的边缘进行刻蚀，以去除晶片边缘的氧化层，但多晶硅材料并不会因刻蚀而移除，所以在刻蚀后，二氧化硅层的半径会小于多晶硅层的半径，而让部份多晶硅层曝露于外。然而，由于多晶硅层无法完全防止自动掺杂的现象，所以晶片中的掺杂物会从多晶硅层扩散而出。

而且，若欲防止自动掺杂的现象，而让二氧化硅层经边缘刻蚀后的半径小于多晶硅层的半径不到1mm，则虽然自动掺杂的现象会减缓，但毛边则无法完全去除。因此自动掺杂与毛边去除程度形成两难的问题。

再请参看美国公开第2006/002981号发明专利案，其揭露一种解决上述两难问题的封装结构，是在晶背先形成一二氧化硅层，再形成一多晶硅层，此即可利用二氧化硅层先防止自动掺杂现象产生，再利用多晶硅层封住边缘二氧化硅层的孔隙(pin holes)，藉此解决两难的问题。

然而，若担心掺杂物自晶片中扩散而出，则必须增加所述二氧化硅层厚度，以完全杜绝掺杂物渗出的疑虑，因此沉积二氧化硅层的工艺成本势必增加。

发明内容

本发明人有鉴于现有晶背的封装结构需要具有厚的二氧化硅层，故增加材料成本，因此通过本身于材料科学的丰富知识以及不断的研究之后，终于发明出此晶背封装的结构。

本发明的目的在于提供一种能有效改善自动掺杂(auto-doping)以及晶片毛边的问题，且能节省成本的晶背的封装结构。

为达上述目的，本发明晶背的封装结构包括：

一半导体基材；

一多层结构层，设置于所述半导体基材的底部，且是由至少一保护层以及至少一绝缘层所组合而成。

其中所述保护层一般为多晶硅层；所述绝缘层可为二氧化硅层或氮化硅层等；以下均以二氧化硅层为例。

所述多晶硅层和二氧化硅层的厚度都为约

，依实际需要而决定。

第一态样中，所述多层结构包括二层二氧化硅层以及设置于所述二层二氧化硅层之间的一多晶硅层，即其中一二氧化硅层直接设置于半导体基材的底部，再设置一多晶硅层于所述二氧化硅层异于半导体基材的一表面，再于所述多晶硅层设置另一二氧化硅层，以得到所述多晶硅层设置于两层二氧化硅层之间的多层结构。由于设置有二层二氧化硅层，因此各二氧化硅层的厚度无须太厚，故能节省制作成本，并可以将膜应力抵消以减少翘曲度。此外，在设置第一层二氧化硅层之前，亦可于半导体基材底部先进行机械损伤(Mechanical damage)(如美国第5,066,359号专利与中国台湾公开第200820332号发明专利“高吸杂能力及高平坦度的硅晶片及其制造方法”)，以加强吸杂(gettering)能力。如此态样所示，最外两层为多晶硅与二氧化硅层，此双层结构组(dual layer set)可视实际需要重复生成多组(multi-set)，而最外一层仍为二氧化硅层。

在第二态样中，所述多层结构包括二层多晶硅层以及设置于所述这些多晶硅层之间的二氧化硅层，即其中一多晶硅层直接设置于半导体基材的底部，再设置一二氧化硅层于所述多晶硅层异于半导体基材的一表面，再于所述二氧化硅层设置另一多晶硅层，以得到所述二氧化硅层设置于两层多晶硅层之间的多层结构。

在上述第二态样中，由于多晶硅层一方面具有吸杂(gettering)的作用，因此将一多晶硅层直接设置于半导体基材底部则有助于吸杂，另一方面对于含有氢氟酸的刻蚀液具有耐受性，因此再将另一多晶硅层作为所述多层结构的最外层，则可抵挡环刻蚀中刻蚀液的侵蚀。

又于上述第二态样中，于最外层的多晶硅层外尚可增设一二氧化硅层，以加强防止自动掺杂的效果，并使得多层结构中的二氧化硅层的厚度能够缩减，以节省制作成本。另外，在设置第一层多晶硅层之前，亦可于半导体基材底部先进行机械损伤(Mechanical damage)(如美国专利5,066,359号与中国台湾公开第200820332号发明专利“高吸杂能力及高平坦度的硅晶片及其制造方法”)，以加强吸杂(gettering)能力。如此态样所示，最外两层为二氧化硅层与多晶硅层，此双层结构组(dual layer set)可视实际需要重复生成多组(multi-set)，而最外一层仍为多晶硅层。

上述多晶硅层的设置方法可适用于任何本领域的技术人员所能得知的成长方法，包括但不限制在化学汽相沉积法(CVD)、物理汽相沉积法(PVD)、电镀法等。

上述二氧化硅层的设置方法可适用于任何本领域的技术人员所能得知的成长方法，包括但不限制在化学汽相沉积法(CVD)、物理汽相沉积法(PVD)、阳极沉积法(anodic)等、热氧化法(thermal oxidation)等。

通过本发明的多层结构，能够促进吸杂效果、有效防止自动掺杂，并节省工艺成本，且通过此种结构的材料、厚度等则可易于调整硅基板的弓形度(bow)及翘曲度(warp)。

附图说明

图1是本发明的第一实施例的侧面剖视图。

图2是本发明的第二实施例的侧面剖视图。

图3是本发明的第三实施例的侧面剖视图。

附图标号

10 半导体基材

20 多层结构层

21、21′二氧化硅层

22、22′多晶硅层

30 二氧化硅层

具体实施方式

请参看图1所示，是本发明晶背的封装结构的第一实施例，其包括：

一半导体基材10，其可为硅、锗或其他半导体，其底部可先经过晶背损伤(backside damage，BSD)，是利用机械力损伤晶背，以达到去杂的效果，晶背损伤的方法可参考美国第5,006,475号专利案、美国第5,066,359号专利案与中国台湾公开第200820332号的发明专利“高吸杂能力及高平坦度的硅晶片及其制造方法”。

一多层结构层20，其包括二层二氧化硅层21，21′以及设置于所述这些二氧化硅层21，21′之间的一多晶硅层22，其中一二氧化硅层21直接设置于半导体基材10的底部，而所述多晶硅层22设置于所述二氧化硅层21异于半导体基材10的一表面，再于所述多晶硅层22设置另一二氧化硅层21′，以得到所述多晶硅层22设置于两层二氧化硅层21，21′之间的多层结构。

另外，可在多层结构形成后加上一道边缘刻蚀的工艺，以令另一二氧化硅层21′的径向尺寸(即半径)较多晶硅层22略短。

请参看图2所示，是本发明晶背的封装结构的第二实施例，其包括：

一半导体基材10，其可为硅、锗或其他半导体，其底部可先经过晶背损伤(backside damage，BSD)，是利用机械力损伤晶背，以达到去杂的效果，晶背损伤的方法可参考美国第5,006,475号专利案与中国台湾公开第200820332号的发明专利“高吸杂能力及高平坦度的硅晶片及其制造方法”。

一多层结构层20，包括二层多晶硅层22，22′以及设置于所述这些多晶硅层22，22′之间的二氧化硅层21，其中一多晶硅层22直接设置于半导体基材10的底部，所述二氧化硅层21设置于所述多晶硅层22异于半导体基材10的一表面，再于所述二氧化硅层21设置另一多晶硅层22′，以得到所述二氧化硅层21设置于两层多晶硅层22，22′之间的多层结构。

请参看图3所示，是本发明晶背的封装结构的第三实施例，其大致与上述第二实施例相同，是在所述多层结构层20异于半导体基材10的一表面再设置另一二氧化硅层30，即所述二氧化硅层30系设置于所述多晶硅层22′的表面，以加强防止自动掺杂的现象产生。

另外，也可在多层结构形成且另一二氧化硅层30设置完成后，额外实施一道边缘刻蚀的工艺，以令所述另一二氧化硅层30的径向尺寸(即半径)较所述多层结构略短。

所以上述各种实施例不仅能解决既有自动掺杂与毛边处理的两难问题，而且通过本发明的多层结构，能够促进吸杂效果、有效防止自动掺杂，并节省工艺成本，且通过此种结构易于调整硅基板的弓形度(bow)及翘曲度(warp)。

Claims (9)

1.一种晶背的封装结构，其特征在于，所述晶背的封装结构包括：

一半导体基材；以及

一多层结构层，设置于所述半导体基材的底部，其中：

所述多层结构层包括形成于所述半导体基材的一层二氧化硅层，以及设置于所述二氧化硅层的至少一双层结构组，所述双层结构组包括设置于所述二氧化硅层上的多晶硅层以及设置于所述多晶硅层上的另一二氧化硅层，以令整体封装结构的外层为二氧化硅层。

2.如权利要求1所述的晶背的封装结构，其特征在于，最外层的二氧化硅层的径向尺寸小于所述多晶硅层。

3.如权利要求1或2所述的晶背的封装结构，其特征在于，任一多晶硅层是以化学汽相沉积法、物理汽相沉积法或电镀法所沉积而成。

4.如权利要求1或2所述的晶背的封装结构，其特征在于，任一二氧化硅层是以化学汽相沉积法、物理汽相沉积法、阳极沉积法或热氧化法所成长而成。

5.一种晶背的封装结构，其特征在于，所述晶背的封装结构包括：

一半导体基材；以及

一多层结构层，设置于所述半导体基材的底部，其中：

所述多层结构层包括形成于所述半导体基材的一层多晶硅层，以及设置于所述多晶硅层的至少一双层结构组，所述双层结构组包括设置于所述多晶硅层上的二氧化硅层以及设置于所述二氧化硅层上的另一多晶硅层，以令整体封装结构的外层为多晶硅层。

6.如权利要求5所述的晶背的封装结构，其特征在于，所述晶背的封装结构尚包括另一二氧化硅层，是设置在所述多层结构层异于半导体基材的一表面。

7.如权利要求6所述的晶背的封装结构，其特征在于，最外层二氧化硅层的径向尺寸小于所述多层结构层。

8.如权利要求5至7中任一权利要求所述的晶背的封装结构，其特征在于，任一多晶硅层是以化学汽相沉积法、物理汽相沉积法或电镀法所沉积而成。

9.如权利要求5至7中任一权利要求所述的晶背的封装结构，其特征在于，任一二氧化硅层是以化学汽相沉积法、物理汽相沉积法、阳极沉积法或热氧化法所成长而成。

Images