TWI384563B - 晶背之封裝結構 - Google Patents
晶背之封裝結構 Download PDFInfo
- Publication number
- TWI384563B TWI384563B TW97143602A TW97143602A TWI384563B TW I384563 B TWI384563 B TW I384563B TW 97143602 A TW97143602 A TW 97143602A TW 97143602 A TW97143602 A TW 97143602A TW I384563 B TWI384563 B TW I384563B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor substrate
- ruthenium dioxide
- disposed
- vapor deposition
- Prior art date
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明係一種晶背之封裝結構,尤其是一種能有效改善磊晶生長(epitaxial growth)時產生的自動摻雜(auto-doping)以及晶圓毛邊(silicon nodule)之問題,且能節省成本的晶背之封裝結構。
一般半導體的製程可包括以下步驟:1.單晶成長(crystal growth),通常係以直拉法(CZ)成長無差排(dislocations)缺陷之單晶矽棒材,單晶又分為P型單晶和N型單晶,P型單晶是摻雜Ⅲ A族元素(如硼),而N型單晶是摻雜V A族元素(如磷、砷、或銻);2.切片(slicing),其係以切片機將上述單晶矽棒材切成片狀的晶圓,而切片的技術會影響晶圓的翹曲度;3.圓邊(或稱倒角;edge profiling),其係將晶圓的邊緣磨圓,徹底消除晶圓在後續製程中發生缺角(chipping)破損的可能性;4.研磨(lapping),其係將晶圓的表面研磨成平坦狀,以除去切片可能產生的表面缺陷;5.蝕刻(etching),由於晶圓在經過切片和研磨後,其表面因加工應力會形成一層損傷層,此蝕刻步驟則是利用混酸或鹼蝕刻矽晶片以去除表面損傷層,使整片晶圓維持高品質的單晶特性;6.晶背加工(backside treatment),其目的包括:(1)
化學氣相沈積(Chemical vapor deposition)產生一層多晶矽層(poly-silicon layer)或是用機械方式產生一層損傷層(damaged layer);多晶矽層或損傷層通稱為外質吸雜層(extrinsic gettering layer)。主要功能在於吸收元件(device)製作過程中可能的金屬污染(metallic contamination);(2)化學氣相沉積氧化膜以作背封,防止自動摻雜(auto-doping);7.拋光(polishing),其係改善晶圓表面粗糙度;8.清洗(cleaning),其係以化學品的浸泡或噴灑等方法再以超純水清洗晶圓表面,以去除微塵、髒污、有機物、金屬等雜質;9.各項檢驗,其係包括利用晶圓檢測顯微鏡、自動光學檢測器等裝置檢驗晶圓的品質;10.包裝(package),最後將檢驗完成的晶圓包裝出貨。
本發明適用於磊晶矽(Si)或鍺(Ge)晶圓,相關的應用廣泛,例如,可用於製造功率半導體元件晶片。為因應市場電子產品輕薄短小及省電的要求,對低消耗功率的要求也越高。因此,為了降低功率半導體元件之導通電阻(Rdson)來減少功率損耗,便需要低電阻率(即重摻雜)的晶圓。
為要得到低電阻率的矽晶片,在單晶成長時需添加高濃度之摻雜物(dopant)於矽溶液中。但摻雜物會與矽溶液中的氧原子結合,而形成揮發性的氧化物氣體,使得矽晶圓中含氧量降低,低含氧量的矽晶圓比高含氧量的矽晶圓
不容易在之後的高溫處理時產生氧化矽的析出(precipitation)作用,而氧析出作用會在晶圓內部產生氧化矽及其他的缺陷而獲得內質吸雜(intrinsic or internal gettering)的效果。所以低電阻率的矽晶圓需要靠外質吸雜(extrinsic/external gettering)方式確保電子元件製造時的良率。外質吸雜主要有二大類,一為在晶片背面長一層封裝結構,另一為用機械損傷(Mechanical damage)。本專利係針對晶圓背面結構作出改良。
既有的晶圓背面結構係包括直接形成於矽基材(晶圓)底部的一多晶矽層,以及形成於多晶矽層之上面的一層二氧化矽層,藉由該多晶矽層具有吸雜的功能,故可使得晶圓正表面的潔淨區域增加,而該二氧化矽層由於是無晶型態,摻質在二氧化矽層的擴散率(diffusion rate)較低,因此能防止摻雜於晶圓中的摻雜物自晶圓向外擴散而產生自動摻雜的現象。
在上述封裝結構形成於晶背之後的加工步驟中,若二氧化矽層有孔隙(pin holes)時,會使得長磊晶(epitaxial growth)時長出毛邊(nodule),因此尚需額外利用一邊緣蝕刻(edge etching)步驟,以在二氧化矽層、多晶矽層和晶圓的邊緣進行蝕刻,以去除晶圓邊緣的氧化層,但多晶矽材料並不會因蝕刻而移除,所以在蝕刻後,二氧化矽層的半徑會小於多晶矽層的半徑,而讓部份多晶矽層曝露於外。然而,由於多晶矽層無法完全防止自動摻雜的現象,所以晶圓中的摻雜物會從多晶矽層擴散而出。
而且,若欲防止自動摻雜的現象,而讓二氧化矽層經邊緣蝕刻後的半徑小於多晶矽層的半徑不到1mm,則雖然自動摻雜的現象會減緩,但毛邊則無法完全去除。因此自動摻雜與毛邊去除程度形成兩難的問題。
再請參看美國公開第2006/002981號發明專利案,其揭露一種解決上述兩難問題的封裝結構,其係在晶背先形成一二氧化矽層,再形成一多晶矽層,此即可利用二氧化矽層先防止自動摻雜現象產生,再利用多晶矽層封住邊緣二氧化矽層的孔隙(pin holes),藉此解決兩難的問題。
然而,若擔心摻雜物自晶圓中擴散而出,則必須增加該二氧化矽層厚度,以完全杜絕摻雜物滲出的疑慮,因此沉積二氧化矽層的製程成本勢必增加。
本發明人有鑒於既有晶背之封裝結構需要具有厚的二氧化矽層,故增加材料成本,因此藉由本身於材料科學的豐富知識以及不斷的研究之後,終於發明出此晶背封裝之結構。
本發明之目的係在於提供一種能有效改善自動摻雜(auto-doping)以及晶圓毛邊之問題,且能節省成本的晶背之封裝結構。
為達上述目的,本發明晶背之封裝結構係包括:一半導體基材;一多層結構層,其係設置於該半導體基材之底部,且係由至少一保護層以及至少一絕緣層所組合而成者。
其中該保護層一般為多晶矽層;該絕緣層可為二氧化矽層或氮化矽層等;以下均以二氧化矽層為例。
該多晶矽層和二氧化矽層的厚度都為約100~20000,依實際需要而決定。
第一態樣中,該多層結構係包括二層二氧化矽層以及設置於該二層二氧化矽層之間的一多晶矽層,即其中一二氧化矽層係直接設置於半導體基材之底部,再設置一多晶矽層於該二氧化矽層異於半導體基材之一表面,再於該多晶矽層設置另一二氧化矽層,以得到該多晶矽層設置於兩層二氧化矽層之間的多層結構。由於設置有二層二氧化矽層,因此各二氧化矽層的厚度無須太厚,故能節省製作成本,並可以將膜應力抵消以減少撓曲度。此外,在設置第一層二氧化矽層之前,亦可於半導體基材底部先進行機械損傷(Mechanical damage)(如美國第5,066,359號專利與本國公開第200820332號發明專利「高吸雜能力及高平坦度之矽晶片及其製造方法」),以加強吸雜(gettering)能力。如此態樣所示,最外兩層為多晶矽與二氧化矽層,此雙層結構組(dual layer set)可視實際需要重複生成多組(multi-set),而最外一層仍為二氧化矽層。
在第二態樣中,該多層結構係包括二層多晶矽層以及設置於該等多晶矽層之間的二氧化矽層,即其中一多晶矽層係直接設置於半導體基材之底部,再設置一二氧化矽層於該多晶矽層異於半導體基材之一表面,再於該二氧化矽層設置另一多晶矽層,以得到該二氧化矽層設置於兩層多
晶矽層之間的多層結構。
在上述第二態樣中,由於多晶矽層一方面具有吸雜(gettering)的作用,因此將一多晶矽層直接設置於半導體基材底部則有助於吸雜,另一方面對於含有氫氟酸的蝕刻液具有耐受性,因此再將另一多晶矽層作為該多層結構的最外層,則可抵擋環蝕刻中蝕刻液的侵蝕。
又於上述第二態樣中,於最外層之多晶矽層外尚可增設一二氧化矽層,以加強防止自動摻雜的效果,並使得多層結構中的二氧化矽層之厚度能夠縮減,以節省製作成本。另外,在設置第一層多晶矽層之前,亦可於半導體基材底部先進行機械損傷(Mechanical damage)(如美國專利5,066,359號與本國公開第200820332號專利「高吸雜能力及高平坦度之矽晶片及其製造方法」),以加強吸雜(gettering)能力。如此態樣所示,最外兩層為二氧化矽層與多晶矽層,此雙層結構組(dual layer set)可視實際需要重複生成多組(multi-set),而最外一層仍為多晶矽層。
上述多晶矽層之設置方法可藉由任何於所屬技術領域中具有通常知識者所能得知的成長方法,其係包括但不限制在化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、電鍍法等。
上述二氧化矽層之設置方法可藉由任何於所屬技術領域中具有通常知識者所能得知的成長方法,其係包括但不限制在化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、陽極沉積法(anodic)等、熱氧化法(thermal oxidation)等。
藉由本發明之多層結構,能夠促進吸雜效果、有效防止自動摻雜,並節省製程成本,且藉由此種結構的材料、厚度等則可易於調整矽基板的弓形度(bow)及撓曲度(warp)。
請參看第一圖所示,其係本發明晶背之封裝結構的第一實施例,其包括:一半導體基材(10),其可為矽、鍺或其他半導體,其底部可先經過晶背損傷(backside damage,BSD),其係利用機械力損傷晶背,以達到去雜的效果,晶背損傷之方法可參考美國第5,006,475號專利案、美國第5,066,359號專利案與台灣公開第200820332號之發明專利「高吸雜能力及高平坦度之矽晶片及其製造方法」。
一多層結構層(20),其包括二層二氧化矽層(21,21')以及設置於該等二氧化矽層(21,21')之間的一多晶矽層(22),其中一二氧化矽層(21)係直接設置於半導體基材(10)之底部,而該多晶矽層(22)係設置於該二氧化矽層(21)異於半導體基材(10)之一表面,再於該多晶矽層(22)設置另一二氧化矽層(21'),以得到該多晶矽層(22)設置於兩層二氧化矽層(21,21')之間的多層結構。
另外,可在多層結構形成後加上一道邊緣蝕刻的製程,以令另一二氧化矽層(21')的徑向尺寸(即半徑)較多晶矽層(22)略短。
請參看第二圖所示,其係本發明晶背之封裝結構的第
二實施例,其包括:一半導體基材(10),其可為矽、鍺或其他半導體,其底部可先經過晶背損傷(backside damage,BSD),其係利用機械力損傷晶背,以達到去雜的效果,晶背損傷之方法可參考美國第5,006,475號專利案與台灣公開第200820332號之發明專利「高吸雜能力及高平坦度之矽晶片及其製造方法」。
一多層結構層(20),其包括二層多晶矽層(22,22')以及設置於該等多晶矽層(22,22')之間的二氧化矽層(21),其中一多晶矽層(22)係直接設置於半導體基材(10)之底部,該二氧化矽層(21)係設置於該多晶矽層(22)異於半導體基材(10)之一表面,再於該二氧化矽層(21)設置另一多晶矽層(22'),以得到該二氧化矽層(21)設置於兩層多晶矽層(22,22')之間的多層結構。
請參看第三圖所示,其係本發明晶背之封裝結構的第三實施例,其大致與上述第二實施例相同,其係在該多層結構層(20)異於半導體基材(10)之一表面再設置另一二氧化矽層(30),即該二氧化矽層(30)係設置於該多晶矽層(22')的表面,以加強防止自動摻雜之現象產生。
另外,亦可在多層結構形成且另一二氧化矽層(30)設置完成後,額外實施一道邊緣蝕刻的製程,以令該另一二氧化矽層(30)的徑向尺寸(即半徑)較該多層結構略短。
所以上述各種實施例不僅能解決既有自動摻雜與毛邊處理的兩難問題,而且藉由本發明之多層結構,能夠促進
吸雜效果、有效防止自動摻雜,並節省製程成本,且藉由此種結構易於調整矽基板的弓形度(bow)及撓屈度(warp)。
(10)‧‧‧半導體基材
(20)‧‧‧多層結構層
(21)(21')‧‧‧二氧化矽層
(22)(22')‧‧‧多晶矽層
(30)‧‧‧二氧化矽層
第一圖係本發明之第一實施例的側面剖視圖。
第二圖係本發明之第二實施例的側面剖視圖。
第三圖係本發明之第三實施例的側面剖視圖。
(10)‧‧‧半導體基材
(20)‧‧‧多層結構層
(21)‧‧‧二氧化矽層
(22)(22')‧‧‧多晶矽層
Claims (9)
- 一種晶背之封裝結構,其係包括:一半導體基材;以及一多層結構層,其係設置於該半導體基材之底部,該多層結構層包含有:一層二氧化矽層,其係形成於該半導體基材上;及至少一雙層結構組,其係設置於該層二氧化矽層上,且該雙層結構組包括有:一多晶矽層,其係設置於該層二氧化矽層上;及另一二氧化矽層,其係設置於該多晶矽層上。
- 如申請專利範圍第1項所述之晶背之封裝結構,其中最外層之二氧化矽層的徑向尺寸小於該多晶矽層。
- 如申請專利範圍第1或2所述之晶背之封裝結構,其中該多晶矽層係以選自於化學氣相沉積法(CVD)、物理氣相沉積法(PVD)以及電鍍法所沉積而成者。
- 如申請專利範圍第1或2所述之晶背之封裝結構,其中該二氧化矽層係以選自於化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、陽極沉積法(anodic)以及熱氧化法(thermal oxidation)所成長而成者。
- 一種晶背之封裝結構,其係包括:一半導體基材;以及一多層結構層,其係設置於該半導體基材之底部,該多層結構層包含有:一層多晶矽層,其係形成於該半導體基材上;及 至少一雙層結構組,其係設置於該層多晶矽層上,且該雙層結構組包括有:一二氧化矽層,其係設置於該層多晶矽層上;及另一多晶矽層,其係設置於該二氧化矽層上。
- 如申請專利範圍第5項所述之晶背之封裝結構,其尚包括另一二氧化矽層,其係設置在該多層結構層異於半導體基材之一表面。
- 如申請專利範圍第6項所述之晶背之封裝結構,其中最外層二氧化矽層的徑向尺寸小於該多層結構層。
- 如申請專利範圍第5、6或7所述之晶背之封裝結構,其中該多晶矽層係以選自於化學氣相沉積法(CVD)、物理氣相沉積法(PVD)以及電鍍法所沉積而成者。
- 如申請專利範圍第5、6或7所述之晶背之封裝結構,其中該二氧化矽層係以選自於化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、陽極沉積法(anodic)以及熱氧化法(thermal oxidation)所成長而成者。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97143602A TWI384563B (zh) | 2008-11-12 | 2008-11-12 | 晶背之封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97143602A TWI384563B (zh) | 2008-11-12 | 2008-11-12 | 晶背之封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201019403A TW201019403A (en) | 2010-05-16 |
TWI384563B true TWI384563B (zh) | 2013-02-01 |
Family
ID=44831726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97143602A TWI384563B (zh) | 2008-11-12 | 2008-11-12 | 晶背之封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI384563B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487072A (zh) * | 2010-12-02 | 2012-06-06 | 合晶科技股份有限公司 | 硅晶片背面的封装结构 |
CN104112653B (zh) * | 2014-07-15 | 2017-04-12 | 北京燕东微电子有限公司 | 一种自补偿背封半导体衬底的制备方法 |
CN107723797A (zh) * | 2016-08-11 | 2018-02-23 | 北大方正集团有限公司 | 碳化硅晶圆片的制备方法和碳化硅晶圆片 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200636089A (en) * | 2005-04-08 | 2006-10-16 | Macronix Int Co Ltd | Processing method for protection of backside of a wafer |
-
2008
- 2008-11-12 TW TW97143602A patent/TWI384563B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200636089A (en) * | 2005-04-08 | 2006-10-16 | Macronix Int Co Ltd | Processing method for protection of backside of a wafer |
Also Published As
Publication number | Publication date |
---|---|
TW201019403A (en) | 2010-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101740525B (zh) | 晶背的封装结构 | |
US8119438B2 (en) | Method of manufacturing solar cell | |
US7128975B2 (en) | Multicrystalline silicon substrate and process for roughening surface thereof | |
JP2013118384A (ja) | シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法 | |
TWI400743B (zh) | Silicon wafer and its manufacturing method | |
JP5757088B2 (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ | |
TWI384563B (zh) | 晶背之封裝結構 | |
JP6144778B2 (ja) | 太陽電池の製造方法 | |
JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
JP5532754B2 (ja) | 半導体装置の製造方法 | |
US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP6376072B2 (ja) | エピタキシャルウェーハの製造方法 | |
US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
KR20110059366A (ko) | 분리 영역이 형성된 단결정 반도체 기판과 이를 이용한 태양전지 및 그 제조방법 | |
JP2008159976A (ja) | シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びsoiウェーハの製造方法 | |
TWI437640B (zh) | Silicon wafer on the back of the package structure | |
US6576501B1 (en) | Double side polished wafers having external gettering sites, and method of producing same | |
CN102487072A (zh) | 硅晶片背面的封装结构 | |
TW201718930A (zh) | 具有經減低之線差排密度的基材之製造方法 | |
JP2012114138A (ja) | シリコンウェーハのエピタキシャル成長方法 | |
JP3208384B2 (ja) | 半導体素子の製造方法 | |
TW506008B (en) | Semiconductor wafer manufacturing process | |
JP6426961B2 (ja) | 太陽電池の製造方法及び太陽電池モジュールの製造方法 | |
CN211125666U (zh) | 光电器件 | |
KR101063908B1 (ko) | 에피택셜 웨이퍼의 제조장치 및 방법 |