TWI437640B - Silicon wafer on the back of the package structure - Google Patents
Silicon wafer on the back of the package structure Download PDFInfo
- Publication number
- TWI437640B TWI437640B TW99140702A TW99140702A TWI437640B TW I437640 B TWI437640 B TW I437640B TW 99140702 A TW99140702 A TW 99140702A TW 99140702 A TW99140702 A TW 99140702A TW I437640 B TWI437640 B TW I437640B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wafer
- semiconductor substrate
- germanium
- amorphous germanium
- Prior art date
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Description
本發明係為一種矽晶圓背面之封裝結構,尤指一種能有效改善磊晶成長(epitaxial growth)時所產生的晶圓毛邊(silicon nodule)之問題的結構。
矽晶片為製造半導體電子元件之主要基材(substrate),一般半導體的製程可包括以下步驟:
1.單晶成長(crystal growth),通常係以直拉法(CZ)成長無差排(dislocations)缺陷之單晶矽棒材(又稱晶棒),單晶分為P型單晶和N型單晶,其中P型單晶是摻雜ⅢA族元素(如硼),而N型單晶是摻雜ⅤA族元素(如磷、砷、或銻);當晶棒成長完成後,晶棒外徑會略大於所需直徑,因此會再經過晶棒滾磨,並完成平邊或溝槽的滾磨;
2.切片(slicing),其係以切片機將上述單晶矽棒材切成片狀的晶圓,而切片的技術會影響晶圓的翹曲度;
3.圓邊(或稱倒角;edge profiling),其係將晶圓的邊緣磨圓,徹底消除晶圓在後續製程中發生缺角(chipping)破損的可能性;
4.研磨(lapping),其係將晶圓的表面研磨成平坦狀,以減少切片可能產生的損傷層及削切的痕跡;
5.蝕刻(etching),由於晶圓在經過切片和研磨後,其表面因加工應力會形成一層損傷層,此蝕刻步驟則是利用混酸或鹼蝕刻矽晶片以去除表面損傷層,使整片晶圓維持高品質的單晶特性;
6.晶背加工(backside treatment),其目的包括:(1)化學氣相沈積(Chemical vapor deposition)產生一層多晶矽層(poly-silicon layer)或是用機械方式產生一層損傷層(damaged layer);多晶矽層或損傷層通稱為外質吸雜層(extrinsic gettering layer)。主要功能在於吸收元件(device)製作過程中可能的金屬污染(metallic contamination);(2)化學氣相沉積氧化膜以作背封,防止自動摻雜(auto-doping);
7.拋光(polishing),其係改善晶圓表面粗糙度;
8.清洗(cleaning),其係以化學品的浸泡或噴灑等方法再以超純水清洗晶圓表面,以去除微塵、髒污、有機物、金屬等雜質;
9.各項檢驗,其係包括利用晶圓檢測顯微鏡、自動光學檢測器等裝置檢驗晶圓的品質;
10.包裝(package),最後將檢驗完成的晶圓包裝出貨。
為因應市場電子產品輕薄短小及省電的要求,對低消耗功率的要求也越高。因此,為了降低功率半導體元件之導通電阻(Rdson)來減少功率損耗,便需要低電阻率(即重摻雜)的晶圓。而為了要得到低電阻率的矽晶片,在單晶成長時需添加高濃度之摻雜物(dopant)於矽溶液中。但摻雜物會與矽溶液中的氧原子結合,而形成揮發性的氧化物氣體,使得矽晶圓中含氧量降低,低含氧量的矽晶圓比高含氧量的矽晶圓不容易在之後的高溫處理時產生氧化矽的析出(precipitation)作用,而氧析出作用會在晶圓內部產生氧化矽及其他的缺陷而獲得內質吸雜(intrinsic or internal gettering)的效果。因此,低電阻率的矽晶圓需要靠外質吸雜(extrinsic/external gettering)方式確保電子元件製造時的良率。
外質吸雜主要有二大類,一為在晶片背面成形一層封裝結構,另一為用機械損傷(Mechanical damage)的方法。現有技術的晶圓背面結構係包括直接成形於矽基材(晶圓)底部的一多晶矽層或直接以機械損傷的方式成形一損傷層(Mechamical damage layer),再於多晶矽層或損傷層之上形成一層氧化層,該氧化層係可為二氧化矽層(amorphous SiO2
)或氮化矽層(Si3
N4
);由於該多晶矽層具有吸雜的功能,故可使得晶圓正表面的潔淨區域增加,而該氧化層由於是無晶型態,摻質在氧化層的擴散率(diffusion rate)較低,因此能防止摻雜於晶圓中的摻雜物自晶圓背面向外擴散而產生自動摻雜(Auto doping)的現象。
但,磊晶形成反應中所需的承載氣體(carrier gas)係為氫氣(H2
),隨著磊晶層成長較厚時,氫氣容易與矽晶圓背面的氧化層中的矽化合物產生還原反應,使該氧化層被還原後形成孔洞(pitting corrosion)。而磊晶反應中的三氯矽烷(SiHCl3
)等等的反應氣體則容易從該氧化層的孔洞進入,並在矽晶圓背面的單晶矽或多晶矽層成核(Nucleation)而開始成長,進而造成矽結節(Silicon Nodule)。矽晶圓背面一旦長出矽結節,將使得後續的黃光等半導體製程失效,而無法完成矽晶圓之加工程序。
本發明人有鑑於現有技術的晶背加工方法無法有效減少毛邊現象的產生,因此藉由本身於材料科學的豐富知識以及不斷地研究之後,終於發明出此矽晶圓背面之封裝結構。
本發明之目的係在於提供一種能有效改善晶圓毛邊之問題的矽晶圓背面之封裝結構。
為達上述目的,本發明之矽晶圓背面之封裝結構包含有:一半導體基材;一多層結構層,其設於半導體基材之底部,且該多層結構層係由一非晶矽層與一氧化層所組合而成。
基於上述結構,由於非晶矽層的原子結構排列成無序性,使該表面的晶格方向散亂,當形成磊晶的三氯矽烷等等的反應氣體與多層結構層之非晶矽層接觸時,藉由非晶矽之表面晶格方向散亂的特性,使其成長速率及方向會互相牽制,無法以非晶矽為成核的基底而成長成矽結節,故本發明之矽晶圓背面之封裝結構能夠有效地減少矽結節產生並提升晶圓製造時的品質。
較佳的,多層結構層的氧化層係成形於半導體基材與非晶矽層之間;當半導體基材進入磊晶製程時,由於該非晶矽層覆蓋於氧化層的一表面,使得承載氣體無法與該氧化層反應並造成孔洞。
較佳的,多層結構層的非晶矽層係成形於半導體基材與該氧化層之間;當半導體基材進入磊晶製程時,由於非晶矽層於氧化矽層之下方,即使氧化矽層本身有孔洞,或者因乘載氣體還原所造成之孔洞,當形成磊晶的三氯矽烷與多層結構層之非晶矽層接觸時,無法以非晶矽為成核的基底而成長成矽結節。
上述之非晶矽層的形成方法可藉由任何於所屬技術領域中具有通常知識者所能得知的製備方法,其係包括但不限定於化學氣相沉積法(CVD)、物理氣相沉積法(PVD)或其他可替代之製備方法。
上述之氧化層的形成方法可藉由任何於所屬技術領域中具有通常知識者所能得知的製備方法,其係包括但不限定於化學氣相沉積法(CVD)、物理氣相沉積法(PVD)或其他可替代之製備方法等。
進一步而言,本發明的半導體基材於設置多層結構層之前,亦可先於底面形成一多晶矽層(poly-silicon layer)或進行機械損傷處理(Mechanical damage)(如美國第5,066,359號專利與本國公告第I315889號發明專利「高吸雜能力及高平坦度之矽晶片及其製造方法」),以加強半導體基材的吸雜(gettering)能力。
以下配合圖式及本發明之較佳實施例,進一歩闡述本發明為達成預定創作目的所採取的技術手段。
請配合參閱圖1至圖3所示,本發明包含有一半導體基材10以及一多層結構層20。
請參閱圖1所示,於本發明之第一實施例中,前述之半導體基材10由矽晶所構成;半導體基材10的底部可先經過晶背損傷(backside damage,BSD),其係利用機械力損傷晶背,以達到去雜的效果,晶背損傷的方法可參考美國第5,006,475號專利案、美國第5,066,359號專利案與台灣公告第I315889號發明專利「高吸雜能力及高平坦度之矽晶片及其製造方法」。
前述之多層結構層20係設於半導體基材10之底面;該多層結構層20包含有一非晶矽層21與一氧化層;該氧化層係可由二氧化矽或氮化矽所構成,而於本較佳實施例中,該氧化層為一二氧化矽層22。其中非晶矽層21成形於半導體基材10與該二氧化矽層22之間;形成二氧化矽層22的方法係可為化學氣相沉積法(CVD)、物理氣相沉積法(PVD)或其他可替代之製備方法;形成非晶矽層21的方法可為化學氣相沉積法(CVD)、物理氣相沉積法(PVD)或其他可替代之製備方法;當半導體基材10置於反應爐中以進行磊晶形成反應時,其承載氣體係為氫氣;承載氣體於外圍的二氧化矽層22中產生還原反應而形成凹陷的孔洞;由於該非晶矽層21覆蓋於二氧化矽層22的一表面,使得二氧化矽層22上的凹陷孔洞將止於非晶矽層21的表面;因為非晶矽層21本身的晶格構造為散亂無序狀態(Non-ordered structure),因此反應中的三氯矽烷等氣體進入孔洞後,無法在非晶矽層21上成核並成長為矽結節。
請參閱圖2所示,於本發明之第二實施例中,多層結構層20A係設於半導體基材10A之底面,而該二氧化矽層22A成形於半導體基材10A與非晶矽層21A之間。當半導體基材10A進行磊晶形成反應時,由於非晶矽層21A覆蓋於二氧化矽層22A的一表面,且非晶矽層21A不會受到承載氣體的還原侵蝕,因此承載氣體無法與二氧化矽層22A產生還原反應並造成孔洞,進而使三氯矽烷不僅無法在外圍的非晶矽層21A成核生長矽結節,也無法通過二氧化矽層22A表面接觸半導體基材10A的底面而成核生長。。
綜合以上所述,由於非晶矽層21、21A表面的晶格方向係成散亂無序(non-ordered lattice)的狀態,因此當磊晶反應中的三氯矽烷與非晶矽層21、21A接觸時,無法以非晶矽層21、21A為成核的基底而開始成核反應(Nucleation)以生成矽結節。是故,本發明之矽晶圓背面之封裝結構係能夠有效地減少矽結節產生,並提升晶圓製造時的良率及品質。
此外,請參閱圖3所示,於本發明之第三實施例中,可依據製程上的需求,本發明進一步包含有一多晶矽層23B,該多晶矽層23B係成形於半導體基材10B與多層結構層20B之間;該多晶矽層23B係可提高半導體基材10B的吸雜能力。
10...半導體基材
10A...半導體基材
10B...半導體基材
20...多層結構層
20A...多層結構層
20B...多層結構層
21...非晶矽層
21A...非晶矽層
22...二氧化矽層
22A...二氧化矽層
23B...多晶矽層
圖1為本發明之第一實施例的側視平面圖
圖2為本發明之第二實施例的側視剖面圖
圖3為本發明之第三實施例的側視剖面圖
10...半導體基材
20...多層結構層
21...非結晶矽層
22...二氧化矽層
Claims (6)
- 一種矽晶圓背面之封裝結構,包含:一半導體基材;一多層結構層,其設於該半導體基材之底面,且其係包含一非晶矽層與一氧化層,其中上述氧化層係成形於該半導體基材與上述非晶矽層之間。
- 如申請專利範圍第1項所述之矽晶圓背面之封裝結構,其中該多層結構層之氧化層係為二氧化矽層。
- 如申請專利範圍第1項所述之矽晶圓背面之封裝結構,其中該多層結構層之氧化層係為氮化矽層。
- 如申請專利範圍第1項所述之矽晶圓背面之封裝結構,其中該多層結構層之非晶矽層係以選自於化學氣相沉積法(CVD)或物理氣相沉積法(PVD)所沉積而成者。
- 如申請專利範圍第2項所述之矽晶圓背面之封裝結構,其中該多層結構層之氧化層係以選自於化學氣相沉積法(CVD)或物理氣相沉積法(PVD)所沉積而成者。
- 如申請專利範圍第1至5項所述之矽晶圓背面之封裝結構,其中進一步包含一多晶矽層,該多晶矽層成形於半導體基材與多層結構層之間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99140702A TWI437640B (zh) | 2010-11-25 | 2010-11-25 | Silicon wafer on the back of the package structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99140702A TWI437640B (zh) | 2010-11-25 | 2010-11-25 | Silicon wafer on the back of the package structure |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201222671A TW201222671A (en) | 2012-06-01 |
TWI437640B true TWI437640B (zh) | 2014-05-11 |
Family
ID=46725307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99140702A TWI437640B (zh) | 2010-11-25 | 2010-11-25 | Silicon wafer on the back of the package structure |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI437640B (zh) |
-
2010
- 2010-11-25 TW TW99140702A patent/TWI437640B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201222671A (en) | 2012-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101740525B (zh) | 晶背的封装结构 | |
EP2602810B1 (en) | Silicon substrate, epitaxial structure including the same, and method of manufacturing the silicon substrate | |
JP2008508696A5 (zh) | ||
JP4164816B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2010034330A (ja) | エピタキシャルウェーハおよびその製造方法 | |
US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
CN211929434U (zh) | 一种可以改善外延过程中毛边缺陷的硅片结构 | |
TWI541864B (zh) | 磊晶晶圓及其製造方法 | |
TWI384563B (zh) | 晶背之封裝結構 | |
JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP4244411B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
TWI437640B (zh) | Silicon wafer on the back of the package structure | |
CN113496871A (zh) | 一种外延基底用硅晶片之背面膜层及制造方法 | |
CN102487072A (zh) | 硅晶片背面的封装结构 | |
JP5359991B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
KR20110059366A (ko) | 분리 영역이 형성된 단결정 반도체 기판과 이를 이용한 태양전지 및 그 제조방법 | |
JP2008159976A (ja) | シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びsoiウェーハの製造方法 | |
US20140202378A1 (en) | METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO | |
CN113496869A (zh) | 一种外延基底用硅晶片之背面膜层及制造方法 | |
JP2014067869A (ja) | ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池 | |
JP7103210B2 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
WO2020136973A1 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
KR101063908B1 (ko) | 에피택셜 웨이퍼의 제조장치 및 방법 | |
Sammak et al. | High-quality p+ n Ge diodes selectively grown on Si with a sub-300nm transition region |