CN211929434U - 一种可以改善外延过程中毛边缺陷的硅片结构 - Google Patents
一种可以改善外延过程中毛边缺陷的硅片结构 Download PDFInfo
- Publication number
- CN211929434U CN211929434U CN202021004322.0U CN202021004322U CN211929434U CN 211929434 U CN211929434 U CN 211929434U CN 202021004322 U CN202021004322 U CN 202021004322U CN 211929434 U CN211929434 U CN 211929434U
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- disordered
- gettering
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本申请属于半导体硅片结构设计技术领域,具体涉及一种硅片结构专利申请。从正面至背面,结构依次为:硅片、硅片背面吸杂层,以及在吸杂层外部的若干层交替覆盖或重叠覆盖的具有保护作用的氧化层和无序硅晶格层;硅片为单晶硅片;吸杂层为多晶硅层或者通过机械损伤方式所形成的具有吸杂作用的层结构;氧化层为二氧化硅层;无序硅晶格层为多晶硅、碳化硅或氮化硅。技术原理为:利用其无序硅晶格散乱无序的理化特点,当生长外延层时,可使晶核成长过程中的成长速率及方向相互牵制而无法长大成核。采用这种新的背面结构设计后,较好克服了制备外延层过程中的毛边缺陷问题,对于提高最终硅片产品良率具有较为积极的技术意义和较为实用的生产价值。
Description
技术领域
本申请属于半导体硅片结构设计技术领域,具体涉及一种硅片结构专利申请。
背景技术
硅片作为半导体电子器件的主要材料,其主要制造过程为:
(1)单晶生长:以柴式长晶技术,将多晶硅料熔解后长成无位错单晶棒,依据规格需要掺入适量的硼、磷、砷、锑,并控制晶棒中前述掺质、氧含量以及微缺陷的轴向与径向浓度和分布;
(2)晶棒切片:以线切技术将定向后的晶棒切成硅片,同时控制线切时的硅片形貌与导入的晶体缺陷深度;
(3)硅片倒角:为避免硅片的锐利边缘容易导致的崩边与裂伤现象,硅片边缘需要修圆处理,并要搭配器件制程所需的倒角形状;
(4)硅片研磨:硅片研磨可除去切片导入的晶体缺陷,并有效改善硅片平坦度、厚度均匀性、硅片翘曲度等几何形貌;
(5)硅片腐蚀:利用酸、碱化学液去除硅片研磨留下的晶体缺陷,并调整硅片表面的光泽度与粗糙度,使硅片适合于器件的制程要求;
(6)晶背加工:轻掺硅片的背面多以通过机械损伤方式(喷砂)导入特定深度的晶体缺陷,强化硅片吸杂(gettering)的能力;而重掺硅片的背面则需要镀上损伤层或者多晶硅层进行外部吸杂,并用低温氧化硅层包覆晶背作为最外层(氧化层作用为,作为无晶型态,掺质在氧化层的扩散率较低,可防止硅片中高浓度的掺质在后续的外延及器件制程中挥发,进而影响器件生产良率与正常运作);
(7)硅片抛光:硅片在上述制备过程的多个阶段均需进行抛光,搭配适当的抛光浆料与制程参数时,硅片表面会被彼此匹配的化学力与机械力抛光至原子级的平坦,提供器件一个完美的硅片表面;
(8)硅片清洗:前述的切片、研磨、腐蚀等制程都有适当的硅片清洗,而抛光后的最终清洗则是当中最关键的一道清洗工序;清洗的目的在于清除硅片表面的各种污染物,包括表面微尘、有机物、轻/重金属等各种可能的污染,并调适硅片表面的化学性质;
(9)硅片检测和包装:除了藉由辅助光源进行检查外,硅片也使用各类检测设备量测电阻率(及均匀性)、厚度(及均匀性)、平坦度、翘曲度、表面污染量等硅片特性,确认硅片各项指针符合出货标准;最后将符合标准的硅片在温度与湿度严格管控的环境中放置于晶盒,并以抗静电的聚乙烯袋和及外层铝箔袋进行真空包装,确保客户开盒使用时的硅片质量。
现有技术中,随着功率器件对低功率损失特性要求越来越高,为满足功率器件低开启电阻、高崩溃电压的要求,就需要在低电阻率的硅片及在上面长一层轻掺的外延层。而低电阻率硅片的获得需要在单晶生长时在硅熔汤中添加高浓度的掺杂物,但过多的掺杂物又减弱了硅片通过氧析出行为获得内质吸杂的效果。因此,低电阻率硅片主要通过外质吸杂的方式来捕获硅片内部杂质,从而提高电子器件制造良率。
外质吸杂作用主要通过对硅片进行背面处理(或者说,主要通过对硅片背面结构设计)来实现。现有硅片背面处理技术主要是直接在硅片背面形成一层损伤层或者在硅片背面生成一定厚度的多晶硅作为外质吸杂媒介,再在此(多晶硅)之上形成一层致密氧化层(二氧化硅层),用作背面钝化介质膜,防止硅片中掺杂物向外扩散,从而达到背封的目的。但这种硅片结构在进一步进行生长外延层时,随着外延厚度的增加, 外延反应过程中所使用的氢气与硅片背面氧化层中的硅化合物会发生还原反应进而形成孔洞,导致外延用到的反应气体如三氯硅烷或者四氯硅烷等反应气体从孔洞进入,进而在硅片背面的单晶硅表面成长成核,生产中,将这种现象称为“硅毛边”或“毛边” (Silicon Nodule),而硅毛边的形成将使得最终外延片在后续黄光等半导体制程失效。
基于上述缺陷,显然极有必要就硅片背面结构进行新的设计,从而降低“毛边”现象的发生。
发明内容
通过对硅片背面结构设计改进,本申请目的在于改善现有在硅片背面生长外延层过程中的毛边现象,从而进一步改善相关硅片的生产质量。
本申请的技术方案详述如下。
一种可以改善外延过程中毛边缺陷的硅片结构,从正面至背面,其结构依次为:硅片、硅片背面吸杂层,以及在吸杂层外部的若干层交替覆盖或重叠覆盖的具有保护作用的氧化层和无序硅晶格层;
即,结构为:硅片→吸杂层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层;
或者为:硅片→吸杂层→氧化层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→无序硅晶格层→无序硅晶格层;
或者为:硅片→吸杂层→无序硅晶格层→无序硅晶格层→氧化层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→氧化层→无序硅晶格层→无序硅晶格层;
……
但一般总层数(包括硅片和吸杂层)为4~6层,
所述硅片,为单晶硅片,厚度一般为:600µm~800µm;
所述吸杂层,一般为多晶硅层或者通过特定机械损伤方式所形成的具有吸杂作用的特定层结构;如果采用多晶硅层,一般采用化学气相沉积法或物理气相沉积法等方法生产制备,厚度一般为3000Å~15000 Å;
所述氧化层,为二氧化硅层;一般采用化学气相沉积法或物理气相沉积法等方法生产制备,厚度一般为2400Å~11000 Å
所述无序硅晶格层,为多晶硅、碳化硅、氮化硅等,一般采用化学气相沉积法或物理气相沉积法等方法生产制备,厚度一般为3000Å~15000 Å。
本申请的主要技术原理为:当生长外延层时,外延用的三氯硅烷或者四氯硅烷等反应气体首先与硅片背面最外层的无序硅晶格接触,利用其无序硅硅晶格散乱无序的理化特点,可使晶核成长过程中的成长速率及方向相互牵制而无法长大成核,而当无序硅晶格层内部为氧化层时,也可避免外延过程中氢气和氧化层的接触,防止氧化层孔洞的产生。
初步生产效果统计表明,采用这种新的背面结构设计后,较好克服了制备外延层过程中的毛边缺陷问题,对于提高最终硅片产品良率具有较为积极的技术意义和较为实用的生产价值。
附图说明
图1为本申请所提供硅片结构示意图。
具体实施方式
下面结合实施例对本申请做进一步的解释说明。
实施例
本申请所提供的可以改善外延过程中毛边缺陷的硅片结构,从正面至背面,其结构依次为:硅片、硅片背面吸杂层,以及吸杂层外部的若干层交替覆盖或重叠覆盖的具有保护作用的氧化层和无序硅晶格层;
具体而言,总层数(包括硅片和吸杂层)为4层时,结构为:
硅片→吸杂层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层;
总层数(包括硅片和吸杂层)为5层时,结构为:
硅片→吸杂层→氧化层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→无序硅晶格层→无序硅晶格层;
或者为:硅片→吸杂层→无序硅晶格层→无序硅晶格层→氧化层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层→无序硅晶格层;
总层数(包括硅片和多晶硅层)为6层时,结构为:
硅片→吸杂层→氧化层→氧化层→无序硅晶格层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→无序硅晶格层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→无序硅晶格层→无序硅晶格层→氧化层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→无序硅晶格层→无序硅晶格层→氧化层→氧化层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层→无序硅晶格层→氧化层。
进一步而言,以4层结构为例,如图1所示,从正面至背面,其结构依次为:硅片A、硅片背面吸杂层B20,在吸杂层外面为具有保护作用的氧化层B10,在氧化层外部还有无序硅晶格层B30。
吸杂层B20采用多晶硅制备时,一般采用化学气相沉积法或物理气相沉积法等方法生产制备,厚度一般为3000Å~15000 Å;
氧化层B10,为二氧化硅层;一般采用化学气相沉积法或物理气相沉积法等方法生产制备,厚度一般为2400Å~11000 Å;
无序硅晶格层B30,为多晶硅、碳化硅、氮化硅等,一般采用化学气相沉积法或物理气相沉积法等方法生产制备,厚度一般为3000Å~15000 Å。
总体上,本申请中通过增设一层无序硅晶格层,从而可以利用无序硅晶格材料中晶格方向散乱无序的特点,可使晶核成长过程中的成长速率及方向相互牵制而无法长大成核,也可以避免外延过程中的氢气和氧化层的接触,防止了氧化层孔洞的产生,从而有效的减少“硅毛边”或“毛边” (Silicon Nodule)的形成。
以图1所示硅片结构为例(硅片A厚度为725um,多晶硅层B20厚度为5000 Å,氧化层B10厚度为5000 Å,无序硅晶格层多晶硅B30厚度为5000 Å),同时以现有不含无序硅晶格层硅片为对照(规格相同,仅省略无序硅晶格层B30),对不同批次硅片制备了外延层,并统计了硅毛边数量,具体结果列举如下:
现有对照(最外层为氧化层):
本申请(增设无序硅晶格层):
从上述结果可以看出,现有技术中硅片在进一步生成外延层时,虽然不同批次硅片毛边现象不同,但均较为明显,但经过增设无序硅晶格层后,毛边现象得到了明显改善,表现出较为明显的技术效果,对于提高硅片产品良率显然具有较为积极的技术价值。
Claims (3)
1.一种可以改善外延过程中毛边缺陷的硅片结构,其特征在于,从正面至背面,其结构依次为:硅片、硅片背面吸杂层,以及在吸杂层外部的若干层交替覆盖或重叠覆盖的具有保护作用的氧化层和无序硅晶格层;
所述硅片,为单晶硅片;
所述吸杂层,为多晶硅层或者通过机械损伤方式所形成的具有吸杂作用的层结构;
所述氧化层,为二氧化硅层;
所述无序硅晶格层,为多晶硅、碳化硅或氮化硅。
2.如权利要求1所述可以改善外延过程中毛边缺陷的硅片结构,其特征在于,所述硅片厚度为600µm~800µm;
所述吸杂层,采用多晶硅层时厚度为3000Å~15000 Å;
所述氧化层,厚度为2400Å~11000 Å;
所述无序硅晶格层,厚度为3000Å~15000 Å。
3.如权利要求1或2所述可以改善外延过程中毛边缺陷的硅片结构,其特征在于,包括硅片和吸杂层的总层数为4~6层,具体结构为:
硅片→吸杂层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层;
或者为:硅片→吸杂层→氧化层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→无序硅晶格层→无序硅晶格层;
或者为:硅片→吸杂层→无序硅晶格层→无序硅晶格层→氧化层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→氧化层→无序硅晶格层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→无序硅晶格层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→氧化层→无序硅晶格层→无序硅晶格层→氧化层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层→氧化层→无序硅晶格层;
或者为:硅片→吸杂层→无序硅晶格层→无序硅晶格层→氧化层→氧化层;
或者为:硅片→吸杂层→无序硅晶格层→氧化层→无序硅晶格层→氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021004322.0U CN211929434U (zh) | 2020-06-04 | 2020-06-04 | 一种可以改善外延过程中毛边缺陷的硅片结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021004322.0U CN211929434U (zh) | 2020-06-04 | 2020-06-04 | 一种可以改善外延过程中毛边缺陷的硅片结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211929434U true CN211929434U (zh) | 2020-11-13 |
Family
ID=73320436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021004322.0U Active CN211929434U (zh) | 2020-06-04 | 2020-06-04 | 一种可以改善外延过程中毛边缺陷的硅片结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211929434U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110767742A (zh) * | 2019-10-30 | 2020-02-07 | 华虹半导体(无锡)有限公司 | 晶圆背封结构、晶圆背封结构的制造方法 |
CN114496733A (zh) * | 2022-04-15 | 2022-05-13 | 济南晶正电子科技有限公司 | 一种高电阻率复合衬底、制备方法及电子元器件 |
-
2020
- 2020-06-04 CN CN202021004322.0U patent/CN211929434U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110767742A (zh) * | 2019-10-30 | 2020-02-07 | 华虹半导体(无锡)有限公司 | 晶圆背封结构、晶圆背封结构的制造方法 |
CN114496733A (zh) * | 2022-04-15 | 2022-05-13 | 济南晶正电子科技有限公司 | 一种高电阻率复合衬底、制备方法及电子元器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6478883B1 (en) | Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them | |
US7915145B2 (en) | Silicon substrate and manufacturing method thereof | |
CN101740525B (zh) | 晶背的封装结构 | |
CN211929434U (zh) | 一种可以改善外延过程中毛边缺陷的硅片结构 | |
US8545622B2 (en) | Annealed wafer and manufacturing method of annealed wafer | |
CN103415913B (zh) | 硅晶片的制造方法 | |
CN1697130A (zh) | 硅晶片以及用于制造硅晶片的方法 | |
JP5682471B2 (ja) | シリコンウェーハの製造方法 | |
CN102146583B (zh) | 从坩埚中所含的熔体拉伸由硅组成的单晶的方法及由此制得的单晶 | |
EP1313150A1 (en) | Method for manufacturing solar cell and solar cell | |
EP1231301A1 (en) | Epitaxial silicon wafer | |
CN1191608C (zh) | 硅半导体基板及其制备方法 | |
CN102312292A (zh) | 一种掺杂的直拉单晶硅 | |
US8729676B2 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
KR20110059366A (ko) | 분리 영역이 형성된 단결정 반도체 기판과 이를 이용한 태양전지 및 그 제조방법 | |
CN111733455B (zh) | 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路 | |
KR20040066173A (ko) | 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조방법 | |
TWI384563B (zh) | 晶背之封裝結構 | |
US10170312B2 (en) | Semiconductor substrate and manufacturing method of the same | |
Shen et al. | Effect of High Temperature Annealing on Crystal Structure and Electrical Properties of Multicrystalline Silicon by the Metallurgical Method | |
JP2004099415A (ja) | 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法 | |
CN109509704A (zh) | 外延硅晶片的制备方法及外延硅晶片 | |
TWI807353B (zh) | 由單晶矽製成的半導體晶圓及其製造方法 | |
TWI437640B (zh) | Silicon wafer on the back of the package structure | |
Rand et al. | Characterization of Silicon-Film/spl trade/sheet material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |