CN113496871A - 一种外延基底用硅晶片之背面膜层及制造方法 - Google Patents

一种外延基底用硅晶片之背面膜层及制造方法 Download PDF

Info

Publication number
CN113496871A
CN113496871A CN202010258596.0A CN202010258596A CN113496871A CN 113496871 A CN113496871 A CN 113496871A CN 202010258596 A CN202010258596 A CN 202010258596A CN 113496871 A CN113496871 A CN 113496871A
Authority
CN
China
Prior art keywords
film
silicon wafer
layer
furnace
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010258596.0A
Other languages
English (en)
Inventor
李小艳
张俊宝
陈猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Chaosi Semiconductor Co ltd
Chongqing Advanced Silicon Technology Co ltd
Original Assignee
Shanghai Chaosi Semiconductor Co ltd
Chongqing Advanced Silicon Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Chaosi Semiconductor Co ltd, Chongqing Advanced Silicon Technology Co ltd filed Critical Shanghai Chaosi Semiconductor Co ltd
Priority to CN202010258596.0A priority Critical patent/CN113496871A/zh
Publication of CN113496871A publication Critical patent/CN113496871A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供一种外延基底用硅晶片之背面膜层及制造方法。所述外延基底用硅晶片之背面膜层包括：双层膜，所述双层膜包括直接覆盖在硅晶片背面上的第一层，以及第一层上覆盖的第二层；所述外延基底用硅晶片之背面膜层的制造方法包括：步骤1，待处理硅晶片正面（抛光面）向上、背面向下置于炉内晶舟中，采用低压化学气相沉积法分两步生长第一层膜；步骤2，翻转步骤1后的硅晶片，正面（抛光面）向下、背面朝上置于炉内托盘上，采用低温高速化学气相沉积法继续在第一层上生长第二层膜。本发明的优势在于：提高了背面双层膜的膜厚均匀性，解决了因硅晶片背面膜厚不均匀、晶舟印、颗粒等问题导致的抛光不良。

Description

一种外延基底用硅晶片之背面膜层及制造方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种外延衬底用硅晶片之背处理方法。
背景技术
现代集成电路的制造往往需要经历数百道工艺，在一个硅晶片上要制作多个微芯片，每个芯片又差不多有数以百万计的器件和互连线路，它们对任何沾污都非常敏感。而硅晶片的加工一般要经过切片、倒角、磨片、腐蚀、抛光、清洗等诸多制程，这些制程中难免会遭受到颗粒、有机物、金属等各种沾污。若在芯片制作的有源区域存在金属沾污，将会导致器件中的氧化物-多晶硅删结构中的结构性缺陷、p-n结上漏电流的增加以及少数载流子寿命的减少等诸多问题，进而引起芯片性能的显著下降甚至失效。因此，对衬底材料硅晶片中金属沾污的有效控制，是保证芯片上器件电学性能和提高成品率的重要条件，是现在大规模集成电路工艺中需要着重控制的一个关键因素。
半导体硅晶片中的金属沾污主要为铜的过渡族金属，这些金属的固溶度很低，很容易在硅片中聚集沉积，金属会在硅能带中引入深能级，同时也会诱生出大量的二次缺陷。金属沾污的聚集沉积优先发生在硅片中的异质处，如表面、机械损伤处、点缺陷、位错、层错、氧沉淀等。为了消除金属沾污的不利影响，人为地在硅片非活性区域引入一些缺陷作为吸杂点以使金属沾污在吸杂点沉积，来消除电活性沾污，这是目前控制硅晶片中金属沾污的重要手段，也就是所谓的吸杂技术。
吸杂技术分为内吸杂和外吸杂。内吸杂技术是通过控制直拉硅片的氧沉淀行为，一方面使硅片近表面区域（一般在几十微米以内）不形成氧沉淀，而集成电路的有源区就制作在这一区域；另一方面在硅片体内形成足够高密度的氧沉淀及其诱生缺陷，它们可以把金属沾污从集成电路的有源区吸收到硅片体内并将其固定住，从而有效避免金属沾污对集成电路芯片的危害性。一般而言，硅片体内的氧沉淀及其诱生缺陷的密度越高，内吸杂的能力越强。
外吸杂技术主要是指在硅晶片的背面引入一些缺陷来作为吸杂点吸除金属沾污，主要的方法是通过背处理制程在硅晶片的背面沉积一层多晶硅或通过背面的喷砂处理来引入一些微裂纹作为吸杂点，其他还有如金属膜沉积、溶解物扩散、氮化硅沉积、磷吸杂、激光损伤、氧气等等。
自1977年美国IBM公司发表多晶硅外吸杂专利技术以来，多晶硅外吸杂的效果便得到了广泛的认可。多晶硅吸杂是在硅晶片背面沉积一层不掺杂多晶硅，利用多晶硅的晶格高度无序和晶粒间界起吸杂作用。由于多晶硅外吸杂方法比其他的外吸杂方法得到的硅晶片具有更高的机械强度、更高的洁净度，并且多晶硅层还可增强氧沉淀，即增强内吸杂效果，起到促进内吸杂的作用，因此硅晶片制造的背处理制程中多数采用多晶硅外吸杂技术。
另外，目前双极、CMOS、BiCMOS和VDCMOS等大规模集成电路多数产品工艺使用外延硅晶片，即在抛光硅晶片的表面生长一层单晶外延层。 一般而言，外延沉积的硅晶片是重掺杂的，在外延生长过程，重掺杂片的掺杂剂在高温（1100℃）状态下会从重掺杂片的正面与背面以原子形式扩散进入气相滞留层中，与流动的反应物混合，在外延生长过程中再次掺入到外延层中，产生“自掺杂效应”，致使外延层电阻率下降，影响器件性能。但外延层在硅片正表面生长时，这个效应会减弱，但硅片背面的外扩散仍在继续，在这个高温过程中，如果在硅晶片背面沉积一层薄膜，就能有效组织掺杂剂的向外扩散，这一层就如同密封剂一样防止掺杂剂的逃逸。为有效抑制硅晶片外延生长过程中的“自掺杂效应”，实际生产制造中多采用二氧化硅背封膜，即在硅晶片背面沉积一层高纯SiO2薄膜，对硅晶片背面的掺杂剂起到封闭作用。
因此，集成电路芯片制造用外延衬底之硅晶片的背面处理制程，既要在其背面生长一层多晶硅膜作为吸除源，以有效吸除硅晶片体内的金属杂质，同时也要生长一层二氧化硅膜作为封闭层，以防止硅晶片体内的掺杂剂逸出而导致外延层的自掺杂效应。由此可见，硅晶片的多晶硅外吸杂技术以及二氧化硅背封技术的背处理制程是硅晶片加工的重要制程，其背处理面的质量优劣对后道外延过程、芯片制作起着至关重要的作用。
实际生产中，外延衬底用硅晶片背处理制程之背面膜品质，将会直接影响硅晶片本身的弯曲度及翘曲度等品质，同时还会严重影响到后续抛光、外延生长层的品质以及器件制作的良品率，因此硅晶片背处理制程工艺及控制条件尤为关键。外延衬底用硅晶片背面膜制备过程中长期存在膜厚不均匀、晶舟印、颗粒等问题，将直接影响背面膜的品质及后续的镜面抛光工序，严重降低抛光产品质量及良率。
发明内容
本发明提供一种外延基底用硅晶片之背面膜层及制造方法，旨在进一步改善现有外延基底用硅晶片之背面膜的制造工艺及品质，解决因背面膜厚不均匀、晶舟印、颗粒等问题导致的抛光不良。
本发明是通过如下具体技术方案实现的：提供一种外延基底用硅晶片之背面膜层及制造方法。所述外延基底用硅晶片之背面膜层包括：双层膜，所述双层膜包括直接覆盖在硅晶片背面上的第一层，以及第一层上覆盖的第二层。
所述外延基底用硅晶片之背面膜层的制造方法包括：步骤1，将待处理硅晶片正面（抛光面）向上、背面向下置于多晶硅沉积炉内晶舟中，采用低压化学气相沉积法分两步生长第一层多晶硅膜；步骤2，翻转步骤1后的硅晶片，使其正面（抛光面）向下、背面向上置于背封炉内托盘上，采用低温高速化学气相沉积法继续在第一层膜上生长第二层二氧化硅膜。
所述外延基底用硅晶片之背面双层膜之第一层为多晶硅膜，第二层为二氧化硅膜，多晶硅膜膜厚Dp-Si＞二氧化硅膜厚DSiO2；
执行步骤1，外延基底用硅晶片背面双层膜之第一层多晶硅膜的具体制造方法如下：
（1）将待处理硅晶片正面（抛光面）向上、背面向下置于多晶硅沉积炉内晶舟中；
（2）在晶舟转速1.0~2.0rpm、硅烷流量150~200sccm/min、炉内温度580~650℃的条件下，沉积第一厚度多晶硅膜，覆盖在硅晶片的全部外表面；
（3）在晶舟转速2.5~3.5rpm、硅烷流量为200~250 sccm/min、炉内温度660-700℃的条件下，沉积第二厚度多晶硅膜，覆盖在硅晶片的全部外表面；
（4）待多晶硅膜沉积完成出炉后，进行边缘抛光。
所述步骤1中多晶硅膜的制造方法，其特征在于，步骤1（2）和（3）中第一厚度多晶硅膜膜厚d1和第二厚度多晶硅膜膜厚d2满足如下关系：
d1 = Кd2；
其中，0.4≤К≤0.7；
所述步骤1中不同沉积条件下分步沉积不同比例多晶硅膜厚的制造方法，不仅提高多晶硅膜的膜厚均匀性及品质，同时为二氧化硅膜的沉积提供最佳平坦表面。
继执行步骤1后执行步骤2，外延基底用硅晶片背面双层膜之二氧化硅膜的具体制造方法如下：
（1）翻转步骤1后硅晶片，使正面（抛光面）向下、背面向上置于背封炉内托盘上；
（2）在托盘机械传送速度200~300mm/min、硅晶片表面温度400~450℃、反应混合气体硅烷∶氧气体积比为1∶8~1∶12、流量为1.0ml/min的条件下，继续沉积二氧化硅膜，覆盖在硅晶片背面及边缘区域；
（3）待二氧化硅膜生长完成并出炉后，进行边缘膜去除。
如上所述，本发明中的外延基底用硅晶片之背面膜层及制造方法，特别采用了不同沉积条件下，两步沉积不同厚度多晶硅膜，在改善了双层膜膜厚均匀性的基础上，提高了双层膜的品质和性能，解决了长期以来因背面膜制程中膜厚不均、晶舟印、颗粒等问题造成的抛光镜面不良，提升了抛光良率。
附图说明
附图1 硅晶片背面膜层横截面示意图。
附图2 硅晶片背面膜制备工艺流程图。
具体实施例
实施例1
待处理硅晶片：经混酸腐蚀、清洗后的200mm硅晶片500片，要求生长多晶硅总膜厚2000Å，二氧化硅总膜厚1000 Å。
步骤1生长第一层多晶硅膜：
(1) 硅晶片正面朝上装入多晶硅背封炉；
(2) 在晶舟转速1.3rpm、硅烷流量160sccm/min、炉内温度590℃的条件下，沉积第一厚度d1=800 Å的多晶硅膜；
(3) 在晶舟转速2.8rpm、硅烷流量210sccm/min、炉内温度680℃的条件下，沉积第二厚度d2=1200Å的多晶硅膜；
(3) 待多晶硅膜生长完成出炉后，进行边缘抛光。
继续执行步骤2在第一层多晶硅膜上继续生长第二层二氧化硅膜：
(1) 将步骤1后的待处理硅晶片背面朝上装入低温氧化背封炉；
(2) 在托盘机械传送速度250mm/min、硅晶片表面温度435℃、反应气体硅烷：氧气均为1:8的条件下，沉积厚度为1000Å的二氧化硅膜；
(3) 待二氧化硅膜生长完成并出炉后，进行边缘膜去除。
完成步骤2后，检测背面双层膜膜厚，其膜厚不均匀度为1.3%；进一步进行抛光工序，结果表明：在晶舟印对应位置处，出现了1片抛光不良。
实施例2
待处理硅晶片：经混酸腐蚀、清洗后的200mm硅晶片300片，要求生长多晶硅总膜厚5000Å，二氧化硅总膜厚2000 Å。
步骤1生长第一层多晶硅膜：
(1) 硅晶片正面朝上装入多晶硅背封炉；
(2) 在晶舟转速1.5rpm、硅烷流量180sccm/min、炉内温度600℃的条件下，沉积第一厚度d1=1800 Å的多晶硅膜；
(3) 在晶舟转速3.1rpm、硅烷流量220sccm/min、炉内温度680℃的条件下，沉积第二厚度d2=3200Å的多晶硅膜；
(3) 待多晶硅膜生长完成出炉后，进行边缘抛光。
继续执行步骤2在第一层多晶硅膜上继续生长第二层二氧化硅膜：
(1) 将步骤1后的待处理硅晶片背面朝上装入低温氧化背封炉；
(2) 在托盘机械传送速度240mm/min、硅晶片表面温度420℃、反应气体硅烷：氧气均为1:12的条件下，沉积厚度为2000Å的二氧化硅膜；
(3) 待二氧化硅膜生长完成并出炉后，进行边缘膜去除。
完成步骤2后，检测背面双层膜膜厚，其膜厚不均匀度为1.8%；进一步进行抛光工序，结果表明：在晶舟印对应位置处，出现了4片抛光不良。
实施例3
待处理硅晶片：经混酸腐蚀、清洗后的200mm硅晶片200片，要求生长多晶硅总膜厚4000Å，二氧化硅总膜厚2500 Å。
步骤1生长第一层多晶硅膜：
(1) 硅晶片正面朝上装入多晶硅背封炉；
(2) 在晶舟转速1.8rpm、硅烷流量190sccm/min、炉内温度620℃的条件下，沉积第一厚度d1=1200 Å的多晶硅膜；
(3) 在晶舟转速2.9rpm、硅烷流量220sccm/min、炉内温度680℃的条件下，沉积第二厚度d2=2800Å的多晶硅膜；
(3) 待多晶硅膜生长完成出炉后，进行边缘抛光。
继续执行步骤2在第一层多晶硅膜上继续生长第二层二氧化硅膜：
(1) 将步骤1后的待处理硅晶片背面朝上装入低温氧化背封炉；
(2) 在托盘机械传送速度270mm/min、硅晶片表面温度420℃、反应气体硅烷：氧气均为1:10的条件下，沉积厚度为2500Å的二氧化硅膜；
(3) 待二氧化硅膜生长完成并出炉后，进行边缘膜去除。
完成步骤2后，检测背面双层膜膜厚，其膜厚不均匀度为1.9%；进一步进行抛光工序，结果表明：在晶舟印对应位置处，出现了3片抛光不良。
实施例4
待处理硅晶片：经混酸腐蚀、清洗后的200mm硅晶片200片，要求生长多晶硅总膜厚8000Å，二氧化硅总膜厚5000 Å。
步骤1生长第一层多晶硅膜：
(1) 硅晶片正面朝上装入多晶硅背封炉；
(2) 在晶舟转速2.0rpm、硅烷流量190sccm/min、炉内温度620℃的条件下，沉积第一厚度d1=2500 Å的多晶硅膜；
(3) 在晶舟转速2.9rpm、硅烷流量240sccm/min、炉内温度680℃的条件下，沉积第二厚度d2=5500Å的多晶硅膜；
(3) 待多晶硅膜生长完成出炉后，进行边缘抛光。
继续执行步骤2在第一层多晶硅膜上继续生长第二层二氧化硅膜：
(1) 将步骤1后的待处理硅晶片背面朝上装入低温氧化背封炉；
(2) 在托盘机械传送速度290mm/min、硅晶片表面温度440℃、反应气体硅烷：氧气均为1:9的条件下，沉积厚度为5000Å的二氧化硅膜；
(3) 待二氧化硅膜生长完成并出炉后，进行边缘膜去除。
完成步骤2后，检测背面双层膜膜厚，其膜厚不均匀度为1.5%；进一步进行抛光工序，结果表明：在晶舟印对应位置处，出现了3片抛光不良。
对比例
待处理硅晶片：经混酸腐蚀并清洗后的200mm硅晶片300片，要求生长多晶硅总膜厚3000 Å，二氧化硅总膜厚2000 Å。
步骤1生长第一层多晶硅膜：
(1) 硅晶片背面朝上装入多晶硅背封炉；
(2) 在晶舟转速2.0rpm、硅烷流量200sccm/min、炉内温度670℃的条件下，一步完成3000 Å多晶硅膜的生长；
(3) 待多晶硅膜生长完成出炉后，进行边缘抛光。
继续执行步骤2在第一层上生长第二层二氧化硅膜：
(1) 将步骤1后的硅晶片背面朝上装入低温氧化背封炉；
(2) 在托盘机械传送速度250mm/min、硅晶片表面温度430℃、反应气体硅烷：氧气均为1:14的条件下，一步完成2000Å二氧化硅膜的生长；
(3) 待二氧化硅膜生长完成并出炉后，进行边缘膜去除。
完成步骤2后，检测背面双层膜膜厚，其膜厚不均匀度为4.0%；进一步进行抛光工序，结果表明：在晶舟印对应位置处，出现了38片抛光不良。

Claims (5)

1.一种外延基底用硅晶片之背面膜层及制造方法：
所述外延基底用硅晶片之背面膜层包括：双层膜，所述双层膜包括直接覆盖在硅晶片背面上的第一层，以及第一层上覆盖的第二层；所述外延基底用硅晶片之背面膜层的制造方法包括：步骤1，待处理硅晶片正面（抛光面）向上、背面向下置于炉内晶舟中，采用低压化学气相沉积法分两步生长第一层膜；步骤2，翻转步骤1后的硅晶片，正面（抛光面）向下、背面朝上置于炉内托盘上，采用低温高速化学气相沉积法继续在第一层上生长第二层膜。
2.根据权利要求1所述外延基底用硅晶片之背面双层膜，其特征在于，第一层为多晶硅膜，第二层为二氧化硅膜，多晶硅膜膜厚Dp-Si＞二氧化硅膜厚DSiO2。
3.根据权利要求1所述外延基底用硅晶片之背面双层膜，其特征在于，所述步骤1中多晶硅膜的制造方法如下：
（1）将待处理硅晶片正面（抛光面）向上、背面向下置于多晶硅沉积炉内晶舟中；
（2）在晶舟转速1.0~2.0rpm、硅烷流量150~200sccm/min、炉内温度580~650℃的条件下，沉积第一厚度多晶硅膜，覆盖在硅晶片的全部外表面；
（3）在晶舟转速2.5~3.5rpm、硅烷流量为200~250 sccm/min、炉内温度660~700℃的条件下，沉积第二厚度多晶硅膜，覆盖在硅晶片的全部外表面；
（4）待多晶硅膜沉积完成出炉后，进行边缘抛光。
4.根据权利要求3中所述步骤1中多晶硅膜的制造方法，其特征在于，步骤1（2）和（3）中第一厚度多晶硅膜膜厚d1和第二厚度多晶硅膜膜厚d2满足如下关系：
d1 = Кd2；
其中，0.4≤К≤0.7。
5.根据权利要求1所述外延基底用硅晶片之背面双层膜，其特征在于，所述步骤2中二氧化硅膜的制造方法如下：
（1）翻转经步骤1后的硅晶片，使其正面（抛光面）向下、背面向上置于氧化炉内托盘上；
（2）在托盘机械传送速度200~300mm/min、硅晶片表面温度400~450℃、反应混合气体硅烷∶氧气体积比为1∶8~1∶12、流量为1.0ml/min的条件下，沉积二氧化硅膜，二氧化硅膜覆盖在硅晶片背面及边缘区域；
（3）待二氧化硅膜生长完成并出炉后，进行边缘膜去除。
CN202010258596.0A 2020-04-03 2020-04-03 一种外延基底用硅晶片之背面膜层及制造方法 Pending CN113496871A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010258596.0A CN113496871A (zh) 2020-04-03 2020-04-03 一种外延基底用硅晶片之背面膜层及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010258596.0A CN113496871A (zh) 2020-04-03 2020-04-03 一种外延基底用硅晶片之背面膜层及制造方法

Publications (1)

Publication Number Publication Date
CN113496871A true CN113496871A (zh) 2021-10-12

Family

ID=77995080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010258596.0A Pending CN113496871A (zh) 2020-04-03 2020-04-03 一种外延基底用硅晶片之背面膜层及制造方法

Country Status (1)

Country Link
CN (1) CN113496871A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725070A (zh) * 2021-11-01 2021-11-30 西安奕斯伟材料科技有限公司 一种用于背封硅片的方法和设备
CN115527903A (zh) * 2022-11-24 2022-12-27 西安奕斯伟材料科技有限公司 一种用于背封硅片的设备和方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
JPH08115918A (ja) * 1994-10-14 1996-05-07 Komatsu Electron Metals Co Ltd 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
EP0822588A2 (de) * 1996-08-01 1998-02-04 Siemens Aktiengesellschaft Dotiertes Siliziumsubstrat
US5998283A (en) * 1996-08-19 1999-12-07 Shin-Etsu Handotai Co., Ltd. Silicon wafer having plasma CVD gettering layer with components/composition changing in depth-wise direction and method of manufacturing the silicon wafer
JP2000277525A (ja) * 1999-03-26 2000-10-06 Toshiba Ceramics Co Ltd 半導体用シリコンウエハ及びその製造方法
JP2001237446A (ja) * 2000-02-23 2001-08-31 Mitsubishi Heavy Ind Ltd 薄膜多結晶シリコン、シリコン系光電変換素子、及びその製造方法
JP2011129867A (ja) * 2009-11-17 2011-06-30 Shirakuseru Kk ボロン拡散層を有するシリコン太陽電池セル及びその製造方法
CN102487072A (zh) * 2010-12-02 2012-06-06 合晶科技股份有限公司 硅晶片背面的封装结构
US20120193796A1 (en) * 2011-01-31 2012-08-02 United Microelectronics Corp. Polysilicon layer and method of forming the same
CN103346072A (zh) * 2013-07-08 2013-10-09 北京航空航天大学 一种多晶硅薄膜的制备方法
CN103560136A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 低翘曲度的半导体衬底及其制备方法
CN106158768A (zh) * 2015-04-17 2016-11-23 上海申和热磁电子有限公司 用于硅片的有去边复合背封层结构及其制造方法
CN106158776A (zh) * 2015-04-17 2016-11-23 上海申和热磁电子有限公司 用于硅片的无去边复合背封层结构及其制造方法
CN106894080A (zh) * 2015-12-18 2017-06-27 有研半导体材料有限公司 一种大直径硅基多晶硅膜的制备方法
CN109778141A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 多晶硅薄膜的沉积方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
JPH08115918A (ja) * 1994-10-14 1996-05-07 Komatsu Electron Metals Co Ltd 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
EP0822588A2 (de) * 1996-08-01 1998-02-04 Siemens Aktiengesellschaft Dotiertes Siliziumsubstrat
US5998283A (en) * 1996-08-19 1999-12-07 Shin-Etsu Handotai Co., Ltd. Silicon wafer having plasma CVD gettering layer with components/composition changing in depth-wise direction and method of manufacturing the silicon wafer
JP2000277525A (ja) * 1999-03-26 2000-10-06 Toshiba Ceramics Co Ltd 半導体用シリコンウエハ及びその製造方法
JP2001237446A (ja) * 2000-02-23 2001-08-31 Mitsubishi Heavy Ind Ltd 薄膜多結晶シリコン、シリコン系光電変換素子、及びその製造方法
JP2011129867A (ja) * 2009-11-17 2011-06-30 Shirakuseru Kk ボロン拡散層を有するシリコン太陽電池セル及びその製造方法
CN102487072A (zh) * 2010-12-02 2012-06-06 合晶科技股份有限公司 硅晶片背面的封装结构
US20120193796A1 (en) * 2011-01-31 2012-08-02 United Microelectronics Corp. Polysilicon layer and method of forming the same
CN103346072A (zh) * 2013-07-08 2013-10-09 北京航空航天大学 一种多晶硅薄膜的制备方法
CN103560136A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 低翘曲度的半导体衬底及其制备方法
CN106158768A (zh) * 2015-04-17 2016-11-23 上海申和热磁电子有限公司 用于硅片的有去边复合背封层结构及其制造方法
CN106158776A (zh) * 2015-04-17 2016-11-23 上海申和热磁电子有限公司 用于硅片的无去边复合背封层结构及其制造方法
CN106894080A (zh) * 2015-12-18 2017-06-27 有研半导体材料有限公司 一种大直径硅基多晶硅膜的制备方法
CN109778141A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 多晶硅薄膜的沉积方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
沈天慧等: "用多晶硅吸杂和SiO_2背封工艺提高硅片质量", 《微电子学与计算机》, no. 02, 1 April 1997 (1997-04-01) *
王俭峰等: "LPCVD制备二氧化硅薄膜工艺研究", 《电子工业专用设备》, no. 06, 20 June 2011 (2011-06-20) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725070A (zh) * 2021-11-01 2021-11-30 西安奕斯伟材料科技有限公司 一种用于背封硅片的方法和设备
TWI800456B (zh) * 2021-11-01 2023-04-21 大陸商西安奕斯偉材料科技有限公司 一種用於背封矽片的方法和設備
CN115527903A (zh) * 2022-11-24 2022-12-27 西安奕斯伟材料科技有限公司 一种用于背封硅片的设备和方法
CN115527903B (zh) * 2022-11-24 2023-11-03 西安奕斯伟材料科技股份有限公司 一种用于背封硅片的设备和方法

Similar Documents

Publication Publication Date Title
US9334583B2 (en) Method of preventing auto-doping during epitaxial layer growth by cleaning the reaction chamber with hydrogen chloride
US20050148162A1 (en) Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
US20100003803A1 (en) Manufacturing method of strained si substrate
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
US20180366584A1 (en) Sige source/drain structure
CN113496871A (zh) 一种外延基底用硅晶片之背面膜层及制造方法
CN106653570A (zh) 一种重掺衬底反型高阻ic外延片的制备方法
CN115787092A (zh) 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
KR101364995B1 (ko) 반도체 기판의 제조방법
US20240087961A1 (en) Fin Loss Prevention
CN113496869A (zh) 一种外延基底用硅晶片之背面膜层及制造方法
US20120112190A1 (en) Epitaxial silicon wafer and method for manufacturing same
JP2911694B2 (ja) 半導体基板及びその製造方法
CN115910755A (zh) 一种碳化硅外延片及其制备方法
US4164436A (en) Process for preparation of semiconductor devices utilizing a two-step polycrystalline deposition technique to form a diffusion source
JP5347791B2 (ja) 半導体エピタキシャルウエーハの製造方法
JP2008159976A (ja) シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びｓｏｉウェーハの製造方法
CN113793802A (zh) 晶圆背封结构及制造方法
KR20090017074A (ko) 에피층 성장방법
CN113517173B (zh) 一种同质外延β-Ga2O3薄膜及其制备方法
US20090023275A1 (en) Method for forming silicon wells of different crystallographic orientations
US20040124445A1 (en) Semiconductor substrate and method of manufacture thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211012