CN113517173B - 一种同质外延β-Ga2O3薄膜及其制备方法 - Google Patents
一种同质外延β-Ga2O3薄膜及其制备方法 Download PDFInfo
- Publication number
- CN113517173B CN113517173B CN202110633962.0A CN202110633962A CN113517173B CN 113517173 B CN113517173 B CN 113517173B CN 202110633962 A CN202110633962 A CN 202110633962A CN 113517173 B CN113517173 B CN 113517173B
- Authority
- CN
- China
- Prior art keywords
- beta
- layer
- substrate
- film
- preset value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000011229 interlayer Substances 0.000 claims abstract description 57
- 239000010408 film Substances 0.000 claims description 46
- 238000004140 cleaning Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- 238000005406 washing Methods 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 239000008367 deionised water Substances 0.000 claims description 9
- 229910021641 deionized water Inorganic materials 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 238000001657 homoepitaxy Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
本发明公开了一种同质外延β‑Ga2O3薄膜及其制备方法，该薄膜包括：Ga2O3衬底和位于Ga2O3衬底上的层状β‑Ga2O3结构，其中，层状β‑Ga2O3结构包括若干间隔排列的主体β‑Ga2O3层和同质Inter‑Layer层，且层状β‑Ga2O3结构的顶层和底层均为主体β‑Ga2O3层；每个同质Inter‑Layer层的晶粒尺寸与相邻两个主体β‑Ga2O3层的晶粒尺寸不同。本发明通过在传统同质外延β‑Ga2O3薄膜结构中引入同质Inter‑Layer层，以与主体β‑Ga2O3层形成层状结构，由于同质Inter‑Layer层与主体β‑Ga2O3层具有不同的晶粒尺寸，使得两者的晶粒能够互相嵌合，一方面阻断了位错的生长，降低了薄膜中的位错密度，另一方面增强了薄膜的二维生长，提高了薄膜的平整度，从而有利于提高器件性能。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种同质外延β-Ga2O3薄膜及其 制备方法。
背景技术
随着微电子技术的发展，高击穿高功率器件的广泛应用逐渐对传统硅 基等窄禁带半导体材料遭遇到了更多等的挑战，因此击穿电压逐渐成为衡 量器件性能的关键因素之一。作为第三代半导体材料，β-Ga2O3的禁带宽度 约为5eV，并且击穿场强也相当于SiC和GaN的2倍以上。β-Ga2O3的巴 利伽优值也远大于Si材料，因而β-Ga2O3薄膜在高功率高击穿器件以及日 盲探测器的应用中具有极大的潜力。
目前，由于β-Ga2O3薄膜的同质外延一直是一个较难的课题，并且在质 量较差的同质衬底上也很难实现薄膜的二维生长，这就导致现有同质外延 的β-Ga2O3外延薄膜仍然具有较大密度的位错和较为粗糙的表面形貌，而薄 膜表面粗糙度较高会影响金属电极与薄膜的接触，从而引起器件漏电；同 时薄膜表面较多的边界也限制了载流子的运输降低了载流子的迁移率，进 而限制了薄膜材料在器件中的应用。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种同质外延 β-Ga2O3薄膜及其制备方法。本发明要解决的技术问题通过以下技术方案实 现：
一种同质外延β-Ga2O3薄膜，包括：Ga2O3衬底和位于所述Ga2O3衬底上 的层状β-Ga2O3结构，其中，所述层状β-Ga2O3结构包括若干间隔排列的主体 β-Ga2O3层和同质Inter-Layer层，且所述层状β-Ga2O3结构的顶层和底层均为 主体β-Ga2O3层；每个所述同质Inter-Layer层的晶粒尺寸与相邻两个主体 β-Ga2O3层的晶粒尺寸不同。
在本发明的一个实施例中，所述主体β-Ga2O3层的厚度大于所述同质 Inter-Layer层的厚度。
在本发明的一个实施例中，每个所述同质Inter-Layer层的晶粒尺寸小 于相邻两个主体β-Ga2O3层的晶粒尺寸。
本发明的另一个实施例还提供了一种同质外延β-Ga2O3薄膜的制备方 法，包括以下步骤：
对Ga2O3衬底进行清洗；
对清洗后的Ga2O3衬底进行退火处理；
在所述Ga2O3衬底上外延生长若干间隔排列的主体β-Ga2O3层和同质 Inter-Layer层，以得到同质外延β-Ga2O3薄膜；其中，所述同质Inter-Layer 层的晶粒尺寸与相邻两个主体β-Ga2O3层的晶粒尺寸不同。
在本发明的一个实施例中，所述对Ga2O3衬底进行清洗包括：
对所述Ga2O3衬底依次进行有机清洗和去离子水清洗；
将清洗过后的Ga2O3衬底置于HF含量为30％的溶液中腐蚀一定时间， 然后用去离子水清洗干净并用氮气吹干。
在本发明的一个实施例中，所述对清洗后的Ga2O3衬底进行退火处理 包括：
将清洗后的Ga2O3衬底放入低压MOCVD反应室中，设置氧气流量为 2000-2200sccm，氮气流量为900-1100sccm，压力为38-42Torr，温度为 900-950℃；
在上述工艺条件下对所述Ga2O3衬底热退火15-30min。
在本发明的一个实施例中，所述主体β-Ga2O3层的数量为3个；相应的， 所述同质Inter-Layer层的数量为2个。
在本发明的一个实施例中，在所述Ga2O3衬底上依次外延生长若干间 隔排列的主体β-Ga2O3层和同质Inter-Layer层，包括：
开启Ga源流量，调整生长压力至第一预设值，在所述Ga2O3衬底上形 成第一主体β-Ga2O3层；
将所述生长压力调整至第二预设值，并保持其他参数不变，在所述第 一主体β-Ga2O3层上形成第一同质Inter-Layer层；
将所述生长压力调整至第三预设值，并保持其他参数不变，在所述第 一同质Inter-Layer层上形成第二主体β-Ga2O3层；
将所述生长压力调整至第四预设值，并保持其他参数不变，在所述第 二主体β-Ga2O3层上形成第二同质Inter-Layer层；
将所述生长压力调整至第五预设值，并保持其他参数不变，在所述第 二同质Inter-Layer层上形成第三主体β-Ga2O3层。
在本发明的一个实施例中，所述第二预设值大于所述第一预设值且大 于所述第三预设值；所述第四预设值大于所述第三预设值且大于所述第五 预设值。
在本发明的一个实施例中，所述Ga源为TEGa，其流量为45-50sccm。
本发明的有益效果：
本发明通过在传统同质外延β-Ga2O3薄膜结构中引入同质Inter-Layer 层，以与主体β-Ga2O3层形成层状结构，由于同质Inter-Layer层与主体 β-Ga2O3层具有不同的晶粒尺寸，使得两者的晶粒能够互相嵌合，一方面阻 断了位错的生长，降低了薄膜中的位错密度，另一方面增强了薄膜的二维 生长，提高了薄膜的平整度，从而有利于提高器件性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种同质外延β-Ga2O3薄膜的结构示意图；
图2是本发明实施例提供的另一种同质外延β-Ga2O3薄膜的结构示意图；
图3是本发明实施例提供的一种同质外延β-Ga2O3薄膜的制备方法示意 图；
图4a-4f是本发明实施例提供的一种同质外延β-Ga2O3薄膜的制备方法 过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施 方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种同质外延β-Ga2O3薄膜的 结构示意图，包括Ga2O3衬底和位于Ga2O3衬底上的层状β-Ga2O3结构，其 中，层状β-Ga2O3结构包括若干间隔排列的主体β-Ga2O3层和同质Inter-Layer 层，且层状β-Ga2O3结构的顶层和底层均为主体β-Ga2O3层；每个同质 Inter-Layer层的晶粒尺寸与相邻两个主体β-Ga2O3层的晶粒尺寸不同。
在本实施例中，同质Inter-Layer层与主体β-Ga2O3层的材料相同，也即 β-Ga2O3Inter-Layer层。
进一步地，主体β-Ga2O3层的厚度大于同质Inter-Layer层的厚度。
理论上，同质Inter-Layer层的厚度越厚，其与主体β-Ga2O3层的嵌合作 用越明显，越有利于降低薄膜的位错密度。然而，由于主体层与Inter-Layer 层是采用的不同的生长压力进行生长，不同的生长压力会影响外延薄膜的 结晶质量，如果Inter-Layer层的厚度太厚会恶化主体薄膜的生长质量。因 此，本实施例设置同质Inter-Layer层的厚度小于主体β-Ga2O3层的厚度。
此外，对于相邻的主体β-Ga2O3层和同质Inter-Layer层，只要满足晶粒 尺寸不同，即可实现嵌合。一般的，若晶粒尺寸过大，则会影响淀积质量， 因此，本实施例为了进一步增强嵌合效果，可设置同质Inter-Layer层的晶 粒尺寸小于相邻两个主体β-Ga2O3层的晶粒尺寸。
更进一步地，为了制作方便，可以设置所有主体β-Ga2O3层的晶粒尺寸 相同，并设置所有同质Inter-Layer层的晶粒尺寸相同。
请参见图2，图2是本发明实施例提供的另一种同质外延β-Ga2O3薄膜 的结构示意图，其自下而上依次包括Ga2O3同质衬底1、第一主体β-Ga2O3层2、第一Inter-Layer层3、第二主体β-Ga2O3层4、第二Inter-Layer层5 以及第三主体β-Ga2O3层6。其中，第一主体β-Ga2O3层2、第二主体β-Ga2O3层4以及第三主体β-Ga2O3层6的厚度为100-150nm。
本实施例通过在传统同质外延β-Ga2O3薄膜结构中引入同质Inter-Layer 层，以与主体β-Ga2O3层形成层状结构，由于同质Inter-Layer层与主体 β-Ga2O3层具有不同的晶粒尺寸，使得两者的晶粒能够互相嵌合，一方面阻 断了位错的生长，降低了薄膜中的位错密度，另一方面增强了薄膜的二维 生长，提高了薄膜的平整度，从而有利于提高器件性能。
实施例二
在上述实施例一的基础上，本实施例提供了一种同质外延β-Ga2O3薄膜 的制备方法。请参见图3，图3是本发明实施例提供的一种同质外延β-Ga2O3薄膜的制备方法示意图，具体包括以下步骤：
S1：对Ga2O3衬底进行清洗。
在本实施例中，采用RCA标准清洗法对β-Ga2O3衬底进行清洗。具体 包括：
S11：对β-Ga2O3衬底依次进行有机清洗和去离子水清洗。
首先，对Ga2O3衬底进行抛光处理，然后将抛光后的Ga2O3衬底放入 60-80℃的有机清洗液中清洗15-20min，以去除衬底表面的有机沾污；最后， 将有机清洗后的衬底使用流动的去离子水清洗40-60s。
S12：清洗过后的Ga2O3衬底置于HF含量为30％的溶液中腐蚀一定时 间，然后用去离子水清洗干净并用高纯氮气吹干。其中，腐蚀时间为45-60s。
S2：对清洗后的Ga2O3衬底进行退火处理。
具体地，将清洗后的Ga2O3衬底放入低压MOCVD反应室中，设置氧 气流量为2000-2200sccm，氮气流量为900-1100sccm，压力为38-42Torr， 温度为900-950℃。
在上述工艺条件下对Ga2O3衬底热退火15-30min，以使衬底表面钝化。
本实施例通过对Ga2O3衬底进行标准清洗和酸腐蚀处理之后，可以有 效地去除衬底表面的杂质和有机沾污。然而，HF酸处理会使得衬底表面出 现一些暴露出的晶粒和微型的腐蚀坑，这些表面缺陷会明显地增大衬底表面的起伏程度，提高了表面粗糙度，不利于接下来的外延生长，因此在外 延β-Ga2O3层之前还需要对衬底进行高温热退火处理。高温热退火一方面可 以实现衬底表面原子的重新分布，使得表面原子重新迁移到合适的位置， 有利于减少衬底表面凸起的晶粒和微型腐蚀坑，提高了衬底表面的平整度； 另一方面在氧气氛围中进行高温热退火可以有效地钝化衬底表面，减少表面原子的悬挂键，进一步降低衬底表面的缺陷。
S3：在Ga2O3衬底上外延生长若干间隔排列的主体β-Ga2O3层和同质 Inter-Layer层，以得到同质外延β-Ga2O3薄膜；其中，同质Inter-Layer层的晶 粒尺寸与相邻两个主体β-Ga2O3层的晶粒尺寸不同。
具体地，本实施例可通过改变工艺条件，来实现不同的晶粒尺寸。
在在薄膜的生长过程中，生长压力是一个重要的参数。通过改变生长 压力，可以调整反应原子的扩散长度从而控制晶粒的大小。一般来说，增 大生长压力会减少原子在表面的扩散长度，薄膜的成核点增多而晶粒尺寸 减小。
因此，本实施例可利用生长压力对薄膜晶粒尺寸的影响在薄膜的生长 过程中调整生长压力从而实现不同晶粒尺寸的主体β-Ga2O3层和同质 Inter-Layer层的层状结构。
下面以主体β-Ga2O3层的数量为3个，同质Inter-Layer层的数量为2 个为例，对步骤S3进行详细说明，具体包括：
a)开启Ga源流量，调整生长压力至第一预设值，在Ga2O3衬底上形成 第一主体β-Ga2O3层；
b)将生长压力调整至第二预设值，并保持其他参数不变，在第一主体 β-Ga2O3层上形成第一同质Inter-Layer层；
c)将生长压力调整至第三预设值，并保持其他参数不变，在第一同质 Inter-Layer层上形成第二主体β-Ga2O3层；
d)将生长压力调整至第四预设值，并保持其他参数不变，在第二主体 β-Ga2O3层上形成第二同质Inter-Layer层；
e)将生长压力调整至第五预设值，并保持其他参数不变，在第二同质 Inter-Layer层上形成第三主体β-Ga2O3层。
目前，常被用作Ga源的有机源主要包括TEGa和TMGa这两种，而 TMGa需要稳定在温度近零下的水浴中才能保持合适的蒸汽压，而TEGa 只需要保持在近室温的水浴中。并且TEGa相比于TMGa具有较慢的反应 速率，这就极其有效地降低了有机源与O2到达衬底表面的预反应，有利于 原子在衬底表面的迁移，减少了副产物的产生。因此，本实施例本实施例优选为TEGa作为Ga源，并设置其流量为45-50sccm。
进一步地，在本实施例可以具体设置第二预设值大于第一预设值且大 于第三预设值，同时设置第四预设值大于第三预设值且大于第五预设值， 从而使形成的同质Inter-Layer层的晶粒尺寸小于主体β-Ga2O3层的晶粒尺寸， 进而使两者能够更好的嵌合，以降低薄膜的位错密度。
此外，为了降低工艺难度，还可以将第一预设值、第三预设值以及第 五预设值的数值相同，第二预设值和第四预设值的数值相等。例如，本实 施例可以取第一预设值、第三预设值以及第五预设值为35-45Torr；第二预 设值和第四预设值为50-60Torr。
需要说明的是，在本实施例中，只要满足相邻的主体β-Ga2O3层和同质 Inter-Layer层在生长时，采用不同压力以形成不同的晶粒尺寸，使两者能够 很好的嵌合即可，对于具体地生长压力值，本实施例不做具体限定。
本实施例通过改变传统生长过程中的压力，在薄膜中引入了Inter-Layer 层。由于生长压力极大地影响了晶粒的生长尺寸，因此不同的生长压力下 的薄膜的晶粒大小是不同的。这些Inter-Layer层中的晶粒与传统的生长层 中的晶粒之间相互嵌合，一方面阻断了位错的生长，另一方面提高了薄膜 的平整度。
实施例三
在上述实施例二的基础上，本实施例以生长三层主体β-Ga2O3层和两层 Inter-Layer层为例，对本发明的具体制备过程进行详细说明。请参见图4a-4f， 图4a-4f是本发明实施例提供的一种同质外延β-Ga2O3薄膜的制备过程示意 图，具体包括：
步骤1：选取单晶β-Ga2O3作为衬底材料，如图4a所示，然后对其进 行抛光和标准化清洗；具体包括：
1a)将抛光的Ga2O3衬底放入80℃的有机清洗液中清洗20min；
1b)将有机清洗后的衬底使用流动的去离子水清洗40s；
1c)将清洗干净后的衬底放入HF含量为30％的溶液中腐蚀60s；
1d)将腐蚀后的β-Ga2O3衬底用流动的去离子水清洗60s，并用高纯氮 气吹干。
步骤2：对Ga2O3衬底进行热退火处理。
具体地，将清洗后的衬底放入低压MOCVD反应室中，设置反应室温 度为900℃，O2流量为2100sccm，N2流量为1000sccm，热退火处理15min。
步骤3：以TEGa为Ga源，在Ga2O3衬底上外延生长第一主体β-Ga2O3缓冲层，如图4b所示。
具体地，设置反应室温度为800℃，生长压力为40Torr，TEGa流量为 50sccm，O2流量为2100sccm，在衬底上外延生长20min的第一主体β-Ga2O3层。
步骤4：保持其他的生长参数不改变，改变生长压力为50Torr，外延 生长5min的第一同质Inter-Layer层，如图4c所示。
步骤5：调整生长压力至40Torr，继续外延生长20min的第二主体 β-Ga2O3层，如图4d所示。
步骤5：再次调整生长压力至50Torr，外延生长5min的第二同质 Inter-Layer层，如图4e所示。
步骤6：继续其他的生长参数不改变，将生长压力调整至40Torr，外 延生长20min的第三主体β-Ga2O3层，如图4f所示。
至此，完成同质外延β-Ga2O3薄膜的制备。
需要说明的是，虽然本文可提供包含特定值的参数的示范，但应了解， 参数无需确切等于相应的值，而是在可接受的误差容限或设计约束内近似 于相应的值。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明， 不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域 的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简 单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种同质外延β-Ga2O3薄膜，其特征在于，包括：Ga2O3衬底和位于所述Ga2O3衬底上的层状β-Ga2O3结构，其中，所述层状β-Ga2O3结构包括若干间隔排列的主体β-Ga2O3层和同质Inter-Layer层，且所述层状β-Ga2O3结构的顶层和底层均为主体β-Ga2O3层；每个所述同质Inter-Layer层的晶粒尺寸小于相邻两个主体β-Ga2O3层的晶粒尺寸；
其中，所述主体β-Ga2O3层和所述同质Inter-Layer层是基于MOCVD工艺利用不同的生长压力形成的。
2.根据权利要求1所述的同质外延β-Ga2O3薄膜，其特征在于，所述主体β-Ga2O3层的厚度大于所述同质Inter-Layer层的厚度。
3.一种同质外延β-Ga2O3薄膜的制备方法，其特征在于，包括以下步骤：
对Ga2O3衬底进行清洗；
对清洗后的Ga2O3衬底进行退火处理；
基于MOCVD工艺利用不同的生长压力在所述Ga2O3衬底上外延生长若干间隔排列的主体β-Ga2O3层和同质Inter-Layer层，以得到同质外延β-Ga2O3薄膜；其中，所述同质Inter-Layer层的晶粒尺寸小于相邻两个主体β-Ga2O3层的晶粒尺寸。
4.根据权利要求3所述的同质外延β-Ga2O3薄膜的制备方法，其特征在于，所述对Ga2O3衬底进行清洗包括：
对所述Ga2O3衬底依次进行有机清洗和去离子水清洗；
将清洗过后的Ga2O3衬底置于HF含量为30％的溶液中腐蚀一定时间，然后用去离子水清洗干净并用氮气吹干。
5.根据权利要求3所述的同质外延β-Ga2O3薄膜的制备方法，其特征在于，所述对清洗后的Ga2O3衬底进行退火处理包括：
将清洗后的Ga2O3衬底放入低压MOCVD反应室中，设置氧气流量为2000-2200sccm，氮气流量为900-1100sccm，压力为38-42Torr，温度为900-950℃；
在上述工艺条件下对所述Ga2O3衬底热退火15-30min。
6.根据权利要求3所述的同质外延β-Ga2O3薄膜的制备方法，其特征在于，所述主体β-Ga2O3层的数量为3个；相应的，所述同质Inter-Layer层的数量为2个。
7.根据权利要求6所述的同质外延β-Ga2O3薄膜的制备方法，其特征在于，在所述Ga2O3衬底上依次外延生长若干间隔排列的主体β-Ga2O3层和同质Inter-Layer层，包括：
开启Ga源流量，调整生长压力至第一预设值，在所述Ga2O3衬底上形成第一主体β-Ga2O3层；
将所述生长压力调整至第二预设值，并保持其他参数不变，在所述第一主体β-Ga2O3层上形成第一同质Inter-Layer层；
将所述生长压力调整至第三预设值，并保持其他参数不变，在所述第一同质Inter-Layer层上形成第二主体β-Ga2O3层；
将所述生长压力调整至第四预设值，并保持其他参数不变，在所述第二主体β-Ga2O3层上形成第二同质Inter-Layer层；
将所述生长压力调整至第五预设值，并保持其他参数不变，在所述第二同质Inter-Layer层上形成第三主体β-Ga2O3层。
8.根据权利要求7所述的同质外延β-Ga2O3薄膜的制备方法，其特征在于，所述第二预设值大于所述第一预设值且大于所述第三预设值；所述第四预设值大于所述第三预设值且大于所述第五预设值。
9.根据权利要求7所述的同质外延β-Ga2O3薄膜的制备方法，其特征在于，所述Ga源为TEGa，其流量为45-50sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110633962.0A CN113517173B (zh) | 2021-06-07 | 2021-06-07 | 一种同质外延β-Ga2O3薄膜及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110633962.0A CN113517173B (zh) | 2021-06-07 | 2021-06-07 | 一种同质外延β-Ga2O3薄膜及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517173A CN113517173A (zh) | 2021-10-19 |
| CN113517173B true CN113517173B (zh) | 2024-03-19 |
Family
ID=78065560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110633962.0A Active CN113517173B (zh) | 2021-06-07 | 2021-06-07 | 一种同质外延β-Ga2O3薄膜及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517173B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013056804A (ja) * | 2011-09-08 | 2013-03-28 | Tamura Seisakusho Co Ltd | β−Ｇａ２Ｏ３系単結晶膜の製造方法及び結晶積層構造体 |
| CN104952912A (zh) * | 2015-07-08 | 2015-09-30 | 西安电子科技大学 | 基于MgO衬底的多层氧化镓薄膜及其生长方法 |
| CN104962858A (zh) * | 2015-07-08 | 2015-10-07 | 西安电子科技大学 | 基于GaAs衬底的氧化镓薄膜及其生长方法 |
| CN104988579A (zh) * | 2015-07-08 | 2015-10-21 | 西安电子科技大学 | 基于蓝宝石衬底的氧化镓薄膜及其生长方法 |
| CN105118853A (zh) * | 2015-07-08 | 2015-12-02 | 西安电子科技大学 | 基于MgO衬底的氧化镓薄膜及其生长方法 |
| CN110911270A (zh) * | 2019-12-11 | 2020-03-24 | 吉林大学 | 一种高质量氧化镓薄膜及其同质外延生长方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI485781B (zh) * | 2009-03-13 | 2015-05-21 | Semiconductor Energy Lab | 半導體裝置及該半導體裝置的製造方法 |
-
2021
- 2021-06-07 CN CN202110633962.0A patent/CN113517173B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013056804A (ja) * | 2011-09-08 | 2013-03-28 | Tamura Seisakusho Co Ltd | β−Ｇａ２Ｏ３系単結晶膜の製造方法及び結晶積層構造体 |
| CN104952912A (zh) * | 2015-07-08 | 2015-09-30 | 西安电子科技大学 | 基于MgO衬底的多层氧化镓薄膜及其生长方法 |
| CN104962858A (zh) * | 2015-07-08 | 2015-10-07 | 西安电子科技大学 | 基于GaAs衬底的氧化镓薄膜及其生长方法 |
| CN104988579A (zh) * | 2015-07-08 | 2015-10-21 | 西安电子科技大学 | 基于蓝宝石衬底的氧化镓薄膜及其生长方法 |
| CN105118853A (zh) * | 2015-07-08 | 2015-12-02 | 西安电子科技大学 | 基于MgO衬底的氧化镓薄膜及其生长方法 |
| CN110911270A (zh) * | 2019-12-11 | 2020-03-24 | 吉林大学 | 一种高质量氧化镓薄膜及其同质外延生长方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517173A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
| JP7412808B2 (ja) | ＳｃＡｌＭｇＯ４基板に基づく窒化ガリウム単結晶及びその製造方法 | |
| US9147734B2 (en) | High quality GaN high-voltage HFETs on silicon | |
| JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
| EP2045836B1 (en) | Method for producing semiconductor substrate | |
| CN113871303A (zh) | 一种β-Ga2O3薄膜的制备方法及β-Ga2O3薄膜 | |
| KR20070014711A (ko) | 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판 | |
| JP2006062931A (ja) | サファイア基板とその熱処理方法、及び結晶成長方法 | |
| CN113517173B (zh) | 一种同质外延β-Ga2O3薄膜及其制备方法 | |
| KR100763467B1 (ko) | 단결정 질화갈륨 기판의 제조방법 | |
| CN113517175B (zh) | 一种基于异质衬底的β-Ga2O3薄膜及其制备方法 | |
| JP2001274093A (ja) | 半導体基材及びその製造方法 | |
| JP4233894B2 (ja) | 半導体単結晶の製造方法 | |
| JPS6170715A (ja) | 化合物半導体の成長方法 | |
| KR100643155B1 (ko) | 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법 | |
| KR20000066758A (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| CN113517174B (zh) | 一种ε-Ga2O3薄膜的制备方法及ε-Ga2O3薄膜 | |
| CN115360272B (zh) | 一种AlN薄膜的制备方法 | |
| CN114267757B (zh) | 一种双抛薄衬底氮化物外延层的制备方法及其外延层 | |
| CN115287752B (zh) | 一种改善超重掺b硅外延片翘曲度的外延方法 | |
| CN113517172B (zh) | 一种β-Ga2O3薄膜及其制备方法 | |
| US8026517B2 (en) | Semiconductor structures | |
| WO2022205462A1 (en) | Nucleation layers for growth of gallium-and-nitrogen-containing regions | |
| TWI221009B (en) | A method for growing Ge epitaxial layers on Si substrate | |
| JP2024042982A (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |