JP2024042982A - 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 - Google Patents
窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 Download PDFInfo
- Publication number
- JP2024042982A JP2024042982A JP2022147942A JP2022147942A JP2024042982A JP 2024042982 A JP2024042982 A JP 2024042982A JP 2022147942 A JP2022147942 A JP 2022147942A JP 2022147942 A JP2022147942 A JP 2022147942A JP 2024042982 A JP2024042982 A JP 2024042982A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon substrate
- crystal silicon
- nitride semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 167
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 115
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 50
- 239000010410 layer Substances 0.000 description 120
- 239000010408 film Substances 0.000 description 45
- 229910002601 GaN Inorganic materials 0.000 description 39
- 235000012431 wafers Nutrition 0.000 description 21
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 18
- 238000005336 cracking Methods 0.000 description 16
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 12
- 239000007789 gas Substances 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000628997 Flos Species 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010000 carbonizing Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/38—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法を提供することを目的とする。【解決手段】単結晶シリコン基板と、前記単結晶シリコン基板上にエピタキシャル成長させた３Ｃ－ＳｉＣ単結晶膜と、前記３Ｃ－ＳｉＣ単結晶膜上にエピタキシャル成長させた窒化物半導体層とを有する窒化物半導体層付き単結晶シリコン基板であって、前記単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上のものであることを特徴とする窒化物半導体層付き単結晶シリコン基板。【選択図】図１
Description
本発明は、窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法に関する。より詳しくは２００ｍｍや３００ｍｍないしはそれ以上の大直径の窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法に関する。
窒化物半導体の材料、例えば、ＧａＮは、自己分極により２次元電子ガス層によって、非常に高速動作が可能であるために、高速スイッチや高周波デバイス、さらには、パワーデバイスはもとより、ＬＥＤのような発光デバイスなどで、非常に幅広く使用される材料である。
このような背景から、窒化物半導体（例えば、ＧａＮ）は非常に古くから研究されており、自立基板以外に、サファイアなどの基板の上に窒化物半導体層をエピ成長させるヘテロエピなどがある。この中でも、単結晶シリコン基板に窒化物半導体層を形成した「窒化物半導体層付き単結晶シリコン基板」は、汎用性の高い単結晶シリコン（Ｓｉ）を基板として利用し、安価かつシリコン（Ｓｉ）デバイスプロセスとの親和性も高く、非常に期待されている。このような特徴を生かすために、３００ｍｍの大直径の単結晶シリコン（Ｓｉ）基板上へ窒化物半導体層を成長させる研究が非常に魅力的であり、精力的に研究されている。
単結晶シリコン（Ｓｉ）基板上にＧａＮのような窒化物半導体層を成長させる場合に、通常、ＡｌＮのような窒化物半導体層をバッファ層として使用する。そして、この場合、ＡｌやＧａが窒化物半導体層から単結晶シリコン（Ｓｉ）基板へメルトバックして欠陥となる問題が発生した。これを防止する方法として、ＳｉＣを単結晶シリコン（Ｓｉ）基板上に成長させる方法、特に、単結晶シリコン（Ｓｉ）基板上での成長のしやすさを考慮して、３Ｃ－ＳｉＣを単結晶シリコン（Ｓｉ）基板上に成長させる方法が開示されている（特許文献１～４参照）。
また、大直径の窒化物半導体層付き単結晶シリコン基板を製造するにあたり、問題となるのがＳｉとＧａＮの線膨張係数の違いに起因する単結晶シリコン基板（ウェーハ）の変形および割れである。ＧａＮの成長には１０００℃以上の高温の成長温度を必要とするが、その成長温度から室温まで冷却する冷却過程において、この線膨張係数が大きく影響し、変形および割れを生じさせた。反りのような変形だけであればまだ解決の方法がある。しかし、３００ｍｍの大直径の単結晶シリコン基板（ウェーハ）が割れてしまうと解決の方法はなく、問題は非常に大きい。
また、窒化物半導体層を成長させて形成した直後は割れがなくても、単結晶シリコン基板（ウェーハ）の輸送中のストレスや、単結晶シリコン基板（ウェーハ）をステージにチャックなどを繰り返すなどのデバイス作製工程中のストレスで破損してしまい、歩留まりよくデバイスを作製することができない問題を発生させる場合もある。また、ウェーハの破損により、プロセス機器の汚染や破損など、単にウェーハだけの問題にとどまらない。
また、窒化物半導体層を成長させて形成した直後は割れがなくても、単結晶シリコン基板（ウェーハ）の輸送中のストレスや、単結晶シリコン基板（ウェーハ）をステージにチャックなどを繰り返すなどのデバイス作製工程中のストレスで破損してしまい、歩留まりよくデバイスを作製することができない問題を発生させる場合もある。また、ウェーハの破損により、プロセス機器の汚染や破損など、単にウェーハだけの問題にとどまらない。
この反りや割れの問題に対しては、Ｓｉ基板を１ｍｍ厚ないしは１．５ｍｍ厚としたものが知られている。厚くすることで、反りや割れを確かに緩和することが可能であるが、ウェーハが厚くなったことで、デバイスプロセスに投入できない問題や、最終的にＳｉ基板を研削・研磨して薄膜化することによるカーフロスの問題などがあり、根本的な解決には至らない。
ＴＩ Ｔｅｃｈｎｉｃａｌ Ｗｈｉｔｅ Ｐａｐｅｒ，"Ａｃｈｉｅｖｉｎｇ ＧａＮ Ｐｒｏｄｕｃｔｓ ｗｉｔｈ Ｌｉｆｅｔｉｍｅ Ｒｅｌｉａｂｉｌｉｙ"（２０２１）．
本発明は、上記問題を解決するためになされたものであり、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、単結晶シリコン基板と、前記単結晶シリコン基板上にエピタキシャル成長させた３Ｃ－ＳｉＣ単結晶膜と、前記３Ｃ－ＳｉＣ単結晶膜上にエピタキシャル成長させた窒化物半導体層とを有する窒化物半導体層付き単結晶シリコン基板であって、前記単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上のものであることを特徴とする窒化物半導体層付き単結晶シリコン基板を提供する。
このような窒化物半導体層付き単結晶シリコン基板によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板となる。
このとき、前記３Ｃ－ＳｉＣ単結晶膜の厚さが、５０ｎｍ以上２００ｎｍ以下のものとすることができる。
これにより、より確実に、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板となり、また、ＡｌやＧａのメルトバックを十分に防ぐことができるものとなる。
このとき、前記窒化物半導体層が、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）を主成分とすることができる。
これにより、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径で有用な窒化物半導体層を有する単結晶シリコン基板となる。
本発明は、上記目的を達成するためになされたものであり、窒化物半導体層付き単結晶シリコン基板の製造方法であって、単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をエピタキシャル成長させる工程と、前記３Ｃ－ＳｉＣ単結晶膜上に窒化物半導体層をエピタキシャル成長させる工程とを有し、前記単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をエピタキシャル成長させる工程で、前記３Ｃ－ＳｉＣ単結晶膜の厚さを、２００ｎｍ以下とし、前記３Ｃ－ＳｉＣ単結晶膜上に前記窒化物半導体層をエピタキシャル成長させる工程を実施することにより、前記単結晶シリコン基板全体に転位を形成し、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、前記転位の密度を１０／ｃｍ２以上とすることを特徴とする窒化物半導体層付き単結晶シリコン基板の製造方法を提供する。
このような窒化物半導体層付き単結晶シリコン基板の製造方法によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を製造することができる。
以上のように、本発明の窒化物半導体層付き単結晶シリコン基板によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板となる。
本発明の窒化物半導体層付き単結晶シリコン基板の製造方法によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を製造することが可能となる。
本発明の窒化物半導体層付き単結晶シリコン基板の製造方法によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を製造することが可能となる。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、単結晶シリコン基板と、前記単結晶シリコン基板上にエピタキシャル成長させた３Ｃ－ＳｉＣ単結晶膜と、前記３Ｃ－ＳｉＣ単結晶膜上にエピタキシャル成長させた窒化物半導体層とを有する窒化物半導体層付き単結晶シリコン基板であって、前記単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上であるものであることを特徴とする窒化物半導体層付き単結晶シリコン基板により、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を提供できることを見出し、本発明を完成した。
Ｓｉ基板上にＳｉＣを成長させる構造は特許文献１～４にすでに開示されており、特に特許文献４では、段落［００３０］、［００３１］にＳｉＣの厚さが２ｎｍ以上３．５μｍと開示されているが、転位密度に関しての記述はない。また、そもそも厚いＳｉ基板を利用するのは、Ｓｉ基板で応力を受け止め変形しないようにするという思想であるが、本法は逆にＳｉ基板に均一に転位を入れることで、ウェーハの変形を緩和する方法であり、従来にはない全く新しい構想・方法である。
ＧａＮデバイスは、２次元電子ガス層を形成・利用するので大きな飽和ドリフト速度と電子移動度により、大きな電流密度を流せるヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の平面的な構造の横型デバイスであることから、非特許文献１にあるように、Ｓｉ基板に多数の転位が存在してもＧａＮ層に転位がなければ、問題はない。
ＧａＮデバイスは、２次元電子ガス層を形成・利用するので大きな飽和ドリフト速度と電子移動度により、大きな電流密度を流せるヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の平面的な構造の横型デバイスであることから、非特許文献１にあるように、Ｓｉ基板に多数の転位が存在してもＧａＮ層に転位がなければ、問題はない。
以下、本発明の実施形態に係る窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法について説明する。
（窒化物半導体層付き単結晶シリコン基板）
図１は、窒化物半導体層付き単結晶シリコン基板の一例を示す断面図である。
図１に示すように、窒化物半導体層付き単結晶シリコン基板１は、単結晶シリコン基板１０と、ＳｉＣ単結晶膜１１と、窒化物半導体層３１とを有する。
図１は、窒化物半導体層付き単結晶シリコン基板の一例を示す断面図である。
図１に示すように、窒化物半導体層付き単結晶シリコン基板１は、単結晶シリコン基板１０と、ＳｉＣ単結晶膜１１と、窒化物半導体層３１とを有する。
（単結晶シリコン基板）
単結晶シリコン基板１０の直径及び厚さは特に限定されない。
例えば、直径は５０ｍｍ～３００ｍｍ、あるいはそれ以上とすることができる。特に、２００ｍｍ、３００ｍｍといった大直径のものが好ましい。厚さは、通常の厚さである７７５μｍを基準として、７５０μｍ以上８００μｍ以下とする。７５０μｍ以上８００μｍ以下の単結晶シリコン基板１０を利用することにより、特別な加工を必要とせず、また窒化物半導体層付き単結晶シリコン基板１を用いたデバイスプロセスについても厚さが異なるウェーハを投入する際に懸念される、厚いウェーハを投入したことによる各種不具合を懸念する必要がなくなる。
単結晶シリコン基板１０の直径及び厚さは特に限定されない。
例えば、直径は５０ｍｍ～３００ｍｍ、あるいはそれ以上とすることができる。特に、２００ｍｍ、３００ｍｍといった大直径のものが好ましい。厚さは、通常の厚さである７７５μｍを基準として、７５０μｍ以上８００μｍ以下とする。７５０μｍ以上８００μｍ以下の単結晶シリコン基板１０を利用することにより、特別な加工を必要とせず、また窒化物半導体層付き単結晶シリコン基板１を用いたデバイスプロセスについても厚さが異なるウェーハを投入する際に懸念される、厚いウェーハを投入したことによる各種不具合を懸念する必要がなくなる。
単結晶シリコン基板１０の面方位は特に限定されない。
例えば、面方位は（１００）、（１１１）、（１１０）の何れかとすることができる。特に、単結晶シリコン基板１０の面方位は（１１１）とすることが好ましい。（１１１）基板は、例えば（１００）基板と比較して転位の滑りやすい方向（すべり面）が少なく、ウェーハの変形に対して強度があるからである。
例えば、面方位は（１００）、（１１１）、（１１０）の何れかとすることができる。特に、単結晶シリコン基板１０の面方位は（１１１）とすることが好ましい。（１１１）基板は、例えば（１００）基板と比較して転位の滑りやすい方向（すべり面）が少なく、ウェーハの変形に対して強度があるからである。
（３Ｃ－ＳｉＣ単結晶膜）
３Ｃ－ＳｉＣ単結晶膜１１の厚さは５０ｎｍ以上２００ｎｍ以下とするのが好ましい。５０ｎｍ以上であれば、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時のＡｌやＧａのメルトバックを十分に防ぐことができる。また、２００ｎｍ以下であれば、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時にウェーハ全面に転位を入れることができる。また、３Ｃ－ＳｉＣ成長による転位が伸展してしまい、割れやすくなるようなこともない。１００ｎｍ程度とすることが好ましい。
３Ｃ－ＳｉＣ単結晶膜１１の厚さは５０ｎｍ以上２００ｎｍ以下とするのが好ましい。５０ｎｍ以上であれば、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時のＡｌやＧａのメルトバックを十分に防ぐことができる。また、２００ｎｍ以下であれば、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時にウェーハ全面に転位を入れることができる。また、３Ｃ－ＳｉＣ成長による転位が伸展してしまい、割れやすくなるようなこともない。１００ｎｍ程度とすることが好ましい。
（窒化物半導体層３１）
窒化物半導体層３１は、中間層１２、デバイス層２１を有する。
デバイス層２１は、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３、電子供給層１４を有する。
窒化物半導体層３１の構造はあくまで例示であり、この構造に限定されるものではない。
窒化物半導体層３１は、中間層１２、デバイス層２１を有する。
デバイス層２１は、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３、電子供給層１４を有する。
窒化物半導体層３１の構造はあくまで例示であり、この構造に限定されるものではない。
窒化物半導体層３１を構成する窒化物半導体は、例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＳｃＮなどを用いることができる。
窒化物半導体層３１は、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）を主成分とすることが好ましい。例えばｘ＝０、ｙ＝０のときのＧａＮ、ｘ＝１、ｙ＝０のときのＡｌＮ、ｘ＝０、ｙ＝１のときのＩｎＮ、ｘ＝０．５、ｙ＝０．５のときのＡｌ０．５Ｉｎ０．５Ｎを主成分とする。
窒化物半導体層３１の厚さは０．１～１０μｍで、デバイスに合わせて設計することができる。
窒化物半導体層３１は、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）を主成分とすることが好ましい。例えばｘ＝０、ｙ＝０のときのＧａＮ、ｘ＝１、ｙ＝０のときのＡｌＮ、ｘ＝０、ｙ＝１のときのＩｎＮ、ｘ＝０．５、ｙ＝０．５のときのＡｌ０．５Ｉｎ０．５Ｎを主成分とする。
窒化物半導体層３１の厚さは０．１～１０μｍで、デバイスに合わせて設計することができる。
（中間層１２）
中間層１２は、デバイス層２１の結晶性改善や応力の制御のために挿入される緩衝層として働く。
中間層１２は、窒化物半導体で作製する。これにより、中間層１２をデバイス層２１と同一の設備で作製できる。
中間層１２は、デバイス層２１の結晶性改善や応力の制御のために挿入される緩衝層として働く。
中間層１２は、窒化物半導体で作製する。これにより、中間層１２をデバイス層２１と同一の設備で作製できる。
（デバイス層２１）
デバイス層２１は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましい。
高移動度トランジスタ（ＨＥＭＴ）構造は、デバイス層２１をＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３とその上に形成するＡｌＧａＮからなる電子供給層１４で構成する。
デバイス層２１は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましい。
高移動度トランジスタ（ＨＥＭＴ）構造は、デバイス層２１をＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３とその上に形成するＡｌＧａＮからなる電子供給層１４で構成する。
（ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３）
ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３は、窒化物半導体であるので、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３を、電子供給層１４及び中間層１２と同一の設備で作製できる。
ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３は、窒化物半導体であるので、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３を、電子供給層１４及び中間層１２と同一の設備で作製できる。
（電子供給層１４）
電子供給層１４も、窒化物半導体であるので、電子供給層１４を、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３及び中間層１２と同一の設備で作製できる。
電子供給層１４も、窒化物半導体であるので、電子供給層１４を、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３及び中間層１２と同一の設備で作製できる。
以上の構成を有する窒化物半導体層付き単結晶シリコン基板１は、単結晶シリコン基板１０全体に転位を形成し、単結晶シリコン基板１０に転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、転位の密度を１０／ｃｍ２以上とするものとなる。
Ｓｉ基板の全面に長さが１ｍｍ以上の転位を１０／ｃｍ２以上の密度で形成するように、転位を高密度で形成することで、ＧａＮとＳｉの線膨張係数の違いによるウェーハの反りを低減することが可能になる。
ＧａＮデバイスは、２次元電子ガス層を形成・利用するので大きな飽和ドリフト速度と電子移動度により、大きな電流密度を流せるヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の平面的な構造の横型デバイスであることから、非特許文献１にあるように、Ｓｉ基板に多数の転位が存在してもＧａＮ層に転位がなければ、問題はない。
これにより、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を提供できるものとなる。
Ｓｉ基板の全面に長さが１ｍｍ以上の転位を１０／ｃｍ２以上の密度で形成するように、転位を高密度で形成することで、ＧａＮとＳｉの線膨張係数の違いによるウェーハの反りを低減することが可能になる。
ＧａＮデバイスは、２次元電子ガス層を形成・利用するので大きな飽和ドリフト速度と電子移動度により、大きな電流密度を流せるヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の平面的な構造の横型デバイスであることから、非特許文献１にあるように、Ｓｉ基板に多数の転位が存在してもＧａＮ層に転位がなければ、問題はない。
これにより、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を提供できるものとなる。
（窒化物半導体層付き単結晶シリコン基板の製造方法）
図２は、窒化物半導体層付き単結晶シリコン基板の製造方法の一例を示すフロー概略図である。
図２に示すように、本発明の実施形態に係る窒化物半導体層付き単結晶シリコン基板１の製造方法は、単結晶シリコン基板１０上に３Ｃ－ＳｉＣ単結晶膜１１をエピタキシャル成長させる工程（以下、第１工程）と、３Ｃ－ＳｉＣ単結晶膜１１上に窒化物半導体層３１をエピタキシャル成長させる工程（以下、第２工程）とを有する。
図２は、窒化物半導体層付き単結晶シリコン基板の製造方法の一例を示すフロー概略図である。
図２に示すように、本発明の実施形態に係る窒化物半導体層付き単結晶シリコン基板１の製造方法は、単結晶シリコン基板１０上に３Ｃ－ＳｉＣ単結晶膜１１をエピタキシャル成長させる工程（以下、第１工程）と、３Ｃ－ＳｉＣ単結晶膜１１上に窒化物半導体層３１をエピタキシャル成長させる工程（以下、第２工程）とを有する。
（第１工程）
（単結晶シリコン基板準備）
まず、単結晶シリコン基板１０を準備する。
例えば、厚さ７７５μｍ、面方位＜１１１＞のものを準備する。
（単結晶シリコン基板準備）
まず、単結晶シリコン基板１０を準備する。
例えば、厚さ７７５μｍ、面方位＜１１１＞のものを準備する。
（酸化膜除去）
減圧（ＲＰ）－ＣＶＤ装置に、単結晶シリコン基板１０を配置し、表面の自然酸化膜を水素ベイク（Ｈ２アニール）により除去する。
酸化膜が残っていると、単結晶シリコン基板１０上にＳｉＣの核形成が出来なくなってしまう。
この時のＨ２アニールは、温度が１０００℃以上１２００℃以下の条件とすることが好ましい。温度が１０００℃より低いと自然酸化膜の残留を防ぐために処理時間を長時間にする必要があり、また１２００℃よりも高温ではＲＰ－ＣＶＤ装置のウェーハ支持を起点としたスリップの発生の懸念があり好ましくない。このときのＨ２アニールの圧力や時間は自然酸化膜が除去できればよく、特に制約はない。
減圧（ＲＰ）－ＣＶＤ装置に、単結晶シリコン基板１０を配置し、表面の自然酸化膜を水素ベイク（Ｈ２アニール）により除去する。
酸化膜が残っていると、単結晶シリコン基板１０上にＳｉＣの核形成が出来なくなってしまう。
この時のＨ２アニールは、温度が１０００℃以上１２００℃以下の条件とすることが好ましい。温度が１０００℃より低いと自然酸化膜の残留を防ぐために処理時間を長時間にする必要があり、また１２００℃よりも高温ではＲＰ－ＣＶＤ装置のウェーハ支持を起点としたスリップの発生の懸念があり好ましくない。このときのＨ２アニールの圧力や時間は自然酸化膜が除去できればよく、特に制約はない。
（ＳｉＣの核形成及び３Ｃ－ＳｉＣ単結晶膜形成）
図３は、３Ｃ－ＳｉＣ単結晶膜を成長させたときの断面構造の一例である。
原料ガスとしてプロパンガスのような炭化ガスを導入しながら、３００℃以上９５０℃以下の範囲の温度から１０００℃以上１２００℃未満の範囲の温度まで徐々に昇温させる。これにより、単結晶シリコン基板１０の表面にＳｉＣの核形成及びそれに続いて３Ｃ－ＳｉＣ単結晶膜１１の形成を行う。
成長時の昇温レートは０．５から５℃／ｍｉｎの範囲とする。１℃／ｍｉｎ程度とすることが好ましい。
次に、３Ｃ－ＳｉＣ単結晶膜の形成工程として単結晶シリコン基板温度を８００℃以上１２００℃未満の温度まで加熱して、ＳｉＣの原料ガスとしてモノメチルシランないしはトリメチルシランを導入する。これにより、３Ｃ－ＳｉＣ単結晶膜１１の形成を行う。
このとき、所定の温度まで昇温したのちに、そこで成長を止めてもよいし、所定の膜厚になるまで成長を継続させてもよい。あるいは、昇温の途中で所定の膜厚に達したら、そこで成長を止めても構わない。温度を変化させながら成長することで、成長モードを連続的に変化させながら成長させることで成膜速度を徐々に高速化させることが可能になる。
図３は、３Ｃ－ＳｉＣ単結晶膜を成長させたときの断面構造の一例である。
原料ガスとしてプロパンガスのような炭化ガスを導入しながら、３００℃以上９５０℃以下の範囲の温度から１０００℃以上１２００℃未満の範囲の温度まで徐々に昇温させる。これにより、単結晶シリコン基板１０の表面にＳｉＣの核形成及びそれに続いて３Ｃ－ＳｉＣ単結晶膜１１の形成を行う。
成長時の昇温レートは０．５から５℃／ｍｉｎの範囲とする。１℃／ｍｉｎ程度とすることが好ましい。
次に、３Ｃ－ＳｉＣ単結晶膜の形成工程として単結晶シリコン基板温度を８００℃以上１２００℃未満の温度まで加熱して、ＳｉＣの原料ガスとしてモノメチルシランないしはトリメチルシランを導入する。これにより、３Ｃ－ＳｉＣ単結晶膜１１の形成を行う。
このとき、所定の温度まで昇温したのちに、そこで成長を止めてもよいし、所定の膜厚になるまで成長を継続させてもよい。あるいは、昇温の途中で所定の膜厚に達したら、そこで成長を止めても構わない。温度を変化させながら成長することで、成長モードを連続的に変化させながら成長させることで成膜速度を徐々に高速化させることが可能になる。
このときの３Ｃ－ＳｉＣ単結晶膜１１の厚さは５０ｎｍ以上２００ｎｍ以下とする。５０ｎｍ以上とすることで、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時のＡｌやＧａのメルトバックを十分に防ぐことができる。また、２００ｎｍ以下とすることで、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時にウェーハ全面に転位を入れることができる。また、３Ｃ－ＳｉＣ成長による転位が伸展してしまい、割れやすくなることもない。１００ｎｍ程度とすることが好ましい。
（第２工程）
第２工程は、窒化物半導体層３１を３Ｃ－ＳｉＣ単結晶膜１１上に気相成長で作製する工程である。
第１工程で、３Ｃ－ＳｉＣ単結晶膜１１の厚さを、２００ｎｍ以下とし、第２工程を実施することにより、単結晶シリコン基板１０の全体に転位を形成し、単結晶シリコン基板１０に転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、転位の密度を１０／ｃｍ２以上とする。
第２工程は、窒化物半導体層３１を３Ｃ－ＳｉＣ単結晶膜１１上に気相成長で作製する工程である。
第１工程で、３Ｃ－ＳｉＣ単結晶膜１１の厚さを、２００ｎｍ以下とし、第２工程を実施することにより、単結晶シリコン基板１０の全体に転位を形成し、単結晶シリコン基板１０に転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、転位の密度を１０／ｃｍ２以上とする。
以下に、本発明の実施に好適な窒化物半導体層３１の成長方法を示す。
［１］反応炉への導入する工程
３Ｃ－ＳｉＣ単結晶膜１１を成長させた単結晶シリコン基板１０を、薬品によりクリーニングし、ＭＯＶＰＥ装置の反応炉内に導入する。
次に、窒素などの高純度不活性ガスで炉内を満たして、炉内を高純度不活性ガスで置換する。
３Ｃ－ＳｉＣ単結晶膜１１を成長させた単結晶シリコン基板１０を、薬品によりクリーニングし、ＭＯＶＰＥ装置の反応炉内に導入する。
次に、窒素などの高純度不活性ガスで炉内を満たして、炉内を高純度不活性ガスで置換する。
［２］基板表面を炉内でクリーニングする工程
３Ｃ－ＳｉＣ単結晶膜１１を成長させた単結晶シリコン基板１０を炉内で加熱して、当該基板の表面をクリーニングする。
炉内の圧力を５０ｍｂａｒに減圧した後にクリーニングを実施する。
炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。
炉内に、水素あるいは窒素を供給した状態で１０分間クリーニングを行う。
クリーニングを行う温度は、基板表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０５０℃でクリーニングを行うことで清浄な表面を得ることができる。
３Ｃ－ＳｉＣ単結晶膜１１を成長させた単結晶シリコン基板１０を炉内で加熱して、当該基板の表面をクリーニングする。
炉内の圧力を５０ｍｂａｒに減圧した後にクリーニングを実施する。
炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。
炉内に、水素あるいは窒素を供給した状態で１０分間クリーニングを行う。
クリーニングを行う温度は、基板表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０５０℃でクリーニングを行うことで清浄な表面を得ることができる。
［３］中間層１２を成長させる工程
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ、Ｇａ、Ｎ源となるガスを導入することによって、基板上に、ＡｌＮあるいはＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）からなる中間層１２をエピタキシャル成長させる。
この工程では、例えば炉内圧力５０ｍｂａｒ、基板温度１１２０℃で成長を行う。
Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、ＴＭＧａの流量を設定する。
この工程では、ＴＭＡｌの流量を標準状態で０．２４Ｌ／ｍｉｎ（２４０ｓｃｃｍ）、ＮＨ３の流量は２Ｌ／ｍｉｎ（２０００ｓｃｃｍ）でＡｌＮの成長を行う。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは、例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ、Ｇａ、Ｎ源となるガスを導入することによって、基板上に、ＡｌＮあるいはＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）からなる中間層１２をエピタキシャル成長させる。
この工程では、例えば炉内圧力５０ｍｂａｒ、基板温度１１２０℃で成長を行う。
Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、ＴＭＧａの流量を設定する。
この工程では、ＴＭＡｌの流量を標準状態で０．２４Ｌ／ｍｉｎ（２４０ｓｃｃｍ）、ＮＨ３の流量は２Ｌ／ｍｉｎ（２０００ｓｃｃｍ）でＡｌＮの成長を行う。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは、例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
中間層１２上に、ＭＯＶＰＥ法やスパッタリングなどの気相成長で、窒化物半導体の薄膜からなるデバイス層２１を作製する。デバイス層２１は、例えばＭＯＶＰＥ法を用いて９００℃～１３５０℃で作製する。
［４］ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３を成長させる工程
この工程では、規定の炉内圧力および基板温度において、原料であるＧａ、Ｎ源となるガスを導入することによって、中間層１２上に、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３をエピタキシャル成長させる。
この工程では、例えば炉内圧力は２００ｍｂａｒ、基板温度１１２０℃で成長を行う。
Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、 ＴＭＧａの流量を設定する。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは、例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
この工程では、規定の炉内圧力および基板温度において、原料であるＧａ、Ｎ源となるガスを導入することによって、中間層１２上に、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３をエピタキシャル成長させる。
この工程では、例えば炉内圧力は２００ｍｂａｒ、基板温度１１２０℃で成長を行う。
Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、 ＴＭＧａの流量を設定する。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは、例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
［５］電子供給層１４を成長させる工程
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ、Ｇａ、Ｎ源となるガスを導入することによって、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３上に、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなる電子供給層１４をエピタキシャル成長させる。
この工程では、例えば炉内圧力は１５０ｍｂａｒ、基板温度１１２０℃で成長を行う。
Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いた。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、ＴＭＧａの流量を設定する。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ、Ｇａ、Ｎ源となるガスを導入することによって、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３上に、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなる電子供給層１４をエピタキシャル成長させる。
この工程では、例えば炉内圧力は１５０ｍｂａｒ、基板温度１１２０℃で成長を行う。
Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いた。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、ＴＭＧａの流量を設定する。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
以上の工程により、割れなく、単結晶シリコン基板１０の全体に転位を発生させることが可能である。また、単結晶シリコン基板１０に転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上のものにできる。
３Ｃ－ＳｉＣ単結晶膜を厚さ２００ｎｍ以下として形成する工程のあとに、ＡｌＮ、ＧａＮの成長を行うと、このＳｉ基板の全面に長さが１ｍｍ以上の転位を１０／ｃｍ２以上の密度で形成することができ、このように転位を高密度で形成することで、ＧａＮとＳｉの線膨張係数の違いによるウェーハの反りを低減することが可能になる。
３Ｃ－ＳｉＣ単結晶膜を厚さ２００ｎｍ以下として形成する工程のあとに、ＡｌＮ、ＧａＮの成長を行うと、このＳｉ基板の全面に長さが１ｍｍ以上の転位を１０／ｃｍ２以上の密度で形成することができ、このように転位を高密度で形成することで、ＧａＮとＳｉの線膨張係数の違いによるウェーハの反りを低減することが可能になる。
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
（実施例１）
まず、直径３００ｍｍ（１１１）ボロンドープの通常抵抗の単結晶シリコン基板（抵抗率：１０Ω・ｃｍ、板厚７７５μｍ）を準備した。
次に、ＲＰ－ＣＶＤ装置の反応炉内のサセプター上にウェーハを配置し、１０８０℃で１分間のＨ２アニールを行った。
続いて、炉内温度を３００℃まで降温させた後、昇温レート１℃／ｓｅｃで１１３０℃まで昇温させながらトリメチルシランガスを導入してＳｉＣの核形成工程とそれに続く３Ｃ－ＳｉＣ単結晶膜の形成を行った。この時の成長圧力は一律１００Ｔｏｒｒとした。１１３０℃まで到達後１０ｍｉｎ保持し、３Ｃ－ＳｉＣ単結晶膜の成長を行った（膜厚：１００ｎｍ）。
まず、直径３００ｍｍ（１１１）ボロンドープの通常抵抗の単結晶シリコン基板（抵抗率：１０Ω・ｃｍ、板厚７７５μｍ）を準備した。
次に、ＲＰ－ＣＶＤ装置の反応炉内のサセプター上にウェーハを配置し、１０８０℃で１分間のＨ２アニールを行った。
続いて、炉内温度を３００℃まで降温させた後、昇温レート１℃／ｓｅｃで１１３０℃まで昇温させながらトリメチルシランガスを導入してＳｉＣの核形成工程とそれに続く３Ｃ－ＳｉＣ単結晶膜の形成を行った。この時の成長圧力は一律１００Ｔｏｒｒとした。１１３０℃まで到達後１０ｍｉｎ保持し、３Ｃ－ＳｉＣ単結晶膜の成長を行った（膜厚：１００ｎｍ）。
次に、３Ｃ－ＳｉＣ単結晶膜の成長を行った基板をＭＯＣＶＤ装置の反応炉内に導入し、窒素で置換を行い、大気中の酸素や水分を除去した。
続いて炉内を５０ｍｂａｒに減圧した後、１０５０℃まで昇温し、水素雰囲気で１０分間保持することで表層のクリーニングを行った。
続いて炉内を５０ｍｂａｒに減圧した後、１０５０℃まで昇温し、水素雰囲気で１０分間保持することで表層のクリーニングを行った。
次に、緩衝層となる中間層を成膜するため、炉内圧力を５０ｍｂａｒ、基板温度を１０２０℃に保持し、Ａｌ源となるトリメチルアルミニウムとＧａ源となるトリメチルガリウム、窒素源となるアンモニアを炉内に導入して、ＡｌＮを１８０ｎｍ、ＡｌＧａＮを５８０ｎｍ成膜した。
次に、窒化ガリウム層を成長するため炉内圧力を２００ｍｂａｒ、基板温度１１２０℃に保持して、トリメチルガリウムとアンモニアを炉内に導入し、ＧａＮを９００ｎｍ成膜した。
続いて、電荷供給層となるＡｌＧａＮを成長させた。具体的には、炉内圧力２００ｍｂａｒ、基板温度１１２０℃で、Ａｌ０．２５Ｇａ０．７５Ｎを２５ｎｍ成長させた。
以上により、単結晶シリコン基板（７７５μｍ）／３Ｃ－ＳｉＣ単結晶膜（１００ｎｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる実施例１基板を作製した。
図４は、実施例１基板のＸＲＴ測定結果である。
図４から、単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上であることが分かった。
以上により、単結晶シリコン基板（７７５μｍ）／３Ｃ－ＳｉＣ単結晶膜（１００ｎｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる実施例１基板を作製した。
図４は、実施例１基板のＸＲＴ測定結果である。
図４から、単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上であることが分かった。
（比較例１）
単結晶シリコン基板の厚さを１．５ｍｍに設定し、３Ｃ－ＳｉＣを成長せずに、ＧａＮ成長を行った他は実施例１と同様にして、比較例１基板を作製した。
つまり、単結晶シリコン基板（１．５ｍｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例１基板を作製した。
図５は、比較例１基板のＸＲＴ測定結果である。
図５から、ウェーハが割れており、また、単結晶シリコン基板の装置サセプター部に当接する部分に特異的に転位が発生していることが分かった。
単結晶シリコン基板の厚さを１．５ｍｍに設定し、３Ｃ－ＳｉＣを成長せずに、ＧａＮ成長を行った他は実施例１と同様にして、比較例１基板を作製した。
つまり、単結晶シリコン基板（１．５ｍｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例１基板を作製した。
図５は、比較例１基板のＸＲＴ測定結果である。
図５から、ウェーハが割れており、また、単結晶シリコン基板の装置サセプター部に当接する部分に特異的に転位が発生していることが分かった。
（比較例２）
単結晶シリコン基板の厚さを１．５ｍｍに設定し、３Ｃ－ＳｉＣを３００ｎｍ成長させて、ＧａＮ成長を行った他は実施例１と同様にして、比較例２基板を作製した。
つまり、単結晶シリコン基板（１．５ｍｍ）／３Ｃ－ＳｉＣ単結晶膜（３００ｎｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例２基板を作製した。
図６は、比較例２基板のＸＲＴ測定結果である。
図６から、ウェーハが割れており、また、単結晶シリコン基板の装置サセプター部に当接する部分に特異的に転位が発生していることが分かった。
単結晶シリコン基板の厚さを１．５ｍｍに設定し、３Ｃ－ＳｉＣを３００ｎｍ成長させて、ＧａＮ成長を行った他は実施例１と同様にして、比較例２基板を作製した。
つまり、単結晶シリコン基板（１．５ｍｍ）／３Ｃ－ＳｉＣ単結晶膜（３００ｎｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例２基板を作製した。
図６は、比較例２基板のＸＲＴ測定結果である。
図６から、ウェーハが割れており、また、単結晶シリコン基板の装置サセプター部に当接する部分に特異的に転位が発生していることが分かった。
（比較例３）
３Ｃ－ＳｉＣを成長せずに、ＧａＮ成長を行った他は実施例１と同様にして、比較例３基板を作製した。
つまり、単結晶シリコン基板（７７５μｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例３基板を作製した。
ＧａＮ工程中にウェーハが破損した。
３Ｃ－ＳｉＣを成長せずに、ＧａＮ成長を行った他は実施例１と同様にして、比較例３基板を作製した。
つまり、単結晶シリコン基板（７７５μｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例３基板を作製した。
ＧａＮ工程中にウェーハが破損した。
以上のとおり、本発明の実施例によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない大直径の窒化物半導体層付き単結晶シリコン基板を製造することができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…窒化物半導体層付き単結晶シリコン基板、 １０…単結晶シリコン基板、 １１…３Ｃ－ＳｉＣ単結晶膜、 １２…中間層、 １３…ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層、 １４…電子供給層、 ２１…デバイス層、 ３１…窒化物半導体層。
Claims (4)
- 単結晶シリコン基板と、前記単結晶シリコン基板上にエピタキシャル成長させた３Ｃ－ＳｉＣ単結晶膜と、前記３Ｃ－ＳｉＣ単結晶膜上にエピタキシャル成長させた窒化物半導体層とを有する窒化物半導体層付き単結晶シリコン基板であって、前記単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上のものであることを特徴とする窒化物半導体層付き単結晶シリコン基板。
- 前記３Ｃ－ＳｉＣ単結晶膜の厚さが、５０ｎｍ以上２００ｎｍ以下のものであることを特徴とする請求項１に記載の窒化物半導体層付き単結晶シリコン基板。
- 前記窒化物半導体層が、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）を主成分とするものであることを特徴とする請求項１又は２に記載の窒化物半導体層付き単結晶シリコン基板。
- 窒化物半導体層付き単結晶シリコン基板の製造方法であって、単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をエピタキシャル成長させる工程と、前記３Ｃ－ＳｉＣ単結晶膜上に窒化物半導体層をエピタキシャル成長させる工程とを有し、前記単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をエピタキシャル成長させる工程で、前記３Ｃ－ＳｉＣ単結晶膜の厚さを、２００ｎｍ以下とし、前記３Ｃ－ＳｉＣ単結晶膜上に前記窒化物半導体層をエピタキシャル成長させる工程を実施することにより、前記単結晶シリコン基板全体に転位を形成し、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、前記転位の密度を１０／ｃｍ２以上とすることを特徴とする窒化物半導体層付き単結晶シリコン基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022147942A JP2024042982A (ja) | 2022-09-16 | 2022-09-16 | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
| PCT/JP2023/025789 WO2024057698A1 (ja) | 2022-09-16 | 2023-07-12 | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022147942A JP2024042982A (ja) | 2022-09-16 | 2022-09-16 | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024042982A true JP2024042982A (ja) | 2024-03-29 |
Family
ID=90274611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022147942A Pending JP2024042982A (ja) | 2022-09-16 | 2022-09-16 | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2024042982A (ja) |
| WO (1) | WO2024057698A1 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006004870A1 (de) * | 2006-02-02 | 2007-08-16 | Siltronic Ag | Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur |
| CN101017864A (zh) * | 2006-02-08 | 2007-08-15 | 中国科学院半导体研究所 | 具有超薄碳化硅中间层的硅基可协变衬底及制备方法 |
| JP2009065082A (ja) * | 2007-09-10 | 2009-03-26 | Covalent Materials Corp | 化合物半導体基板 |
| JP6052570B2 (ja) * | 2012-02-28 | 2016-12-27 | エア・ウォーター株式会社 | 半導体基板の製造方法 |
| JP7290135B2 (ja) * | 2020-05-12 | 2023-06-13 | 信越半導体株式会社 | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 |
| CN118202096A (zh) * | 2021-11-08 | 2024-06-14 | 信越半导体株式会社 | 异质外延片的制造方法 |
-
2022
- 2022-09-16 JP JP2022147942A patent/JP2024042982A/ja active Pending
-
2023
- 2023-07-12 WO PCT/JP2023/025789 patent/WO2024057698A1/ja unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024057698A1 (ja) | 2024-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5705399B2 (ja) | 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法 | |
| JP4335187B2 (ja) | 窒化物系半導体装置の製造方法 | |
| JP3239622B2 (ja) | 半導体薄膜の形成方法 | |
| US9437688B2 (en) | High-quality GaN high-voltage HFETs on silicon | |
| JP2006237582A (ja) | 結晶窒化ガリウムベースの化合物の成長方法及び窒化ガリウムベース化合物を含む半導体デバイス | |
| JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
| US8563442B2 (en) | Method for manufacturing nitrogen compound semiconductor substrate and nitrogen compound semiconductor substrate, and method for manufacturing single crystal SiC substrate and single crystal SiC substrate | |
| JP2006062931A (ja) | サファイア基板とその熱処理方法、及び結晶成長方法 | |
| CN116666196A (zh) | 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法 | |
| EP4299802A1 (en) | Nitride semiconductor substrate and manufacturing method therefor | |
| WO2024057698A1 (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 | |
| JP2005183524A (ja) | エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法 | |
| JP2006222402A (ja) | 窒化ガリウム系化合物半導体および製造方法 | |
| JP2005005723A (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
| WO2023132191A1 (ja) | 窒化物半導体基板及びその製造方法 | |
| JP4545389B2 (ja) | エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法 | |
| JP2004099405A (ja) | 窒化物半導体積層体及びその成長方法 | |
| TWI752256B (zh) | 基底及其製備方法 | |
| JP2005045153A (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
| JP4524630B2 (ja) | Ｈｅｍｔ用エピタキシャルウェハの製造方法 | |
| KR100839224B1 (ko) | ＧａＮ 후막의 제조방법 | |
| JP2024060665A (ja) | 窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板 | |
| JP2012121771A (ja) | 窒化ガリウム基板 | |
| JP2004022581A (ja) | エピタキシャル成長による半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240221 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240530 |