JP2006237582A - 結晶窒化ガリウムベースの化合物の成長方法及び窒化ガリウムベース化合物を含む半導体デバイス - Google Patents

結晶窒化ガリウムベースの化合物の成長方法及び窒化ガリウムベース化合物を含む半導体デバイス Download PDF

Info

Publication number
JP2006237582A
JP2006237582A JP2006013960A JP2006013960A JP2006237582A JP 2006237582 A JP2006237582 A JP 2006237582A JP 2006013960 A JP2006013960 A JP 2006013960A JP 2006013960 A JP2006013960 A JP 2006013960A JP 2006237582 A JP2006237582 A JP 2006237582A
Authority
JP
Japan
Prior art keywords
nucleation
layer
gan
nucleation layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006013960A
Other languages
English (en)
Inventor
Chia-Ming Lee
李家銘
Tsung Liang Chen
陳宗良
I-Ling Chen
陳怡伶
Yu-Chuan Liu
劉育全
▲き▼振瀛
Jen-Inn Chyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tekcore Co Ltd
Original Assignee
Tekcore Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tekcore Co Ltd filed Critical Tekcore Co Ltd
Publication of JP2006237582A publication Critical patent/JP2006237582A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板との格子不整合を補償出来かつ紫外線放射の吸収を減少するような改良された特性を現わす、結晶ＧａＮベース材料を成長する方法を提供すること。
【解決手段】結晶ＧａＮベース材料を形成する方法において、第１の核生成層が、第１の温度で基板上に形成され、それに続いて、第１の温度とは異なる第２の温度で第２の核生成層を形成する。第１と第２の核生成層は、ＡｌxＩｎyＧａ(1-x-y)Ｎよりなる。引き続いて、結晶ＧａＮベース化合物の層が、第２の核生成層上にエピタキシ成長される。
【選択図】図１

Description

本発明は、一般的に、結晶窒化ガリウム（ＧａＮ）ベース半導体デバイスの製造に関し、より具体的には、結晶ＧａＮベース化合物を形成する方法及び同ＧａＮベース化合物を含む半導体デバイスに関する。
ＧａＮ半導体化合物ベースの発光デバイスやトランジスタデバイスのような電子デバイスは、電子工業の分野で集中的な研究及び開発を受けている。ＧａＮベーストランジスタデバイスに対して、ＧａＮベース半導体化合物の有利な特徴は、高電子移動度及び飽和速度（約２．５×１０7ｃｍ／ｓ）、並びに高破壊電界（約５×１０6Ｖ／ｃｍ）を含み、これらは、特に高電力及び高温用途においてＧａＮトランジスタデバイスを有利にする。
発光デバイスにおいて、多層構造は、通常、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ等のＧａＮベース化合物に基づく材料から形成される。形成された多層構造は、ｎタイプクラッド層とｐタイプクラッド層とに挟まれた発光層を含む。
それが、トランジスタでの実施であろうと発光デバイスでの実施であろうと、ＧａＮベース化合物は、通常、基板上にエピタキシャル層の形態で蒸着される。この蒸着プロセスでは、エピタキシャルＧａＮベース層の結晶品質は、半導体デバイスの性能に対する決定的ファクタである。これに関して、多くのアプローチが、現在、従来の技術で知られている。
従来、気相エピタキシ成長方法が、基板上にＧａＮベース層を形成するために実施されている。しかしながら、従来使用されている基板材料は、ＧａＮベース層の結晶構造と整合しない格子構造を有するか、或いは高密度の転位を有する。この問題を解決するために、従来の公知技術は、サファイア等よりなる基板上に９００℃以下の低温でＡｌＮやＡｌＧａＮからなるバッファ層を蒸着し、次にこのバッファ層上にＧａＮベース層が成長することよりなる。この技術は、例えば、特開昭６３−１８８９３８号に記述されており、この公報の開示内容は、参照によってここに組み込まれる。介在バッファ層は、基板とＧａＮベース化合物との間の格子不整合に起因する転位を減少するのに寄与出来、それによって、ＧａＮベース化合物の結晶化度と形態を改良する。
従来公知の他の技術は、基板上の第１のＧａＮベース層及び酸化ケイ素や窒化ケイ素のような保護フィルムを退行して選択的にＧａＮベース層の領域を被覆する。次に、第２のＧａＮベース層が、保護フィルムによって被覆されていない領域の第１のＧａＮベース層上に成長させる。保護フィルムは、基板のインターフェースに垂直な方向へのスルー転位の伝播を防止する。この技術は、例えば、特開平１０−３１２９７１号に記述されており、この公報の開示内容は、参照によってここに組み込まれる。
前述の技術は、幾つかの態様において満足な結果を提供出来ない。特に、ＧａＮベース層と基板との間に形成されたバッファ層は、発光デバイスの実施において紫外線波長を過剰に吸収する可能性がある。更に、窒化ケイ素や酸化ケイ素の介在は、半導体デバイスの電気的特性に影響を及ぼす。
従って、基板との格子不整合を補償出来かつ紫外線放射の吸収を減少するような改良された特性を現わす、結晶ＧａＮベース材料を成長する方法が、現在、必要である。
本出願は、結晶ＧａＮベース化合物を形成する方法及びＧａＮベース化合物を含む半導体デバイスを記述する。
一実施の形態において、結晶ＧａＮベース化合物を形成する方法は、第１の処理温度で基板上に第１の核生成層を形成することと、第１の処理温度とは異なる第２の処理温度で第１の核生成層上に第２の核生成層を形成することと、第２の核生成層上にエピタキシャルＧａＮベース層を形成することと、を備える。
一実施の形態において、第１の処理温度は、約１０００℃と１２００℃との間である。他の実施の形態において、第２の処理温度は、約４００℃と１０００℃との間である。幾つかの実施の形態において、第１の核生成層は、約１０Åと１００Åの間の厚みで形成される。他の実施の形態において、第２の核生成層は、約３００Åと２０００Åの間の厚みで形成される。
一実施の形態において、ＧａＮベース半導体デバイスは、基板と、基板上に形成された結晶ＧａＮベース層と、基板と結晶ＧａＮベース層との間に介在される少なくとも二つの核生成層と、を備える。幾つかの実施の形態において、二つの核生成層は、異なる温度で形成される。幾つかの他の変更例では、二つの核生成層の一方は、約３００Åと２０００Åの間の厚みを有し、他方の核生成層は、約１０Åと１００Åの間の厚みを有する。幾つかの変更実施の形態では、二つの核生成層の少なくとも一方は、ＡｌxＩｎyＧａ(1-x-y)Ｎを含み、ｘ、ｙ、及び（１−ｘ−ｙ）は、０乃至１の範囲内である。
前述は、概要であり、特許請求の範囲を制限するように解釈されるべきではない。ここで開示される動作及び構造は、多くの方法で実施されることが出来、且つこのような変更や修正は、本発明から逸脱することなく且つより広い態様で行われ得る。本発明の他の態様、発明の特徴、及び利点は、請求項によって単独で定義されるように、以下で述べられる、非制限的詳細な説明において述べられる。
この出願は、少なくとも３つの蒸着ステップを含む、結晶ＧａＮベース化合物の成長プロセスを記述する。第１の核生成層が第１の温度でベースとなる基板上に形成され、それに、第１の温度とは異なる第２の温度での第２の核生成層の形成が続く。第１と第２の核生成層は、化学式ＡｌxＩｎyＧａ(1-x-y)Ｎで表される化合物を含む。引き続いて、結晶ＧａＮベース化合物の層は、第２の核生成層上にエピタキシ成長される。
“ＧａＮベース化合物や層”は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ、及びＮ元素を有するＡｌ、Ｉｎ、及びＧａとの任意の組合せを含むことを意味する。第１と第２の核生成層及びＧａＮベース化合物を形成するための適切な方法は、金属−有機物気相エピタキシ（ＭＯＶＰＥ）成長蒸着、分子ビームエピタキシ（ＭＢＥ）成長蒸着、水素化物気相エピタキシ（ＨＶＰＥ）成長蒸着等の種々の気相成長プロセスを含む。
図１は、本発明の実施の形態に従う結晶ＧａＮベース化合物を形成する方法で実施されるＭＯＶＰＥ反応器の概略図である。反応器１００は、反応室１０２を含み、その中で、基板１０４は、蒸着プロセスを受けるために、サセプタ１０６上に配される。加熱デバイス１０８は、基板１０４を加熱するためにサセプタ１０６に取り付けられる。ガス状化学物質が、容器１１２に夫々接続する入口チューブ１１０を介して反応室１０２に導入される。機械ポンプ１１４は、反応室１０２から出口チューブ１１６を介してガスを排出するために動作可能である。更に、制御及び調節機構１１８が、機械ポンプ１１４に接続しており反応室１０２内の圧力を調節する。
図２Ａ乃至２Ｄは、本発明の実施の形態に従う結晶ＧａＮベース化合物を形成するプロセスの概略図である。一実施の形態において、結晶ＧａＮベース化合物は、サファイアベース基板上に形成されるＧａＮ層であるが、当業者には、ＧａＮ層は、シリコン基板、シリコンカーバイド（ＳｉＣ）基板等の異なる材料から造られるベース基板上に又は先に形成された異なる材料の層を含む基板上に形成されてもよいことが、容易に理解される。
図２Ａは、本発明の実施の形態に従う基板に適用される初期熱洗浄プロセスを示す概略図である。主面のようなＣ面を有するサファイア基板２０２は、最初に熱洗浄プロセスを受ける。一実施の形態に従って、熱洗浄プロセスは、基板２０２を１０００℃よりも上の温度に加熱し、約１０００ミリバールに保たれる加圧環境に約５ｓｌｍ（標準リットル／分）でＨ2及び／又はＮ2を導入することを含む。
図２Ｂは、本発明の実施の形態に従う基板２０２上でのＡｌxＩｎyＧａ(1-x-y)Ｎよりなる第１の核生成層２０４のＭＯＶＰＥ成長を示す概略図であり、ここでｘ、ｙ、及び（１−ｘ−ｙ）は、０乃至１の範囲内である。この実施の形態は、例示として、ＡｌＧａＮ、（即ち、ｘ＝１及びｙ＝０である）よりなる核生成層２０４を実行する。しかしながら、当業者は、核生成層の組成が、ｘとｙの値を介して適切に調節され得ることを理解している。洗浄された基板２０２は、約１０００℃と１２００℃との間の温度にされる。次に、アンモニアガス（ＮＨ3）が、約５０００ｓｃｃｍの流量で送られると共に、トリメチルガリウム（ＴＭＧａ）とトリメチルアルミニウム（ＴＭＡｌ）が、約１１０ミリバールの圧力に保たれた反応室に約２．５ｓｃｃｍ及び７．５ｓｃｃｍの夫々の流量で導入される。それによって、ＡｌＧａＮから形成される第１の核生成層２０４がサファイア基板２０２上で成長する。第１の核生成層２０４は、約１０Åと１００Åの間の厚みで形成される。当業者は、ＧａとＡｌの適切なソースは、ＴＭＧａ及びＴＭＡｌ以外の、トリエチルガリウム（ＴＥＧａ）及びトリエチルアルミニウム（ＴＥＡｌ）等のアルキル金属化合物を含むことができることを容易に理解する。
図２Ｃは、本発明の実施の形態に従う第１の核生成層２０４上でのＡｌxＩｎyＧａ(1-x-y)Ｎよりなる第２の核生成層２０６のＭＯＶＰＥ成長を示す概略図である。この実施の形態において、第２の核生成層２０６もまた、ＡｌＧａＮであってもよい。ＮＨ3の供給が５０００ｓｃｃｍに維持されながら、基板２０２の温度が、約４００℃と１０００℃との間に設定される。それによって、ＴＭＧａとＴＭＡｌが、約２００ミリバールの圧力に維持された反応室に約０．５ｓｃｃｍと３７．５ｓｃｃｍの夫々の流量で送られる。次に、ＡｌＧａＮで造られる第２の核生成層２０６が、第１の核生成層２０４上で成長する。第２の核生成層２０６は、約３００Åと２０００Åとの間の厚みで形成され、Ａｌ化合物の範囲は、約０と１との間である。
図２Ｄは、本発明の実施の形態に従う第２の核生成層２０６上への結晶ＧａＮベース化合物層２０８のエピタキシ成長を示す概略図である。ＧａＮベース化合物層２０８は、Ｎ元素を有するＡｌ、Ｉｎ及びＧａとの任意の組合せよりなることが出来、このエピタキシ成長条件は、形成されるべきデバイスの特定の特徴条件に依存する。
発光デバイスやＧａＮトランジスタの実施において、ＧａＮベース層２０８は、例示として、基板上に成長させたドープＧａＮ層であってもよい。発光デバイスにおいて、ＧａＮ層は、第１のクラッド層として構成されることが出来、この層の上に、多量子構造層と第２のクラッド層が夫々スタックされる。ＧａＮトランジスタの実施において、ＧａＮ層は、活性領域として構成されることが出来、そこでは、電子と正孔のチャネリングがトランジスタ半導体デバイスの動作で発生する。
異なる温度で形成される核生成層は、経済的コストで成長されられることが出来、基板とエピタキシャルＧａＮベース化合物との間の格子不整合に起因する転位を減少するのに有利である。更に、発光デバイスの実施における観察では、成長プロセスが、紫外線波長の不都合な吸収を防止でき、それが、発光デバイスの光の輝度を増加するのに有利である層構造を形成することを示している。格子不整合と紫外線吸収の減少は、核生成層の組成を介して有利に調節されることが出来る（すなわち、値ｘとｙを調節すること）。
従って、本発明に従った実現が、特定の実施の形態を通して記述された。これらの実施の形態は、例示であり、制限しないことを意味している。多くの、バリエーション、修正、追加、及び改良が可能である。従って、単一の例としてここに記述されたコンポーネントに対して、複数の例が提供され得る。例示の構成で離散的コンポーネントとして提示された構造と機能性は、組合せ構造やコンポーネントとして実施されてもよい。これら及び他のバリエーション、修正、追加、及び改良は、続く請求項に定義された発明の範囲内に入り得る。
本発明の実施の形態に従う基板上に結晶ＧａＮベース化合物を形成する方法で実施されるＭＯＶＰＥ反応器の概略図である。 本発明の実施の形態に従う基板に適用される初期熱洗浄プロセスを概略的に示す図である。 本発明の実施の形態に従う基板上への第１の核生成層の形成を例示する概略図である。 本発明の実施の形態に従う第１の核生成層上への第２の核生成層の形成を例示する概略図である。 本発明の実施の形態に従う第２の核生成層上へのＧａＮベース層の形成を例示する概略図である。

Claims (20)

  1. ＧａＮベース層を形成する方法であって、
    第１の処理温度で基板上に第１の核生成層を形成することと、
    第１の処理温度よりも低い第２の処理温度で第１の核生成層上に第２の核生成層を形成することと、
    第２の核生成層上にエピタキシャルＧａＮベース層を形成することと、を有する方法。
  2. 第１又は第２の核生成層の少なくとも一方は、ＡｌxＩｎyＧａ(1-x-y)Ｎを含み、ｘ、ｙ、及び（１−ｘ−ｙ）は、０乃至１の範囲内である、請求項１に記載の方法。
  3. 第１の処理温度は、約１０００℃と１２００℃の間である、請求項１に記載の方法。
  4. 第１の核生成層は、約１０Åと１００Åの間の厚みで形成される、請求項１に記載の方法。
  5. 第２の処理温度は、約４００℃と１０００℃の間である、請求項１に記載の方法。
  6. 第２の核生成層は、約３００Åと２０００Åの間の厚みに形成される、請求項１に記載の方法。
  7. 第１の核生成層及び第２の核生成層を形成することは、気相エピタキシ成長プロセスを実行すること含む、請求項１に記載の方法。
  8. ＧａＮベース層を形成する方法であって、
    基板に複数の核生成層を形成することであって、核生成層は、異なる温度で形成される少なくとも二つの核生成層を含み、
    核生成層の頂部にエピタキシャルＧａＮベース層を形成することを含む、方法。
  9. 核生成層は、ＡｌxＩｎyＧａ(1-x-y)Ｎよりなる少なくとも一つの核生成層を含み、ｘ、ｙ、及び（１−ｘ−ｙ）は、０乃至１の範囲内である、請求項８に記載の方法。
  10. 一つ又はそれより多くの核生成層が、気相エピタキシ蒸着によって形成される、請求項８に記載の方法。
  11. 複数の核生成層を形成することは、約１０００℃と１２００℃の間の温度で第１の核生成層を形成することを含む、請求項８に記載の方法。
  12. 第１の核生成層は、約１０Åと１００Åの間の厚みを有する、請求項１１に記載の方法。
  13. 基板に複数の核生成層を形成することは、約４００℃と１０００℃の間の温度で第２の核生成層を形成することを含む、請求項８に記載の方法。
  14. 第２の核生成層は、約３００Åと２０００Åの間の厚みを有する、請求項１３に記載の方法。
  15. ＧａＮベースの半導体デバイスであって、
    基板と、
    結晶ＧａＮベース層と、
    基板とＧａＮベース層との間に介在される少なくとも二つの核生成層と、を備えるＧａＮベースの半導体デバイス。
  16. 基板は、サファイア基板を含む、請求項１５に記載のＧａＮベースの半導体デバイス。
  17. 核生成層の少なくとも一つは、ＡｌxＩｎyＧａ(1-x-y)Ｎを含み、ｘ、ｙ、及び（１−ｘ−ｙ）は、０乃至１の範囲内である、請求項１５に記載のＧａＮベースの半導体デバイス。
  18. 前記少なくとも二つの核生成層は、異なる温度で形成される、請求項１５に記載のＧａＮベースの半導体デバイス。
  19. 前記少なくとも二つの核生成層は、約１０００℃と１２００℃の間の温度で形成される第１の核生成層を含む、請求項１８に記載のＧａＮベースの半導体デバイス。
  20. 前記少なくとも二つの核生成層は、約４００℃と１０００℃の間の温度で形成される第２の核生成層を含む、請求項１８に記載のＧａＮベースの半導体デバイス。
JP2006013960A 2005-02-23 2006-01-23 結晶窒化ガリウムベースの化合物の成長方法及び窒化ガリウムベース化合物を含む半導体デバイス Pending JP2006237582A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/063,479 US7462505B2 (en) 2005-02-23 2005-02-23 Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound

Publications (1)

Publication Number Publication Date
JP2006237582A true JP2006237582A (ja) 2006-09-07

Family

ID=36913246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006013960A Pending JP2006237582A (ja) 2005-02-23 2006-01-23 結晶窒化ガリウムベースの化合物の成長方法及び窒化ガリウムベース化合物を含む半導体デバイス

Country Status (5)

Country Link
US (1) US7462505B2 (ja)
JP (1) JP2006237582A (ja)
CN (1) CN100524621C (ja)
HK (1) HK1094623A1 (ja)
TW (1) TW200631079A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062443A (ja) * 2008-09-05 2010-03-18 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハの製造方法
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5108532B2 (ja) * 2006-01-18 2012-12-26 パナソニック株式会社 窒化物半導体発光装置
US9064706B2 (en) 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
CN102544271A (zh) * 2012-03-21 2012-07-04 中国科学院半导体研究所 利用双成核层生长高质量氮化镓外延结构的方法
US9455342B2 (en) 2013-11-22 2016-09-27 Cambridge Electronics, Inc. Electric field management for a group III-nitride semiconductor device
CN111029442B (zh) * 2018-10-09 2022-03-08 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物紫外发光二极管及其制作方法
EP4315434A1 (en) * 2021-04-02 2024-02-07 Applied Materials, Inc. Nucleation layers for growth of gallium-and-nitrogen-containing regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
WO1992016966A1 (en) 1991-03-18 1992-10-01 Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
US5923950A (en) * 1996-06-14 1999-07-13 Matsushita Electric Industrial Co., Inc. Method of manufacturing a semiconductor light-emitting device
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
US7042018B2 (en) * 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062443A (ja) * 2008-09-05 2010-03-18 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハの製造方法
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9502525B2 (en) 2012-03-27 2016-11-22 Fujitsu Limited Compound semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20060189019A1 (en) 2006-08-24
TW200631079A (en) 2006-09-01
HK1094623A1 (en) 2007-04-04
US7462505B2 (en) 2008-12-09
CN100524621C (zh) 2009-08-05
CN1828835A (zh) 2006-09-06

Similar Documents

Publication Publication Date Title
JP5705399B2 (ja) 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法
JP2006237582A (ja) 結晶窒化ガリウムベースの化合物の成長方法及び窒化ガリウムベース化合物を含む半導体デバイス
JP6318474B2 (ja) 半導体装置の製造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP5668339B2 (ja) 半導体装置の製造方法
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP6406811B2 (ja) Ｉｉｉ 族窒化物半導体装置の製造装置および製造方法ならびに半導体ウエハの製造方法
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JPH09134878A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2006060164A (ja) 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
JP2005210084A (ja) エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板
WO2014038105A1 (ja) エピタキシャルウェハ及びその製造方法
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
US11021789B2 (en) MOCVD system injector for fast growth of AlInGaBN material
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
KR20200057698A (ko) 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP2018073999A (ja) Ｉｉｉ 族窒化物半導体素子の製造方法
JP6562350B2 (ja) Ｉｉｉ族窒化物半導体装置の製造装置および製造方法ならびに半導体ウエハの製造方法
KR101155060B1 (ko) 단결정 질화갈륨 기판의 제조 방법
JP2018073998A (ja) Ｉｉｉ 族窒化物半導体素子
JPH0529653A (ja) 半導体素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027