JP2008263023A - Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法 - Google Patents

Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法 Download PDF

Info

Publication number
JP2008263023A
JP2008263023A JP2007104027A JP2007104027A JP2008263023A JP 2008263023 A JP2008263023 A JP 2008263023A JP 2007104027 A JP2007104027 A JP 2007104027A JP 2007104027 A JP2007104027 A JP 2007104027A JP 2008263023 A JP2008263023 A JP 2008263023A
Authority
JP
Japan
Prior art keywords
type
compound semiconductor
group iii
group
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007104027A
Other languages
English (en)
Inventor
Masanori Ueno
昌紀 上野
Takeshi Saito
雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007104027A priority Critical patent/JP2008263023A/ja
Priority to TW097106136A priority patent/TWI381072B/zh
Priority to EP08003392.1A priority patent/EP1981069A3/en
Priority to US12/046,805 priority patent/US20080251801A1/en
Priority to KR1020080028579A priority patent/KR20080092253A/ko
Priority to CN2008100871007A priority patent/CN101311380B/zh
Publication of JP2008263023A publication Critical patent/JP2008263023A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

【課題】ｎ型のキャリア濃度を低減できるＩＩＩ−Ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ族化合物半導体の製造方法は、ＩＩＩ族元素を含む原料を用いた有機金属気相成長法によってＩＩＩ−Ｖ族化合物半導体を製造する方法である。まず、種基板を準備する準備工程（Ｓ１０）を実施する。そして、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、種基板上にＩＩＩ−Ｖ族化合物半導体を成長させる成長工程（Ｓ２０）を実施する。
【選択図】図１

Description

本発明は、ＩＩＩ−Ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法に関し、たとえばｎ型のキャリア濃度を低減できるＩＩＩ−Ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法に関する。
ＩＩＩ−Ｖ族化合物半導体は、ショットキーバリアダイオード、発光ダイオード（Light Emitting Diode：ＬＥＤ）、およびレーザダイオード（Laser Diode：ＬＤ）などの半導体デバイスとして非常に有用である。このようなＩＩＩ−Ｖ族化合物半導体を製造するために、従来から、たとえば昇華法、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法などの気相成長法が提案されている。
それらの中でも、有機金属気相成長法は、代表的な気相成膜法の一つであり、ＩＩＩ族元素を含む原料の有機金属を気化させ、それを基板表面で熱的に分解させ、Ｖ族元素を含むガスと反応させて成膜する方法である。この方法は膜厚や組成の制御が可能であり、かつ生産性に優れていることから、ＩＩＩ−Ｖ族化合物半導体を製造する際の成膜技術として広く用いられている。
このような有機金属気相成長法に用いるＩＩＩ族元素を含む原料として、たとえば特開２００６−３４２１０１号公報（特許文献１）に開示の有機金属化合物の製造方法により製造された有機金属化合物を用いることができる。特許文献１には、有機珪素不純物が０．０５ｐｐ未満、酸素不純物が１０ｐｐｍ未満、炭化珪素不純物が１０ｐｐｍ未満である有機金属化合物の製造方法が開示されている。
特開２００６−３４２１０１号公報
しかしながら、上記特許文献１に開示の有機金属化合物の製造方法によって製造された有機金属化合物をＩＩＩ族元素を含む原料としてＭＯＣＶＤ法によりアンドープのＩＩＩ−Ｖ族化合物半導体を成長させると、ｎ型不純物を導入しなくても、ｎ型のキャリア濃度が高いという問題がある。このようなＩＩＩ−Ｖ族化合物半導体を用いてショットキーバリアダイオードのドリフト層を形成すると、ドリフト層としては、ｎ型のキャリア濃度が高すぎるとともに、その濃度よりも低いキャリア濃度に制御することができない。また、ＬＥＤなどを製造する場合において、ｐ型のＩＩＩ−Ｖ族化合物半導体を成長させる際に、ｎ型の不純物濃度を大きく低減する必要が生じる。すなわち、上記特許文献１に開示の有機金属化合物を用いてＭＯＣＶＤ法によりＩＩＩ−Ｖ族化合物半導体を成長させると、ＩＩＩ−Ｖ族化合物半導体のｎ型のキャリア濃度が高すぎるので、ｎ型のキャリア濃度が低いＩＩＩ−Ｖ族化合物半導体や、ｐ型のＩＩＩ−Ｖ族化合物半導体を製造する方法に改善の余地がある。
したがって、本発明の目的は、ｎ型のキャリア濃度を低減できるＩＩＩ−Ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法を提供することである。
本発明者は、鋭意研究の結果、成長させるアンドープのＩＩＩ−Ｖ族化合物半導体のｎ型のキャリア濃度を、所定の濃度（たとえば５×１０15ｃｍ-3以下）まで低減できるための条件を見出した。
すなわち、本発明のＩＩＩ−Ｖ族化合物半導体の製造方法は、ＩＩＩ族元素を含む原料を用いた有機金属気相成長法によってＩＩＩ−Ｖ族化合物半導体を製造する方法であって、以下の工程を実施する。まず、種基板を準備する準備工程を実施する。そして、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、種基板上にＩＩＩ−Ｖ族化合物半導体を成長させる成長工程を実施する。
本発明者は、ＭＯＣＶＤ法によって、アンドープのＩＩＩ−Ｖ族化合物半導体を製造するために、ＩＩＩ族元素を含む原料としての有機金属が含有する不純物の上限を、シリコンが０．０１ｐｐｍ以下、酸素が１０ｐｐｍ以下、ゲルマニウムが０．０４ｐｐｍ未満であることを見出した。本発明によりアンドープのＩＩＩ−Ｖ族化合物半導体を成長させると、得られるＩＩＩ−Ｖ族化合物半導体のｎ型のキャリア濃度を、所望の濃度（たとえば５×１０15ｃｍ-3以下）にまで低減できる。そのため、従来制御が難しかった低い範囲内でのｎ型キャリア濃度の制御、およびｐ型のＩＩＩ−Ｖ族化合物半導体を製造する際に必要であったｎ型不純物の低減を容易にできる。
なお、上記シリコンの濃度は、誘導結合プラズマ発光分析法（ＩＣＰ−ＡＥＳ）により測定される値である。また、上記酸素の濃度は、ＦＴ−ＮＭＲ（フーリエ変換核磁気共鳴）により測定される値である。また、ゲルマニウムの濃度は、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ）により測定される値である。
上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、有機金属は、トリメチルガリウム、トリエチルガリウム、トリメチルアルミニウム、およびトリメチルインジウムからなる群より選ばれた少なくとも一種の物質である。
有機金属として、トリメチルガリウム、トリエチルガリウム、トリメチルアルミニウム、およびトリメチルインジウムを用いると、アンドープのＩＩＩ−Ｖ族化合物半導体を製造する場合に有効である。
上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、成長工程では、ＩＩＩ−Ｖ族化合物半導体としてＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させる。
これにより、ｎ型のキャリア濃度を低減したＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなるＩＩＩ−Ｖ族化合物半導体を成長させることができる。
上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、ＩＩＩ−Ｖ族化合物半導体として窒化ガリウムを成長させる。
これにより、ｎ型のキャリア濃度を低減した窒化ガリウムからなるＩＩＩ−Ｖ族化合物半導体を成長させることができる。
上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、成長工程では、ｎ型不純物を含む他の原料を有機金属とともに用いることにより、ｎ型のキャリア濃度が５×１０16ｃｍ-3以下になるように、ＩＩＩ−Ｖ族化合物半導体を成長させる。
アンドープのＩＩＩ−Ｖ族化合物半導体を製造する際にｎ型のキャリア濃度を低減できるので、ｎ型のキャリア濃度を５×１０16ｃｍ-3以下の低濃度に制御できる。そのため、上記範囲のキャリア濃度のＩＩＩ−Ｖ族化合物半導体を製造できる。
上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、ｎ型不純物は、シリコン、ゲルマニウム、および酸素の少なくとも１つの元素を含んでいる。
これにより、ｎ型のキャリア濃度を低い範囲内でも制御したＩＩＩ−Ｖ族化合物半導体を製造できる。
上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、ｎ型不純物を含む他の原料は、モノシラン、ジシラン、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、トリエチルシラン、テトラエチルシラン、モノゲルマン、モノメチルゲルマニウム、テトラメチルゲルマニウム、テトラエチルゲルマニウム、酸素、一酸化炭素、二酸化炭素、および水からなる群より選ばれた少なくとも一種の物質である。
これにより、ｎ型不純物を低い濃度範囲で取り込んだＩＩＩ−Ｖ族化合物半導体を製造できる。
上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、成長工程では、ｐ型不純物を含む他の原料を有機金属とともに用いることにより、ｐ型のＩＩＩ−Ｖ族化合物半導体を成長させる。
ｎ型のキャリア濃度を低減できる条件の有機金属を用いているので、ｐ型不純物を導入する際に、ｎ型不純物による補償を低減できる。そのため、ｐ型の有効なキャリア濃度を向上できる。
上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、ｐ型不純物を含む他の原料は、０．０１ｐｐｍ以下のシリコンを含むビスシクロペンタジエニルマグネシウムおよびビスエチルペンタジエニルマグネシウムの少なくとも一方を含んでいる。
ｐ型不純物を含む他の原料中のシリコンの濃度が０．０１ｐｐｍ以下まで低減されているので、ｐ型不純物を含む他の原料中のｐ型のキャリア濃度が高くなる。そのため、ｐ型のＩＩＩ−Ｖ族化合物半導体を製造する場合に有効である。
本発明のショットキーバリアダイオードの製造方法は、上記ＩＩＩ−Ｖ族化合物半導体の製造方法を備えたショットキーバリアダイオードの製造方法であって、準備工程では、種基板としてｎ型窒化ガリウム基板を準備し、成長工程では、ＩＩＩ−Ｖ族化合物半導体としてｎ型窒化ガリウムを成長させる。
本発明のショットキーバリアダイオードは、上記ショットキーバリアダイオードの製造方法により製造されるショットキーバリアダイオードであって、ｎ型窒化ガリウム基板と、ｎ型窒化ガリウム基板上に形成されたｎ型窒化ガリウムからなる層とを備えている。
本発明のショットキーバリアダイオードの製造方法およびショットキーバリアダイオードによれば、窒化ガリウムからなる層をドリフト層として用いた場合に、ドリフト層のｎ型のキャリア濃度を低濃度で制御できるショットキーバリアダイオードが得られる。
上記ショットキーバリアダイオードにおいて好ましくは、ｎ型窒化ガリウムからなる層のキャリア濃度は、５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下である。
アンドープのｎ型窒化ガリウムからなる層を成長させる際にｎ型のキャリア濃度を低減できるので、上記範囲内でｎ型のキャリア濃度を制御できる。５×１０15ｃｍ-3以上とすることにより、ショットキーバリアダイオードの低いオン抵抗を維持できる。一方、５×１０16ｃｍ-3以下とすることによって、ショットキーバリアダイオードの耐圧を向上できる。
本発明の発光ダイオードの製造方法は、上記ＩＩＩ−Ｖ族化合物半導体の製造方法を備えた発光ダイオードの製造方法であって、準備工程では、種基板としてｎ型窒化ガリウム基板を準備し、成長工程では、ＩＩＩ−Ｖ族化合物半導体としてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させる。
本発明の発光ダイオードは、上記発光ダイオードの製造方法により製造された発光ダイオードであって、ｎ型窒化ガリウム基板と、ｎ型窒化ガリウム基板上に形成されたｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなる層とを備えている。
本発明の発光ダイオードの製造方法および発光ダイオードによれば、ｎ型のキャリア濃度を低減できる条件の有機金属を用いてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させるので、ｐ型不純物を導入して成長させる際に、ｎ型不純物による補償を低減できる。そのため、ｐ型の有効なキャリア濃度を向上できる発光ダイオードが得られる。
本発明のレーザダイオードの製造方法は、上記ＩＩＩ−Ｖ族化合物半導体の製造方法を備えたレーザダイオードの製造方法であって、準備工程では、種基板としてｎ型窒化ガリウム基板を準備し、成長工程では、ＩＩＩ−Ｖ族化合物半導体としてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させる。
本発明のレーザダイオードは、上記レーザダイオードの製造方法により製造されたレーザダイオードであって、ｎ型窒化ガリウム基板と、ｎ型窒化ガリウム基板上に形成されたｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなる層とを備えている。
本発明のレーザダイオードの製造方法およびレーザダイオードによれば、ｎ型のキャリア濃度を低減できる条件の有機金属を用いてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させるので、ｐ型不純物を導入する際に、ｎ型不純物による補償を低減できる。そのため、ｐ型の有効なキャリア濃度を向上できるレーザダイオードが得られる。
以上説明したように、本発明のＩＩＩ−Ｖ族化合物半導体の製造方法によれば、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンを含む有機金属を用いているので、ｎ型のキャリア濃度を低減できる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。
（実施の形態１）
図１は、本発明の実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法を示すフローチャートである。図１を参照して、本発明の実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法を説明する。実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法は、ＩＩＩ族元素を含む原料を用いた有機金属気相成長法によってＩＩＩ−Ｖ族化合物半導体を製造する方法である。
ＩＩＩ−Ｖ族化合物半導体の製造方法は、図１に示すように、まず、種基板を準備する準備工程（Ｓ１０）を実施する。準備工程（Ｓ１０）では、たとえば有機金属気相成長装置において、サセプタの載置面に種基板を載置して、種基板をサセプタに保持させる。
準備工程（Ｓ１０）において準備する種基板は特に限定されないが、たとえばｎ型ＧａＮ（窒化ガリウム）を用いることができる。なお、種基板は、後述する成長工程（Ｓ２０）で成長させるＩＩＩ−Ｖ族化合物半導体と同じ材料であることが好ましく、ＧａＮからなっていることがより好ましい。
次に、図１に示すように、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコン（Ｓｉ）と、１０ｐｐｍ以下の酸素（Ｏ）と、０．０４ｐｐｍ未満のゲルマニウム（Ｇｅ）とを含む有機金属を用いて、種基板上にＩＩＩ−Ｖ族化合物半導体を成長させる成長工程（Ｓ２０）を実施する。成長工程（Ｓ２０）では、有機金属気相成長法によってＩＩＩ−Ｖ族化合物半導体を成長させる。実施の形態１における成長工程（Ｓ２０）では、たとえば、以下のようにしてＩＩＩ−Ｖ族化合物半導体を成長させる。
たとえば、サセプタの載置面に種基板を保持した状態で、ヒータによってたとえば１１００℃前後にサセプタを加熱する。そして、加熱したサセプタを回転しながら、供給口の各々からガスの各々を導入する。
たとえば、ガスとしては、ＩＩＩ族元素を含む原料として、０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属が用いられる。また、有機金属を輸送するためのガスとして、Ｈ2（水素）ガスやＮ2（窒素）ガスなどの、キャリアガスが用いられる。また、別のガスとしては、Ｖ族元素を含む原料として、Ａｓ（ヒ素）、Ｐ（リン）、またはＮＨ3（アンモニア）などが用いられる。また、さらに別のガスとしてはＨ2（水素）ガスやＮ2（窒素）ガスなどの、原料ガスの反応を抑制するパージガスが用いられる。
なお、ＩＩＩ族元素を含む原料は、キャリア濃度を低減できる観点から、シリコンが０．０１ｐｐｍ以下で、酸素が１０ｐｐｍ以下で、ゲルマニウムが０．０４ｐｐｍ未満の有機金属である。
また、ＩＩＩ族元素を含む原料としての有機金属は、トリメチルガリウム（ＴＭＧ：Ｇａ（ＣＨ3）3）、トリエチルガリウム（ＴＥＧ：Ｇａ（Ｃ2Ｈ5）3）、トリメチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ3）3）、およびトリメチルインジウム（ＴＭＩ：Ｉｎ（ＣＨ3）3）からなる群より選ばれた少なくとも一種の物質であることが好ましく、特にトリメチルガリウムであることが好ましい。
なお、ＩＩＩ族元素を含む原料としてのガスおよびＶ族元素を含む原料としてのガスは、ガスの流れを調整するためにＨ2ガス、Ｎ2ガス、またはＡｒガスなどのキャリアガスで希釈されてもよい。具体的なガスの種類の一例を挙げると、たとえばＩＩＩ族元素を含む原料としてのガスとしてＨ2で希釈されたトリメチルガリウムが用いられ、Ｖ族元素を含む原料としてのガスとしてＨ2で希釈されたアンモニア（ＮＨ3）が用いられる。
そして、ガスの各々は有機金属気相成長装置の内部空間（反応炉）において混合され、ＩＩＩ族元素を含む原料としてのガスと、Ｖ族元素を含む原料としてのガスとが反応して、種基板の上面に、アンドープのＩＩＩ−Ｖ族化合物半導体を成長させる。
成長工程（Ｓ２０）では、たとえばＧａＡｓ、ＩｎＰ、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、またはＡｌＩｎＧａＮなどのＩＩＩ−Ｖ族化合物半導体を成長させる。なお、ＩＩＩ−Ｖ族化合物半導体としてＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させることが好ましく、ＧａＮを成長させることがより好ましい。
また、成長工程（Ｓ２０）で成長させるＩＩＩ−Ｖ族化合物半導体は、アンドープに限定されず、ｎ型またはｐ型のＩＩＩ−Ｖ族化合物半導体を成長させてもよい。
ｎ型のＩＩＩ−Ｖ族化合物半導体を成長させる場合には、ｎ型不純物を含む他の原料を、ＩＩＩ族元素を含む原料である有機金属とともに用いる。ｎ型不純物は、シリコン、ゲルマニウム、および酸素の少なくとも１つの元素を含んでいることが好ましい。このようなｎ型不純物を含む他の原料は、モノシラン、ジシラン、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、トリエチルシラン、テトラエチルシラン、モノゲルマン、モノメチルゲルマニウム、テトラメチルゲルマニウム、テトラエチルゲルマニウム、酸素、一酸化炭素、二酸化炭素、および水からなる群より選ばれた少なくとも一種の物質であることが好ましい。
また、ｐ型のＩＩＩ−Ｖ族化合物半導体を成長させる場合には、ｐ型不純物を含む他の原料を有機金属とともに用いる。ｐ型不純物は、マグネシウムを含んでいることが好ましい。また、ｐ型不純物を含む他の原料は、０．０１ｐｐｍ以下のシリコンを含んでいることが好ましい。このようなｐ型不純物を含む他の原料は、０．０１ｐｐｍ以下のシリコンを含むビスシクロペンタジエニルマグネシウムおよびビスエチルペンタジエニルマグネシウムの少なくとも一方を含んでいることがより好ましい。また、ｐ型不純物を含む他の原料は、０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含んでいることが好ましい。
なお、成長工程（Ｓ２０）における成膜条件の一例を挙げると、反応炉内の全原料ガスの平均流速は０．１ｍ／ｓ〜５ｍ／ｓであり、サセプタの温度は６００℃〜１４００℃であり、反応炉内の圧力は、１０ｋＰａ〜１１０ｋＰａである。また、Ｖ族元素を含む原料としてのガス（たとえばアンモニア）とＩＩＩ族元素を含む原料としてのガスとの供給比（Ｖ／ＩＩＩ）は、１００〜１０００００である。
上記工程（Ｓ１０，Ｓ２０）を実施することによって、ＩＩＩ−Ｖ族化合物半導体を種基板上に成長できる。得られるＩＩＩ−Ｖ族化合物半導体は、アンドープとして成長させた場合には、５×１０15ｃｍ-3以下にまで低減できる。また、アンドープとして低いキャリア濃度を実現できるので、ｎ型のＩＩＩ−Ｖ族化合物半導体を成長させた場合には、ｎ型のキャリア濃度が５×１０16ｃｍ-3以下、好ましくは５×１０15ｃｍ-3以上２×１０16ｃｍ-3以下になるように制御できる。さらに、アンドープとして低いキャリア濃度を実現できるので、ｐ型のＩＩＩ−Ｖ族化合物半導体を成長させた場合には、ｐ型の有効なキャリア濃度を向上できる。
以上説明したように、実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法によれば、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いてＩＩＩ−Ｖ族化合物半導体を成長させている。ＩＩＩ族元素を含む原料としての有機金属が含有する不純物の上限を、シリコンが０．０１ｐｐｍ以下、酸素が１０ｐｐｍ以下、ゲルマニウムが０．０４ｐｐｍ未満であることを見出したことにより、得られるアンドープのＩＩＩ−Ｖ族化合物半導体のｎ型のキャリア濃度を、所望の濃度（たとえば５×１０15ｃｍ-3以下）にまで低減できる。そのため、従来制御が難しかった低いｎ型キャリア濃度の制御、およびｐ型ＩＩＩ−Ｖ族化合物半導体を製造する際に必要であったｎ型不純物の低減を容易にできる。
（実施の形態２）
図２は、本発明の実施の形態２におけるショットキーバリアダイオードを示す概略断面図である。図２を参照して、本発明の実施の形態２におけるショットキーバリアダイオードを説明する。図２に示すように、実施の形態２におけるショットキーバリアダイオード１００は、基板１０１と、ドリフト層１０２と、アノード電極１０３と、カソード電極１０４とを備えている。
基板１０１は、ｎ型ＧａＮ（窒化ガリウム）基板である。ドリフト層１０２は、基板１０１上に形成されたｎ型ＧａＮからなる層である。ドリフト層１０２のキャリア濃度は、５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であることが好ましく、５×１０15ｃｍ-3以上２×１０16ｃｍ-3以下であることがより好ましい。キャリア濃度を５×１０15ｃｍ-3以上とすることにより、順方向に電圧が印加されたときのショットキーバリアダイオード１００の低いオン抵抗を維持できる。一方、５×１０16ｃｍ-3以下とすることによって、逆方向に電圧が印加されたときのショットキーバリアダイオード１００の耐圧を向上できる。２×１０16ｃｍ-3以下とすることによって、ショットキーバリアダイオード１００の耐圧をより向上できる。
次に、図１および図２を参照して、実施の形態２におけるショットキーバリアダイオード１００の製造方法を説明する。実施の形態２におけるショットキーバリアダイオード１００の製造方法は、実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法を用いている。
具体的には、まず、準備工程（Ｓ１０）では、種基板としてｎ型ＧａＮ基板を準備する。実施の形態２では、種基板をショットキーバリアダイオードにおける基板１０１として用いる。
次に、成長工程（Ｓ２０）では、ＩＩＩ−Ｖ族化合物半導体としてｎ型ＧａＮをドリフト層１０２として、有機金属気相成長法によって成長させる。成長工程（Ｓ２０）では、ドリフト層１０２として所望のｎ型キャリア濃度となるような条件で、ｎ型不純物を含む他の原料を有機金属とともに用いる。これにより、基板１０１と、基板１０１上に形成されたドリフト層１０２とを形成できる。
次に、ドリフト層１０２上に、アノード電極１０３を形成する工程を実施する。この工程では、たとえば金などからなる電極を蒸着法により形成する。
次に、基板１０１のドリフト層１０２を形成した面と反対の面側にカソード電極１０４を形成する工程を実施する。この工程では、たとえばチタン（Ｔｉ）およびアルミニウム（Ａｌ）などが積層された電極を蒸着法により形成する。
上記工程（Ｓ１０，Ｓ２０）を実施することによって、図２に示す実施の形態２におけるショットキーバリアダイオード１００を製造することができる。
以上説明したように、本発明の実施の形態２におけるショットキーバリアダイオード１００によれば、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、ドリフト層１０２としてｎ型窒化ガリウム層を成長させている。これにより、アンドープのキャリア濃度を低減できるので、たとえば５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下の低い濃度範囲でｎ型のキャリア濃度を制御できる。そのため、耐圧を向上できるとともに、高いオン抵抗を維持できるショットキーバリアダイオードが得られる。
（実施の形態３）
図３は、本発明の実施の形態３における発光ダイオードを示す概略断面図である。図３を参照して、本発明の実施の形態３における発光ダイオードを説明する。実施の形態３における発光ダイオード２００は、ｎ型ＧａＮ基板と、ｎ型ＧａＮ基板上に形成されたｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなる層とを備えている。
具体的には、図３に示すように、発光ダイオード２００は、基板２０１と、ｎ型バッファ層２０２と、活性層２０３と、ｐ型電子ブロック層２０４と、ｐ型コンタクト層２０５と、ｐ型電極２０６と、ｎ型電極２０７とを備えている。
基板２０１は、ｎ型ＧａＮ基板である。ｎ型バッファ層２０２は、基板２０１上に形成され、たとえばｎ型ＧａＮからなっている。活性層２０３は、ｎ型バッファ層２０２上に形成され、たとえばＩｎＧａＮおよびＧａＮよりなる多重量子井戸構造により構成されている。なお、活性層２０３は、単一の半導体材料よりなっていてもよい。ｐ型電子ブロック層２０４は、活性層２０３上に形成され、たとえばｐ型ＡｌＧａＮからなっている。ｐ型コンタクト層２０５は、ｐ型電子ブロック層２０４上に形成され、たとえばｐ型ＧａＮからなっている。ｐ型電極２０６は、ｐ型コンタクト層２０５上に形成され、たとえばニッケルおよび金などからなっている。ｎ型電極２０７は、基板２０１のｎ型バッファ層２０２を形成した面と反対の面側上に形成され、たとえばチタンおよびアルミニウムなどよりなっている。
次に、図１および図３を参照して、実施の形態３における発光ダイオード２００の製造方法を説明する。実施の形態３における発光ダイオードの製造方法は、実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法を用いている。
具体的には、まず、準備工程（Ｓ１０）では、種基板としてｎ型ＧａＮ基板を準備する。実施の形態３では、種基板を発光ダイオード２００の基板２０１として用いている。
次に、成長工程（Ｓ２０）では、ＩＩＩ−Ｖ族化合物半導体としてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を有機金属気相成長法によって成長させる。具体的には、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、ｎ型ＧａＮ基板である基板２０１上に、ｎ型バッファ層２０２、活性層２０３、ｐ型電子ブロック層２０４、およびｐ型コンタクト層２０５を、この順に成長させる。ｎ型またはｐ型のＩＩＩ−Ｖ族化合物半導体を成長させる際には、所望のｎ型またはｐ型のキャリア濃度となるような条件で、ｎ型不純物を含む他の原料またはｐ型不純物を含む他の原料を、ＩＩＩ族元素の原料である有機金属およびＶ族原料とともに用いる。
次に、ｐ型コンタクト層２０５上に、ｐ型電極２０６を形成する工程を実施する。この工程では、たとえばニッケルおよび金などが積層された電極を蒸着法により形成する。
次に、基板２０１のｎ型バッファ層２０２を形成した面と反対の面側にｎ型電極２０７を形成する工程を実施する。この工程では、たとえばチタンおよびアルミニウムなどが積層された電極を蒸着法により形成する。
上記工程（Ｓ１０，Ｓ２０）を実施することによって、図３に示す実施の形態３における発光ダイオード２００を製造することができる。
以上説明したように、本発明の実施の形態３における発光ダイオード２００によれば、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、ＩＩＩ−Ｖ族化合物半導体としてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させている。これにより、アンドープのキャリア濃度を低減できるので、ｐ型不純物を導入しｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させる際に、ｎ型不純物による補償を低減できる。そのため、ｐ型の有効なキャリア濃度を向上できる発光ダイオード２００が得られる。
（実施の形態４）
図４は、本発明の実施の形態４におけるレーザダイオードを示す概略断面図である。図４を参照して、本発明の実施の形態４におけるレーザダイオードを説明する。実施の形態４におけるレーザダイオード３００は、ｎ型ＧａＮ基板と、ｎ型ＧａＮ基板上に形成されたｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）とを備えている。
具体的には、図４に示すように、レーザダイオード３００は、基板３０１と、ｎ型クラッド層３０２と、アンドープガイド層３０３と、活性層３０４と、アンドープガイド層３０５と、ｐ型電子ブロック層３０６と、ｐ型クラッド層３０７と、ｐ型コンタクト層３０８と、ｐ型電極３０９と、ｎ型電極３１０とを備えている。
基板３０１は、ｎ型ＧａＮ基板である。ｎ型クラッド層３０２は、基板３０１上に形成され、たとえばｎ型ＡｌＧａＮからなっている。アンドープガイド層３０３は、ｎ型クラッド層３０２上に形成され、たとえばＩｎＧａＮからなっている。活性層３０４は、アンドープガイド層３０３上に形成され、たとえばＩｎＧａＮおよびＧａＮよりなる多重量子井戸構造により構成されている。なお、活性層３０４は、単一の半導体材料よりなっていてもよい。アンドープガイド層３０５は、活性層３０４上に形成され、たとえばＧａＮからなっている。ｐ型電子ブロック層３０６は、アンドープガイド層３０５上に形成され、たとえばｐ型ＡｌＧａＮからなっている。ｐ型クラッド層３０７は、ｐ型電子ブロック層３０６上に形成され、たとえばｐ型ＡｌＧａＮからなっている。ｐ型コンタクト層３０８は、ｐ型クラッド層３０７上に形成され、たとえばｐ型ＧａＮからなっている。ｐ型電極３０９は、ｐ型コンタクト層３０８上に形成され、たとえばニッケルおよび金などからなっている。ｎ型電極３１０は、基板３０１のｎ型クラッド層３０２を形成した面と反対の面側上に形成され、たとえばチタンおよびアルミニウムなどよりなっている。
次に、図１および図４を参照して、実施の形態４におけるレーザダイオード３００の製造方法を説明する。実施の形態４におけるレーザダイオードの製造方法は、実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法を用いている。
具体的には、まず、準備工程（Ｓ１０）では、種基板としてｎ型窒化ガリウム基板を準備する。実施の形態４では、種基板をレーザダイオード３００の基板３０１として用いている。
次に、成長工程（Ｓ２０）では、ＩＩＩ−Ｖ族化合物半導体としてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を有機金属気相成長法によって成長させる。具体的には、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、ｎ型窒化ガリウム基板である基板２０１上に、ｎ型クラッド層３０２、アンドープガイド層３０３、活性層３０４、アンドープガイド層３０５、ｐ型電子ブロック層３０６、ｐ型クラッド層３０７、およびｐ型コンタクト層３０８を、この順に成長させる。ｎ型またはｐ型のＩＩＩ−Ｖ族化合物半導体を成長させる際には、所望のｎ型またはｐ型のキャリア濃度となるような条件で、ｎ型不純物を含む他の原料またはｐ型不純物を含む他の原料を、ＩＩＩ族元素の原料である有機金属およびＶ族原料とともに用いる。
次に、ｐ型コンタクト層３０８上に、ｐ型電極３０９を形成する工程を実施する。この工程では、たとえばＮｉおよび金などが積層された電極を蒸着法により形成する。
次に、基板３０１のｎ型クラッド層３０２を形成した面と反対の面側にｎ型電極３１０を形成する工程を実施する。この工程では、たとえばＴｉおよびＡｌなどが積層された電極を蒸着法により形成する。
上記工程（Ｓ１０，Ｓ２０）を実施することによって、図４に示す実施の形態３におけるレーザダイオード３００を製造することができる。
以上説明したように、本発明の実施の形態４におけるレーザダイオード３００によれば、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、ＩＩＩ−Ｖ族化合物半導体としてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させている。これにより、アンドープのキャリア濃度を低減できるので、ｐ型不純物を導入してｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させる際に、ｎ型不純物による補償を低減できる。そのため、ｐ型の有効なキャリア濃度を向上できるので、閾値電流やスロープ効率（レーザ発振後の電流に対する出力の増加率）を高めるレーザダイオード３００が得られる。
実施例１では、本発明によるＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、種基板上にアンドープのＩＩＩ−Ｖ族化合物半導体を成長させることの効果について確認した。
（本発明例１）
本発明例１では、実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法にしたがって、アンドープのＩＩＩ−Ｖ族化合物半導体を製造した。具体的には、準備工程（Ｓ１０）では、サファイア基板を準備した。
次に、成長工程（Ｓ２０）では、温度が１０５０℃、圧力が１００Ｔｏｒｒ、水素雰囲気中で、種基板のクリーニングを実施した。その後、５００℃まで降温し、１００Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１６００の条件で、有機金属気相成長法により、３０ｎｍのＧａＮ層をバッファ層として成長させた。
その後、１０５０℃に昇温後、２００Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１２５０の条件で、２μｍのＧａＮ層を本発明例１におけるＩＩＩ−Ｖ族化合物半導体として成長させた。
なお、ＩＩＩ族元素を含む原料として、誘導結合プラズマ発光分析法で測定される０．０１ｐｐｍ以下のシリコンと、ＦＴ−ＮＭＲで測定される１０ｐｐｍ以下の酸素と、誘導プラズマ質量分析法で測定される検出下限０．０４ｍで検出されないゲルマニウムとを含むＴＭＧを用いた。Ｖ族元素を含む原料としては、純度が９９．９９９％以上のアンモニアを用いた。また、キャリアガスとして、純度が９９．９９９９９５％以上の水素および純度が９９．９９９９９５％以上の窒素を用いた。
（比較例１）
比較例１におけるＩＩＩ−Ｖ族化合物半導体の製造方法は、本発明例１におけるＩＩＩ−Ｖ族化合物半導体の製造方法と基本的には同様の構成を備えているが、用いたＩＩＩ族元素を含む原料が誘導結合プラズマ発光分析法で測定される０．０２ｐｐｍのシリコンと、ＦＴ−ＮＭＲで測定される１０ｐｐｍ以下の酸素と、誘導プラズマ質量分析法で測定される検出下限０．０４ｐｐｍで検出されないゲルマニウムとを含むＴＭＧを用いた点においてのみ、本発明例１と異なる。
（測定方法）
本発明例１および比較例１におけるＩＩＩ−Ｖ族化合物半導体について、Ｃ−Ｖ（Capacitance-Voltage）法でキャリア濃度を測定した。また、ＳＩＭＳ（２次イオン質量分析法）で不純物濃度を測定した。測定結果を下記の表１に示す。
Figure 2008263023
（測定結果）
表１に示すように、本発明例１のＩＩＩ族元素を含む原料として、０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含むＴＭＧを用いて製造されたＩＩＩ−Ｖ族化合物半導体は、比較例１と比較して、低いキャリア濃度であった。また、アンドープのＩＩＩ−Ｖ族化合物半導体として望まれる５×１０15ｃｍ-3以下の低いキャリア濃度を達成できることが確認できた。
また、ＩＩＩ族元素を含む原料として用いたＴＭＧ中のＳｉの濃度と、製造されたＩＩＩ−Ｖ族化合物半導体のＳｉ濃度とは相関関係があったため、ＴＭＧ中の不純物としてのＳｉがＩＩＩ−Ｖ族化合物半導体中に取り込まれてｎ型不純物として働いていたことが確認できた。
以上より、実施例１によれば、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いることによって、成長させたアンドープのＩＩＩ−Ｖ族化合物半導体のｎ型のキャリア濃度を低減できることが確認できた。
実施例２では、本発明によるＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、種基板上にｎ型のキャリア濃度を制御してＩＩＩ−Ｖ族化合物半導体を成長させることの効果について確認した。
（本発明例２）
本発明例２では、実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法にしたがって、ｎ型のＩＩＩ−Ｖ族化合物半導体を製造した。本発明例２におけるＩＩＩ−Ｖ族化合物半導体の製造方法は、基本的には、本発明例１におけるＩＩＩ−Ｖ族化合物半導体の製造方法と同様の構成を備えているが、成長工程（Ｓ２０）においてのみ、本発明例１と異なる。
具体的には、本発明例２における成長工程（Ｓ２０）では、まず、本発明例１と同様に有機金属気相成長法によりバッファ層を成長させた。そして、ｎ型不純物を含む他の原料としてＨ2を希釈した２０ｐｐｍのモノシランガスを、本発明例１で用いたＩＩＩ族元素を含む原料、Ｖ族元素を含む原料、およびキャリアガスとともに用いた。これにより、ｎ型不純物としてＳｉを導入したＩＩＩ−Ｖ族化合物半導体を製造した。
（比較例２）
比較例２のＩＩＩ−Ｖ族化合物半導体の製造方法は、基本的には本発明例２と同様の構成を備えているが、成長工程（Ｓ２０）においてｎ型不純物を含む他の原料としてＨ2を希釈した２０ｐｐｍのモノシランガスを、比較例１で用いたＩＩＩ族元素を含む原料であるＴＭＧ、Ｖ族元素を含む原料、およびキャリアガスとともに用いた点においてのみ異なる。
（測定方法）
本発明例２および比較例２におけるＩＩＩ−Ｖ族化合物半導体について、実施例１と同様にＣ−Ｖ法によりキャリア濃度を測定した。
（測定結果）
本発明例２におけるＩＩＩ−Ｖ族化合物半導体のキャリア濃度は、モノシランガスの供給量に応じて５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下の範囲で変化した。このことから、Ｓｉによりｎ型キャリア濃度を良好に制御できたことがわかった。
一方、比較例２におけるＩＩＩ−Ｖ族化合物半導体のキャリア濃度は、５×１０16ｃｍ-3で変化しなかった。
以上より、実施例２によれば、本発明例２におけるＩＩＩ−Ｖ族化合物半導体は、アンドープの層を形成する場合のキャリア濃度が低いため、意図的に導入したＳｉによりｎ型キャリア濃度を制御できることを確認できた。
実施例３では、本発明によるＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、ショットキーバリアダイオードを製造することの効果について確認した。
（本発明例３）
本発明例３では、実施の形態２におけるショットキーバリアダイオードの製造方法にしたがって、図２に示すショットキーバリアダイオードを製造した。
具体的には、準備工程（Ｓ１０）では、ｎ型の２インチのＧａＮ基板を準備した。また、種基板のｃ面をＩＩＩ−Ｖ族化合物半導体を成長させる面とした。なお、ＧａＮ基板のｎ型のキャリア濃度は５×１０18ｃｍ-3であった。
次に、成長工程（Ｓ２０）では、本発明例２のＩＩＩ−Ｖ族化合物半導体の製造方法と同様の条件で、Ｓｉをｎ型不純物として導入された厚みが７μｍのＧａＮ層を有機金属気相成長法により成長させた。なお、このＧａＮ層（ドリフト層１０２）のｎ型のキャリア濃度は、１×１０16ｃｍ-3であった。
次に、アノード電極１０３として、金からなるショットキー電極をドリフト層１０２上に形成した。次に、カソード電極１０４としてＴｉ、Ａｌ、Ｔｉ、およびＡｕが積層されたオーミック電極を、基板１０１のドリフト層１０２が形成された面と反対の面上に形成した。
（比較例３）
比較例３におけるショットキーバリアダイオードの製造方法は、基本的には本発明例３におけるショットキーバリアダイオードの製造方法と同様の構成を備えているが、成長工程（Ｓ２０）において比較例２のＩＩＩ−Ｖ族化合物半導体の製造方法と同様の条件でドリフト層を成長させた点においてのみ異なる。なお、このＧａＮ層（ドリフト層１０２）のｎ型のキャリア濃度は、５×１０16ｃｍ-3であった。
（測定方法）
本発明例３および比較例３におけるショットキーバリアダイオードについて、順方向および逆方向に電圧を印加したときの、電流と電圧との特性を直流に電圧を印加して測定した。その結果を表２、図５および図６に示す。なお、図５は、実施例３におけるショットキーバリアダイオードの順方向における電圧と電流密度との関係を示す図である。図５中、縦軸は電流密度（単位：Ａ／ｃｍ-2）を、横軸は電圧（単位：Ｖ）を示す。また、図６は、実施例３におけるショットキーバリアダイオードの逆方向における電圧と電流密度との関係を示す図である。図６中、縦軸は電流密度（単位：Ａ／ｃｍ-2）を、横軸は電圧（単位：Ｖ）を示す。
Figure 2008263023
（測定結果）
表２、図５、および図６に示すように、本発明例３におけるショットキーバリアダイオードは、ｎ型のキャリア濃度が５×１０15ｃｍ-3以上で十分低い範囲内であるため、比較例３と比較して、逆方向の電圧を印加した場合には、耐圧を向上できた。また、順方向の電圧を印加した場合には、本発明例３は、比較例３の低いオン抵抗とほぼ同様のオン抵抗となった。
以上より、実施例３によれば、ｎ型のキャリア濃度が５×１０15ｃｍ-3以上５×１０16ｃｍ-3以上の低いドリフト層を備えるショットキーバリアダイオードを製造することによって、低損失で高耐圧のショットキーバリアダイオードを実現できることが確認できた。
実施例４では、本発明によるＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）を製造することの効果について確認した。
（本発明例４）
本発明例４では、実施の形態２におけるショットキーバリアダイオードの製造方法にしたがって、図７に示すＨＥＭＴを製造した。なお、図７は、本発明例４のＨＥＭＴを示す概略断面図である。
具体的には、準備工程（Ｓ１０）では、基板１１１としてｎ型の２インチのサファイア基板を準備した。また、種基板のｃ面をＩＩＩ−Ｖ族化合物半導体を成長させる面とした。
次に、成長工程（Ｓ２０）では、本発明例１と同様に、温度が１０５０℃、圧力が１００Ｔｏｒｒ、水素雰囲気中で、種基板のクリーニングを実施した。その後、本発明例１と同様に、５００℃まで降温し、１００Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１６００の条件で、厚みが３０ｎｍのＧａＮ層をバッファ層１１２として有機金属気相成長法によって成長させた。
その後、１０５０℃に昇温後、２００Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１２５０の条件で、厚みが３０ｎｍのアンドープＧａＮ層１１３を有機金属気相成長法によって成長させた。なお、このアンドープＧａＮ層１１３のキャリア濃度は高抵抗のため測定不可であり、Ｓｉ濃度は、５×１０15ｃｍ-3であった。
その後、さらに、１００Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１６００の条件で、厚みが３０ｎｍで、Ａｌの組成が０．２５のアンドープＡｌＧａＮ層１１４を有機金属気相成長法によって成長させた。なお、このアンドープＡｌＧａＮ層１１４のｎ型のキャリア濃度は、１×１０16ｃｍｃｍ-3以下であった。
バッファ層１１２、アンドープＧａＮ層１１３、およびアンドープＡｌＧａＮ層１１４を成長させる際に用いたＩＩＩ族元素を含む原料、Ｖ族元素を含む原料、およびキャリアガスは、本発明例１と同様とした。
次に、ソース電極１１５およびドレイン電極１１７として、Ｔｉ、Ａｌ、ＴｉおよびＡｕの積層構造を、アンドープＡｌＧａＮ層１１４上に形成した。次に、ゲート電極１１６としてＡｕおよびＮｉの積層構造を、アンドープＡｌＧａＮ層１１４上に形成した。以上の工程を実施することによって、本発明例４におけるＨＥＭＴ１１０を製造した。
（比較例４）
比較例４におけるＨＥＭＴの製造方法は、基本的には本発明例４におけるＨＥＭＴの製造方法と同様の構成を備えているが、成長工程（Ｓ２０）において比較例１のＩＩＩ−Ｖ族化合物半導体の製造方法で用いたＩＩＩ族元素を含む原料（シリコンを０．０２ｐｐｍ含むＴＭＧ）、Ｖ族元素を含む原料、およびキャリアガスを用いた点においてのみ異なる。
なお、比較例４におけるＨＥＭＴのアンドープＧａＮ層１１３のキャリア濃度は高抵抗のため測定不可であり、Ｓｉ濃度は５×１０16ｃｍ-3であり、アンドープＡｌＧａＮ層１１４のｎ型のキャリア濃度は、１×１０16ｃｍ-3であった。
（測定方法）
本発明例４および比較例４におけるＨＥＭＴについて、実施例３と同様に、逆方向に電圧を印加したときの、電流と電圧との特性を測定することにより、バッファ層１１２の耐圧と順方向抵抗を測定した。その結果を表３に示す。
Figure 2008263023
（測定結果）
表３に示すように、本発明例４におけるＨＥＭＴは、アンドープＧａＮ層１１３のＳｉ濃度が低かったため、比較例４と比較して、バッファ層１１２の耐圧が高く、順方向抵抗が低かった。なお、本発明例４および比較例４におけるＨＥＭＴは、アンドープＧａＮ層１１３のキャリア濃度を非常に低く形成するために、格子欠陥や他の不純物を導入してｎ型キャリア濃度を補償した。本発明例４では、高純度ＴＭＧを用いたので、アンドープＧａＮ層１１３のＳｉ濃度が低いため、ｎ型キャリアを補償するために導入する欠陥や不純物濃度を下げることができた。そのため、電子移動度を上げることができ、順方向抵抗を下げることができた。
以上より、実施例４によれば、アンドープＧａＮ層のキャリア濃度を低く抑えることができたので、バッファ層耐圧を高め、順方向の抵抗を低減したＨＥＭＴを製造できることを確認した。
実施例５では、本発明によるＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、縦型トランジスタを製造することの効果について確認した。
（本発明例５）
本発明例５では、実施の形態２におけるショットキーバリアダイオードの製造方法にしたがって、図８に示す縦型トランジスタを製造した。なお、図８は、本発明例５の縦型トランジスタを示す概略断面図である。
具体的には、準備工程（Ｓ１０）では、ｎ型の２インチのＧａＮ基板１２１を準備した。また、種基板のｃ面をＩＩＩ−Ｖ族化合物半導体を成長させる面とした。
次に、成長工程（Ｓ２０）では、まず、ｎ型不純物を含む他の原料としてＨ2を希釈した２０ｐｐｍのモノシランガスを、本発明例１で用いたＩＩＩ族元素を含む原料、Ｖ族元素を含む原料、およびキャリアガスとともに用いて、ｎ型不純物としてＳｉを導入したドリフト層１２３を形成した。ドリフト層１２３のｎ型のキャリア濃度は、１×１０16ｃｍ-3であった。
次に、フォトリソグラフィによりレジストパターンを形成後、イオン注入によりドリフト層１２３の所定の領域に導電性不純物としてのＭｇをウエル領域１２４に、Ｓｉをソース領域１２５に注入することにより、ウエル領域１２４およびソース領域１２５を形成した。次に、絶縁膜１２６となるべきＳｉＯ2からなる膜を形成する工程を実施した。次に、ゲート電極１２８としてＡｕおよびＮｉの積層構造を、膜上に形成した。このＡｕおよびＮｉの積層構造の上に、フォトリソグラフィによりレジストパターンを形成した。このレジストパターンをマスクとして用いて、ＡｕおよびＮｉの積層構造と膜とをエッチングにより部分的に除去することにより、ゲート電極１２８および絶縁膜１２６を形成した。次に、ソース電極１２７として、Ｔｉ、Ａｌ、ＴｉおよびＡｕの積層構造を、ソース領域１２５上に形成した。次に、ドレイン電極１２９として、Ｔｉ、Ａｌ、ＴｉおよびＡｕの積層構造を、基板１２１のバッファ層１２２が形成される面と反対の面上に形成した。以上の工程を実施することによって、本発明例５における縦型トランジスタ１２０を製造した。
（比較例５）
比較例５における縦型トランジスタの製造方法は、基本的には本発明例５における縦型トランジスタの製造方法と同様の構成を備えているが、成長工程（Ｓ２０）において比較例１で用いたＩＩＩ族元素を含む原料（ＩＩＩ−Ｖ族化合物半導体の製造方法で用いたシリコンを０．０２ｐｐｍ含むＴＭＧ）、Ｖ族元素を含む原料、およびキャリアガスを用いた点においてのみ異なる。
なお、比較例５における縦型トランジスタのドリフト層１２３のキャリア濃度、５×１０16ｃｍ-3であった。
（測定方法）
本発明例５および比較例５における縦型トランジスタについて、実施例３と同様に、逆方向に電圧を印加したときの、電流と電圧との特性を測定することにより、耐圧を測定した。その結果を表４に示す。
Figure 2008263023
（測定結果）
表４に示すように、本発明例５における縦型トランジスタは、アンドープＧａＮ層１１３のキャリア濃度が低かったため、比較例５と比較して、耐圧が高かった。
以上より、実施例５によれば、ドリフト層１２３のキャリア濃度を低く抑えることができたので、耐圧を高めた縦型トランジスタを製造できることを確認した。
実施例６では、本発明によるＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、ＬＥＤを製造することの効果について確認した。
（本発明例６）
本発明例６では、実施の形態３における発光ダイオードの製造方法にしたがって、図３に示す発光ダイオードを製造した。
具体的には、準備工程（Ｓ１０）では、ｎ型の２インチのＧａＮ基板を準備した。また、種基板のｃ面をＩＩＩ−Ｖ族化合物半導体を成長させる面とした。
次に、成長工程（Ｓ２０）では、１１５０℃、７５０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１１００の条件で、２μｍのＧａＮ層をｎ型バッファ層２０２として有機金属気相成長法によって成長させた。ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料として本発明例１と同様のものを用い、キャリアガスとして本発明例１と同様の水素および窒素を用い、ｎ型不純物を含む他の原料として、モノメチルシランを用いた。なお、ｎ型バッファ層２０２のｎ型のキャリア濃度は３×１０18ｃｍ-3であった。
そして、活性層２０３として、７８０℃で、７５０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１６０００の条件で、３ｎｍのＩｎ0.14Ｇａ0.86Ｎと１５ｎｍのＧａＮとがそれぞれ６層積層された多重量子井戸構造を有機金属気相成長法によって形成した。なお、ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は本発明例１と同様のものを用い、Ｉｎの原料としてはシリコンが０．０１ｐｐｍ以下のトリメチルインジウムを、キャリアガスとしては窒素を用いた。
そして、ｐ型電子ブロック層２０４として、１０５０℃で、７５０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が７２００の条件で、厚みが２０ｎｍのｐ型Ａｌ0.18Ｇａ0.82Ｎを有機金属気相成長法によって成長させた。なお、ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は、本発明例１と同様のものを用い、Ａｌの原料としてはシリコンが０．０１ｐｐｍ以下のトリメチルアルミニウムを、ｐ型不純物を含む他の原料としてはビスシクロペンタジエニルマグネシウムを、キャリアガスとしては窒素および水素を用いた。このｐ型電子ブロック層２０４のｐ型のキャリア濃度は７×１０17ｃｍ-3であった。
そして、ｐ型コンタクト層２０５として、１１００℃で、７５０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１６００の条件で、厚みが５０ｎｍのｐ型ＧａＮを有機金属気相成長法によって成長させた。なお、ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は、本発明例１と同様のものを用い、ｐ型不純物を含む他の原料としてはビスシクロペンタジエニルマグネシウムを、キャリアガスとしては窒素および水素を用いた。このｐ型コンタクト層２０５のｐ型のキャリア濃度は１×１０18ｃｍ-3であった。
次に、熱処理を行なって、ＴｉとＡｌとが積層されたｎ型電極２０７を基板２０１のｎ型バッファ層２０２が形成された面と反対側の面上に形成した。そして、ＮｉとＡｕとが積層されたｐ型電極２０６をｐ型コンタクト層２０５上に形成した。これにより、図３に示す本発明例６における青色発光ダイオード２００を形成した。
（比較例６）
比較例６における発光ダイオードの製造方法は、基本的には本発明例６における発光ダイオードの製造方法と同様の構成を備えているが、成長工程（Ｓ２０）において比較例１で用いたＩＩＩ族元素を含む原料（ＩＩＩ−Ｖ族化合物半導体の製造方法で用いたシリコンを０．０２ｐｐｍ含むＴＭＧ）、Ｖ族元素を含む原料、およびキャリアガスを用いた点においてのみ異なる。
なお、比較例６におけるｐ型電子ブロック層のｐ型のキャリア濃度は３×１０17ｃｍ-3であり、ｐ型コンタクト層２０５のｐ型キャリア濃度は７×１０17ｃｍ-3であった。
（測定方法）
本発明例６および比較例６における発光ダイオードについて、ｐ型電極およびｎ型電極に通電して、光出力を評価した。
（評価結果）
本発明例６および比較例６の発光ダイオードは、４６０ｎｍで発光した。その時の光出力は、本発明例６のＬＥＤは比較例６のＬＥＤよりも１０％高かった。
以上より、実施例６によれば、ｐ型のＩＩＩ−Ｖ族化合物半導体中のＳｉ濃度を減少できたので、ｐ型のキャリア濃度を向上できたため、発光効率を向上した発光ダイオードを製造できることを確認した。
実施例７では、本発明によるＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンを含む有機金属を用いて、レーザダイオードを製造することの効果について確認した。
（本発明例７）
本発明例７では、実施の形態４におけるレーザダイオードの製造方法にしたがって、図４に示すレーザダイオードを製造した。
具体的には、準備工程（Ｓ１０）では、ｎ型の２インチのＧａＮ基板を準備した。また、種基板のｃ面をＩＩＩ−Ｖ族化合物半導体を成長させる面とした。
次に、成長工程（Ｓ２０）では、まず、１１５０℃、７６０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が５１００の条件で、厚みが２．３μｍのｎ型ＡｌＧａＮ層をｎ型クラッド層３０２として有機金属気相成長法によって成長させた。ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は本発明例１と同様のものを用い、Ａｌの原料として０．０１ｐｐｍ以下のシリコンを含むトリメチルアルミニウムを用い、キャリアガスとして水素および窒素を用い、ｎ型不純物を含む他の原料として、モノメチルシランを用いた。なお、ｎ型バッファ層２０２のｎ型のキャリア濃度は２×１０18ｃｍ-3であった。
そして、アンドープガイド層３０３として、８００℃で、７６０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が２２０００の条件で、厚みが５０ｎｍのＩｎ0.02Ｇａ0.98Ｎを有機金属気相成長法によって成長させた。ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は本発明例１と同様のものを用い、Ｉｎの原料として０．０１ｐｐｍ以下のシリコンを含むトリメチルインジウムを用い、キャリアガスとして窒素を用いた。なお、アンドープガイド層３０３のｎ型のキャリア濃度は１×１０16ｃｍ-3であった。
そして、活性層３０４として、８００℃で、７６０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１３０００の条件で、３ｎｍのＩｎ0.08Ｇａ0.92Ｎと１５ｎｍのＩｎ0.01Ｇａ0.99Ｎとがそれぞれ３層積層された多重量子井戸構造を有機金属気相成長法によって形成した。なお、ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は本発明例１と同様のものを用い、Ｉｎの原料としてはシリコンが０．０１ｐｐｍ以下のトリメチルインジウムを、キャリアガスとしては窒素を用いた。
そして、アンドープガイド層３０５として、１１００℃で、７６０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が２３００の条件で、厚みが０．１μｍのＧａＮを有機金属気相成長法によって成長させた。ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は本発明例１と同様のものを用い、キャリアガスとして水素および窒素を用いた。なお、アンドープガイド層３０５のｎ型のキャリア濃度は１×１０16ｃｍ-3であった。
そして、ｐ型電子ブロック層３０６として、１１００℃で、７６０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１００００の条件で、厚みが２０ｎｍのｐ型Ａｌ0.18Ｇａ0.82Ｎを有機金属気相成長法によって成長させた。なお、ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は本発明例１と同様のものを用い、Ａｌの原料としてはシリコンが０．０１ｐｐｍ以下のトリメチルアルミニウムを、ｐ型不純物を含む他の原料としてはビスシクロペンタジエニルマグネシウムを、キャリアガスとしては窒素および水素を用いた。このｐ型電子ブロック層３０６のｐ型のキャリア濃度は５×１０17ｃｍ-3であった。
そして、ｐ型クラッド層３０７として、１１００℃で、７６０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が１００００の条件で、厚みが０．４μｍのｐ型Ａｌ0.07Ｇａ0.93Ｎを有機金属気相成長法によって成長させた。なお、ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は本発明例１と同様のものを用い、Ａｌの原料としてはシリコンが０．０１ｐｐｍ以下のトリメチルアルミニウムを、ｐ型不純物を含む他の原料としてはビスシクロペンタジエニルマグネシウムを、キャリアガスとしては窒素および水素を用いた。このｐ型電子ブロック層３０６のｐ型のキャリア濃度は７×１０17ｃｍ-3であった。
そして、ｐ型コンタクト層３０８として、１１００℃で、７６０Ｔｏｒｒで、Ｖ族元素を含む原料とＩＩＩ族元素を含む原料との比（Ｖ／ＩＩＩ）が３３００の条件で、厚みが５０ｎｍのｐ型ＧａＮを有機金属気相成長法によって成長させた。なお、ＩＩＩ族元素を含む原料、およびＶ族元素を含む原料は本発明例１と同様のＴＭＧを、ｐ型不純物を含む他の原料としてはビスシクロペンタジエニルマグネシウムを、キャリアガスとしては窒素および水素を用いた。このｐ型コンタクト層３０８のｐ型のキャリア濃度は１×１０18ｃｍ-3であった。
次に、熱処理を行なって、基板３０１のｎ型クラッド層３０２が形成された面と反対の面を研磨にて減厚した。さらに、ＴｉとＡｌとが積層されたｎ型電極３１０を基板３０１のｎ型クラッド層３０２が形成された面と反対側の面上に形成した。そして、ＮｉとＡｕとが積層されたｐ型電極３０９をｐ型コンタクト層３０８上に形成した。ｐ型電極３０９は、幅が１０μｍのストライプに加工した。その後、劈開により共振器長が８００μｍのバーを作製した。これにより、図４に示す本発明例７における青紫色レーザダイオード３００を形成した。
（比較例７）
比較例７におけるレーザダイオードの製造方法は、基本的には本発明例７におけるレーザダイオードの製造方法と同様の構成を備えているが、成長工程（Ｓ２０）において比較例１で用いたＩＩＩ族元素を含む原料（ＩＩＩ−Ｖ族化合物半導体の製造方法で用いたシリコンを０．０２ｐｐｍ含むＴＭＧ）、Ｖ族元素を含む原料、およびキャリアガスを用いた点においてのみ異なる。
なお、比較例７における活性層上に形成されたアンドープガイド層のｎ型のキャリア濃度は５×１０16ｃｍ-3であり、ｐ型電子ブロック層のｐ型のキャリア濃度は３×１０17ｃｍ-3であり、ｐ型クラッド層３０７のｐ型のキャリア濃度は５×１０17ｃｍ-3であり、ｐ型コンタクト層２０５のｐ型キャリア濃度は５×１０17ｃｍ-3であった。
（測定方法）
本発明例７および比較例７におけるレーザダイオードについて、ｐ型電極およびｎ型電極に通電して、光出力を評価した。
（評価結果）
本発明例７のレーザダイオードは、比較例７と比較して、閾値電流が１０％低く、レーザ発振後の電流に対する出力の増加率であるスロープ効率が１０％高かった。
以上より、実施例７によれば、ｐ型のＩＩＩ−Ｖ族化合物半導体中のＳｉ濃度を減少できたので、ｐ型のキャリア濃度を向上できたため、発光効率を向上したレーザダイオードを製造できることを確認した。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施の形態１におけるＩＩＩ−Ｖ族化合物半導体の製造方法を示すフローチャートである。 本発明の実施の形態２におけるショットキーバリアダイオードを示す概略断面図である。 本発明の実施の形態３における発光ダイオードを示す概略断面図である。 本発明の実施の形態４におけるレーザダイオードを示す概略断面図である。 実施例３におけるショットキーバリアダイオードの順方向における電圧と電流密度との関係を示す図である。 実施例３におけるショットキーバリアダイオードの逆方向における電圧と電流密度との関係を示す図である。 本発明例４のＨＥＭＴを示す概略断面図である。 本発明例５の縦型トランジスタを示す概略断面図である。
符号の説明
１００ ショットキーバリアダイオード、１０１，１１１，１２１，２０１，３０１ 基板、１０２ ドリフト層、１０３ アノード電極、１０４ カソード電極、１１０ ＨＥＭＴ、１１２ バッファ層、１１３ アンドープＧａＮ層、１１４ アンドープＡｌＧａＮ層、１１５，１２７ ソース電極、１１６，１２８ ゲート電極、１１７，１２９ ドレイン電極、１２０ 縦型トランジスタ、１２３ ドリフト層、１２４ ウエル領域、１２５ ソース領域、１２６ 絶縁膜、２００ 発光ダイオード、２０２ ｎ型バッファ層、２０３，３０４ 活性層、２０４，３０６ ｐ型電子ブロック層、２０５，３０８ ｐ型コンタクト層、２０６，３０９ ｐ型電極、２０７，３１０ ｎ型電極、３００ レーザダイオード、３０２ ｎ型クラッド層、３０３，３０５ アンドープガイド層、３０７ ｐ型クラッド層。

Claims (16)

  1. ＩＩＩ族元素を含む原料を用いた有機金属気相成長法によってＩＩＩ−Ｖ族化合物半導体を製造する方法であって、
    種基板を準備する準備工程と、
    前記ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、前記種基板上に前記ＩＩＩ−Ｖ族化合物半導体を成長させる成長工程とを備える、ＩＩＩ−Ｖ族化合物半導体の製造方法。
  2. 前記有機金属は、トリメチルガリウム、トリエチルガリウム、トリメチルアルミニウム、およびトリメチルインジウムからなる群より選ばれた少なくとも一種の物質である、請求項１に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
  3. 前記成長工程では、前記ＩＩＩ−Ｖ族化合物半導体としてＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させる、請求項１または２に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
  4. 前記成長工程では、前記ＩＩＩ−Ｖ族化合物半導体として窒化ガリウムを成長させる、請求１または２に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
  5. 前記成長工程では、ｎ型不純物を含む他の原料を前記有機金属とともに用いることにより、ｎ型のキャリア濃度が５×１０16ｃｍ-3以下になるように、前記ＩＩＩ−Ｖ族化合物半導体を成長させる、請求項１〜４のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
  6. 前記ｎ型不純物は、シリコン、ゲルマニウム、および酸素の少なくとも１つの元素を含む、請求項５に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
  7. 前記ｎ型不純物を含む他の原料は、モノシラン、ジシラン、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、トリエチルシラン、テトラエチルシラン、モノゲルマン、モノメチルゲルマニウム、テトラメチルゲルマニウム、テトラエチルゲルマニウム、酸素、一酸化炭素、二酸化炭素、および水からなる群より選ばれた少なくとも一種の物質である、請求項５に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
  8. 前記成長工程では、ｐ型不純物を含む他の原料を前記有機金属とともに用いることにより、ｐ型の前記ＩＩＩ−Ｖ族化合物半導体を成長させる、請求項１〜４のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
  9. 前記ｐ型不純物を含む他の原料は、０．０１ｐｐｍ以下のシリコンを含むビスシクロペンタジエニルマグネシウムおよびビスエチルペンタジエニルマグネシウムの少なくとも一方を含む、請求項８に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
  10. 請求項５に記載のＩＩＩ−Ｖ族化合物半導体の製造方法を備えたショットキーバリアダイオードの製造方法であって、
    前記準備工程では、種基板としてｎ型窒化ガリウム基板を準備し、
    前記成長工程では、前記ＩＩＩ−Ｖ族化合物半導体としてｎ型窒化ガリウムを成長させる、ショットキーバリアダイオードの製造方法。
  11. 請求項１０に記載のショットキーバリアダイオードの製造方法により製造されるショットキーバリアダイオードであって、
    前記ｎ型窒化ガリウム基板と、
    前記ｎ型窒化ガリウム基板上に形成されたｎ型窒化ガリウムからなる層とを備える、ショットキーバリアダイオード。
  12. 前記ｎ型窒化ガリウムからなる層のキャリア濃度は、５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下である、請求項１１に記載のショットキーバリアダイオード。
  13. 請求項８または９に記載のＩＩＩ−Ｖ族化合物半導体の製造方法を備えた発光ダイオードの製造方法であって、
    前記準備工程では、種基板としてｎ型窒化ガリウム基板を準備し、
    前記成長工程では、前記ＩＩＩ−Ｖ族化合物半導体としてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させる、発光ダイオードの製造方法。
  14. 請求項１３に記載の発光ダイオードの製造方法により製造された発光ダイオードであって、
    前記ｎ型窒化ガリウム基板と、
    前記ｎ型窒化ガリウム基板上に形成されたｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなる層とを備える、発光ダイオード。
  15. 請求項８または９に記載のＩＩＩ−Ｖ族化合物半導体の製造方法を備えたレーザダイオードの製造方法であって、
    前記準備工程では、種基板としてｎ型窒化ガリウム基板を準備し、
    前記成長工程では、前記ＩＩＩ−Ｖ族化合物半導体としてｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を成長させる、レーザダイオードの製造方法。
  16. 請求項１５に記載のレーザダイオードの製造方法により製造されたレーザダイオードであって、
    前記ｎ型窒化ガリウム基板と、
    前記ｎ型窒化ガリウム基板上に形成されたｐ型ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなる層とを備える、レーザダイオード。
JP2007104027A 2007-04-11 2007-04-11 Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法 Pending JP2008263023A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007104027A JP2008263023A (ja) 2007-04-11 2007-04-11 Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
TW097106136A TWI381072B (zh) 2007-04-11 2008-02-21 Iii-ｖ族化合物半導體之製造方法、肖特基能障二極體、發光二極體、雷射二極體及該等之製造方法
EP08003392.1A EP1981069A3 (en) 2007-04-11 2008-02-25 Method of producing group III-V compound semiconductor, Schottky barrier diode, light emitting diode, laser diode, and method of fabricating the diodes
US12/046,805 US20080251801A1 (en) 2007-04-11 2008-03-12 Method of producing group iii-v compound semiconductor, schottky barrier diode, light emitting diode, laser diode, and methods of fabricating the diodes
KR1020080028579A KR20080092253A (ko) 2007-04-11 2008-03-27 Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법
CN2008100871007A CN101311380B (zh) 2007-04-11 2008-04-11 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007104027A JP2008263023A (ja) 2007-04-11 2007-04-11 Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009253051A Division JP2010028147A (ja) 2009-11-04 2009-11-04 Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2008263023A true JP2008263023A (ja) 2008-10-30

Family

ID=39591770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007104027A Pending JP2008263023A (ja) 2007-04-11 2007-04-11 Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法

Country Status (6)

Country Link
US (1) US20080251801A1 (ja)
EP (1) EP1981069A3 (ja)
JP (1) JP2008263023A (ja)
KR (1) KR20080092253A (ja)
CN (1) CN101311380B (ja)
TW (1) TWI381072B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053806B2 (en) 2009-03-11 2011-11-08 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor device and epitaxial substrate
JP2012186196A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
JP2012186195A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
JP7380423B2 (ja) 2020-05-27 2023-11-15 豊田合成株式会社 半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100555657C (zh) * 2005-03-04 2009-10-28 住友电气工业株式会社 垂直氮化镓半导体器件和外延衬底
CN102569557A (zh) * 2007-07-17 2012-07-11 住友电气工业株式会社 电子器件的制作方法、外延衬底的制作方法、iii族氮化物半导体元件及氮化镓外延衬底
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
US20110180133A1 (en) * 2008-10-24 2011-07-28 Applied Materials, Inc. Enhanced Silicon-TCO Interface in Thin Film Silicon Solar Cells Using Nickel Nanowires
WO2010124261A2 (en) 2009-04-24 2010-10-28 Applied Materials, Inc. Substrate pretreatment for subsequent high temperature group iii depositions
TWI467635B (zh) * 2011-02-17 2015-01-01 Soitec Silicon On Insulator 凹孔缺陷縮減之三五族半導體構造及形成此等構造之方法
KR20130014849A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 쇼트키 배리어 다이오드 및 이의 제조방법
US8946788B2 (en) 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
KR101984698B1 (ko) 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
US11025029B2 (en) 2015-07-09 2021-06-01 International Business Machines Corporation Monolithic III-V nanolaser on silicon with blanket growth
KR101996424B1 (ko) * 2017-04-24 2019-07-04 아주대학교산학협력단 레이저 다이오드 및 그 제조 방법
DE102019111598A1 (de) * 2019-05-06 2020-11-12 Aixtron Se Verfahren zum Abscheiden eines Halbleiter-Schichtsystems, welches Gallium und Indium enthält

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006104189A (ja) * 2004-09-02 2006-04-20 Rohm & Haas Electronic Materials Llc 有機金属化合物および有機金属化合物を製造する方法
JP2006111546A (ja) * 2004-10-13 2006-04-27 Sumitomo Chemical Co Ltd トリメチルガリウム、その製造方法およびそのトリメチルガリウムから得られた窒化ガリウム薄膜
JP2006279021A (ja) * 2005-03-04 2006-10-12 Sumitomo Electric Ind Ltd 縦型窒化ガリウム半導体装置およびエピタキシャル基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132888A (ja) * 1985-12-03 1987-06-16 Sumitomo Chem Co Ltd 有機金属化合物の精製方法
US5573742A (en) * 1987-10-29 1996-11-12 Martin Marietta Corporation Method for the preparation of high purity aluminum nitride
JP2001338886A (ja) * 2000-03-24 2001-12-07 Ngk Insulators Ltd 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板
ATE448589T1 (de) * 2001-04-12 2009-11-15 Nichia Corp Halbleiterelement aus galliumnitridzusammensetzung
CN1228478C (zh) * 2002-11-13 2005-11-23 中国科学院物理研究所 制备氮化镓单晶薄膜的方法
CN1242091C (zh) * 2002-12-20 2006-02-15 上海北大蓝光科技有限公司 Mocvd生长氮化物发光二极管结构外延片的方法
JP2006001896A (ja) * 2004-06-18 2006-01-05 Shin Etsu Chem Co Ltd 高純度トリメチルアルミニウム及びトリメチルアルミニウムの精製方法
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
US7390360B2 (en) * 2004-10-05 2008-06-24 Rohm And Haas Electronic Materials Llc Organometallic compounds
JP4784729B2 (ja) 2005-06-09 2011-10-05 信越化学工業株式会社 トリメチルガリウムの製造方法
US7341932B2 (en) * 2005-09-30 2008-03-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Schottky barrier diode and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006104189A (ja) * 2004-09-02 2006-04-20 Rohm & Haas Electronic Materials Llc 有機金属化合物および有機金属化合物を製造する方法
JP2006111546A (ja) * 2004-10-13 2006-04-27 Sumitomo Chemical Co Ltd トリメチルガリウム、その製造方法およびそのトリメチルガリウムから得られた窒化ガリウム薄膜
JP2006279021A (ja) * 2005-03-04 2006-10-12 Sumitomo Electric Ind Ltd 縦型窒化ガリウム半導体装置およびエピタキシャル基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053806B2 (en) 2009-03-11 2011-11-08 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor device and epitaxial substrate
US8207556B2 (en) 2009-03-11 2012-06-26 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor device and epitaxial substrate
US8304269B2 (en) 2009-03-11 2012-11-06 Sumitomo Electric Industries, Ltd. Method of fabricating group III nitride semiconductor device
JP2012186196A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
JP2012186195A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
US8921887B2 (en) 2011-03-03 2014-12-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US9159880B2 (en) 2011-03-03 2015-10-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US9331248B2 (en) 2011-03-03 2016-05-03 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US9437779B2 (en) 2011-03-03 2016-09-06 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP7380423B2 (ja) 2020-05-27 2023-11-15 豊田合成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI381072B (zh) 2013-01-01
CN101311380B (zh) 2011-10-05
CN101311380A (zh) 2008-11-26
TW200848559A (en) 2008-12-16
EP1981069A3 (en) 2013-06-26
EP1981069A2 (en) 2008-10-15
US20080251801A1 (en) 2008-10-16
KR20080092253A (ko) 2008-10-15

Similar Documents

Publication Publication Date Title
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
JP5099008B2 (ja) ＳｉＣ基板を用いた化合物半導体装置とその製造方法
US9153648B2 (en) Semiconductor stacked body, method for manufacturing same, and semiconductor element
US20060223288A1 (en) Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device
KR20070054722A (ko) Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법
JP2009184836A (ja) Ｉｉｉ−ｖ族化合物半導体の結晶成長方法、発光デバイスの製造方法および電子デバイスの製造方法
JP4554803B2 (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
US20120241753A1 (en) Semiconductor device and method for manufacturing same
JP5460751B2 (ja) 半導体装置
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2004356522A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP2017117844A (ja) 半導体発光素子およびその製造方法
US9859457B2 (en) Semiconductor and template for growing semiconductors
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
CN110050330B (zh) Iii族氮化物半导体
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2010028147A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
JP2017117845A (ja) 半導体発光素子およびその製造方法
JP2022120989A (ja) 半導体素子構造の製造方法
JP2009152491A (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091207

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100430