KR20070054722A - Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법 - Google Patents

Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법 Download PDF

Info

Publication number
KR20070054722A
KR20070054722A KR1020077008481A KR20077008481A KR20070054722A KR 20070054722 A KR20070054722 A KR 20070054722A KR 1020077008481 A KR1020077008481 A KR 1020077008481A KR 20077008481 A KR20077008481 A KR 20077008481A KR 20070054722 A KR20070054722 A KR 20070054722A
Authority
KR
South Korea
Prior art keywords
layer
quantum well
compound semiconductor
group iii
type layer
Prior art date
Application number
KR1020077008481A
Other languages
English (en)
Inventor
마코토 사사키
도모유키 다카다
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20070054722A publication Critical patent/KR20070054722A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Abstract

본 발명은 Ⅲ-Ⅴ족 화합물 반도체를 제공한다. Ⅲ-Ⅴ족 화합물 반도체는 n형층(1), 화학식 InaGabAlcN으로 표시되고 두께가 300 nm 이상인 p형층(7), 및 n형층과 p형층 사이에 있으며 2개의 장벽층(5) 및 상기 장벽층 사이의 화학식 InxGayAlzN으로 표시되는 양자 우물층을 포함하는 적어도 2개의 양자 우물 구조(4)를 갖는 다중 양자 우물 구조를 포함하는 Ⅲ-Ⅴ족 화합물 반도체로서, R/α의 비가 42.5% 이하이며, 여기서, R은 X선 회절에 의해 측정되는 상기 양자 우물층에서의 질화 인듐의 평균 몰 분율이고, α는 전류 주입에 의해 Ⅲ-Ⅴ족 화합물 반도체로부터 발광하는 발광 파장으로부터 산출되는 질화 인듐의 몰 분율이다.

Description

Ⅲ-Ⅴ족 화합물 반도체 및 그 제조 방법{A GROUP Ⅲ-Ⅴ COMPOUND SEMICONDUCTOR AND A METHOD FOR PRODUCING THE SAME}
본 발명은 화학식 InaGabAlcN(a+b+c=1, 0≤a<1, 0<b≤1, 0≤c<1)으로 표시되는 p형층과 장벽층 및 장벽층 사이의 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물층을 포함하는 양자 우물 구조를 갖는 Ⅲ-Ⅴ족 화합물 반도체에 관한 것이다.
현재 화학식 IndGaeAlfN(d+e+f=1, 0≤d≤1, 0≤e≤1, 0≤f≤1)으로 표시되는 Ⅲ-Ⅴ족 화합물 반도체는 녹, 청, 보라 또는 자외 광을 발산하는 발광 소자로서 이용되고 있다.
발광 물질 및 형광 물질과 결합한 백색 발광 소자는 배면광 또는 조명에 적용하기 위해 연구되고 있다. 질화 인듐(InN)을 포함하는 특정 결정은, 예를 들어, 질화 인듐의 몰 분율을 변화시킴으로써 발광 파장을 변화시킬 수 있기 때문에, 디스플레이 소자 또는 형광 물질 여기용 광원으로서 유용하다.
사파이어, GaAs, ZnO 등의 물질로 구성되는 여러가지 기판상에 Ⅲ-Ⅴ족 화합물 반도체 층을 성장시키려는 것이 시도되어 왔다. 그러나, 기판의 격자 상수 및 화학적 특성이 상기 화합물 반도체의 것과 매우 상이하므로, 고품질을 충분히 만족시키는 결정이 아직 생산되지 않았다. 따라서, 격자 상수 및 화학적 특성이 화합물 반도체의 것과 유사한 GaN 결정을 성장시킨 후, 화합물 반도체를 그 위에 성장시켜 발광 소자를 얻는 것이 제안되었다(일본 특허 소55-3834호).
또한 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물 구조를 갖는 화합물 반도체를 성장시켜 발광 소자를 얻는 것이 제안되었다(일본 특허 제3,064,891호).
상기 문헌들에 기재된 발광 소자는 휘도의 관점에서는 만족스럽지 않다.
660 ~ 780℃, 100 ~ 500 Torr하에서 실리콘으로 도핑된 GaN 위에 InGaN 층을 성장시키고 5 ~ 10초 동안 상기 온도를 유지한 후, 그 위에 GaN을 성장시키며, InGaN 층과 GaN을 이 조건하에서 반복적으로 성장시켜 다중 양자 우물 구조를 형성한 후, 1,040℃에서 p-GaN 층을 성장시켜 화합물 반도체를 제조하는 방법이 공지되어 있다.
이러한 방법에서는, p-GaN 층을 성장시키는 동안, InGaN 층이 파괴되어 인듐 금속 또는 질화 인듐 결정을 석출시킴으로써 그 결과 휘도를 현저히 저하시킨다(Journal of Crystal Growth, 248, 498, 2003).
발명의 개시
본 발명의 목적은 고휘도를 갖는 발광 소자로서 이용하기 적절한 Ⅲ-Ⅴ족 화합물 반도체를 제공하는 것이다. 본 발명의 또 다른 목적은 상기 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 방법을 제공하는 것이다.
본 발명자들은 Ⅲ-Ⅴ족 화합물 반도체를 연구하였고, 그 결과 본 발명을 완성하기에 이르렀다.
본 발명은,
n형층,
화학식 InaGabAlcN(a+b+c=1, 0≤a<1, 0<b≤1, 0≤c<1)으로 표시되고, 두께가 300 nm 이상인 p형층, 및
n형층과 p형층 사이에 있으며, 2개의 장벽층 및 상기 장벽층 사이의 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물층을 포함하는 적어도 2개의 양자 우물 구조를 갖는 다중 양자 우물 구조를 포함하는 Ⅲ-Ⅴ족 화합물 반도체로서,
R/α의 비가 42.5% 이하이며, 여기서, R은 X선 회절에 의해 측정되는 상기 양자 우물층에서의 질화 인듐(InN)의 평균 몰 분율이고, α는 전류 주입에 의해 Ⅲ-Ⅴ족 화합물 반도체로부터 발광하는 발광 파장으로부터 산출되는 질화 인듐(InN)의 몰 분율인 Ⅲ-Ⅴ족 화합물 반도체를 제공한다.
본 발명은,
n형층,
화학식 InaGabAlcN(a+b+c=1, 0≤a<1, 0<b≤1, 0≤c<1)으로 표시되고, 두께가 300 nm 이상인 p형층, 및
n형층과 p형층 사이에 있으며, 2개의 장벽층 및 상기 장벽층 사이의 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물층을 갖는 단일 양자 우물 구조를 포함하는 Ⅲ-Ⅴ족 화합물 반도체로서,
R/α의 비가 42.5% 이하이며, 여기서, R은 X선 회절에 의해 측정되는 상기 양자 우물층에서의 질화 인듐(InN)의 평균 몰 분율이고, α는 전류 주입에 의해 Ⅲ-Ⅴ족 화합물 반도체로부터 발광하는 발광 파장으로부터 산출되는 질화 인듐(InN)의 몰 분율인 Ⅲ-Ⅴ족 화합물 반도체를 제공한다.
또한, 본 발명은,
n형층, 화학식 InaGabAlcN(a+b+c=1, 0≤a<1, 0<b≤1, 0≤c<1)으로 표시되는 p형층, 및 n형층과 p형층 사이에 있으며, 적어도 2개의 장벽층 및 상기 장벽층 사이의 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물층을 포함하는 양자 우물 구조를 갖는 양자 우물 구조를 포함하는 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법으로서,
양자 우물층의 성장 종료와 장벽층의 성장 개시 사이에 결정 성장을 중단하기 위해, 양자 우물층의 성장 온도 또는 양자 우물층의 성장 온도와 동일하거나 더 높은 온도에서 양자 우물층을 유지하는 단계, 및
두께가 300 nm 이상인 p형층을 성장시키는 단계
를 포함하는 방법을 제공한다.
또한, 본 발명은 전술한 Ⅲ-Ⅴ족 화합물 반도체를 포함하는 Ⅲ-Ⅴ족 화합물 반도체 발광 소자를 제공한다.
도 1은 본 발명의 Ⅲ-Ⅴ족 화합물 반도체의 실시형태의 구조를 도시한다.
도면 부호의 설명
1 n형 GaN 층
2 비도핑 GaN 층
3 GaN 층
4 InGaN 양자 우물층
5 GaN 장벽층
6 GaN 캡층
7 Mg 도핑 AlGaN 캡층
8 p형 GaN 층
9 n 전극
10 p 전극
Ⅲ-Ⅴ족 화합물 반도체
본 발명의 Ⅲ-Ⅴ족 화합물 반도체는 n형층과 p형층을 포함한다.
p형층은 화학식 InaGabAlcN(a+b+c=1, 0≤a<1, 0<b≤1, 0≤c<1)으로 표시되고 두께가 300 nm 이상이다. p형층의 두께가 증가하는 경우, Ⅲ-Ⅴ족 화합물 반도체의 정전기 방전 특성이 향상된다. p형층의 두께는 바람직하게는 400 nm 이상, 더 바람직하게는 500 nm 이상, 더 바람직하게는 60 nm 이상이다. 또한, p형층의 두께가 500 nm 이상인 경우, Ⅲ-Ⅴ족 화합물 반도체의 광출력도 역시 향상된다. 두께가 500 nm 이상인 p형층을 포함하는 Ⅲ-Ⅴ족 화합물 반도체는 광출력 및 정전기 방전 특성이 우수한 발광 소자로서 바람직하게 이용된다. 반면, p형층의 두께가 너무 두꺼운 경우, 기판에 뒤틀림을 일으키거나 제조시 장시간이 소요된다. p형층의 두께는 통상적으로 3 μm 이하이다.
p형층은 불순물로 도핑될 수 있다. 상기 불순물의 예로는 Mg, Zn 및 Ca를 들 수 있다. 불순물은 단독으로 또는 복수로 이용될 수 있다. 불순물의 농도는 통상적으로 1 × 1017 cm-3 ~ 1 × 1021 cm-3이다.
또한, Ⅲ-Ⅴ족 화합물 반도체는 적어도 하나의 양자 우물 구조를 포함한다. 상기 양자 우물 구조는 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물층 및 적어도 2개의 장벽층을 포함한다. 양자 우물층은 장벽층 사이에 존재한다.
양자 우물 구조는 발광 소자 또는 기판의 발광층으로서 이용되어 전위 등을 감소시킴으로써 결정도를 개선할 수 있다. 상기 양자 우물 구조는 양자층 및 장벽층을 포함하는 단일 양자 우물 구조이거나 적어도 2개의 양자 우물층 및 장벽층을 포함하는 다중 양자 우물 구조일 수 있다. 양자 우물 구조가 발광층으로서 이용되는 경우, 다중 양자 우물 구조는 높은 광출력을 얻고자 하는 점에서 바람직하다.
양자 우물 구조는 두께가 통상적으로 0.5 nm 이상, 바람직하게는 1 nm 이상, 더 바람직하게는 1.5 nm 이상이고, 통상적으로 9 nm 이하, 바람직하게는 7 nm 이하, 더 바람직하게는 6 nm 이하이다.
양자 우물 구조는 불순물로 도핑될 수도 도핑되지 않을 수도 있다. 양자 우물 구조가 발광층으로서 이용되는 경우, 비도핑된 양자 우물 구조는 바람직한 색 순도를 갖는 강한 발광을 얻고자 하는 점에서 바람직하다. 양자 우물층이 불순물로 도핑된 경우, 도핑 농도가 너무 높다면 결정도를 저하시킬 수 있으므로, 상기 농도는 통상적으로 1021 cm-3 이하, 바람직하게는 1019 cm-3 이하, 더 바람직하게는 1017 cm-3 이하이다. 상기 불순물의 예로는 Si, Ge, S, O, Zn 및 Mg를 들 수 있다. 불순물은 단독으로 또는 복수로 도핑될 수 있다.
장벽층은 통상적으로 화학식 IndGaeAlfN(d+e+f=1, 0≤d<1, 0≤e≤1, 0≤f≤1)으로 표시되는 Ⅲ-Ⅴ족 화합물이다. 양자 우물층에 인접한 2개의 장벽층은 같거나 다를 수 있다.
상기 장벽층은 두께가 통상적으로 1 nm 이상, 바람직하게는 1.5 nm 이상, 더 바람직하게는 2 nm 이상이고, 통상적으로 100 nm 이하, 바람직하게는 50 nm 이하, 더 바람직하게는 20 nm 이하이다.
장벽층은 불순물로 도핑될 수도 도핑되지 않을 수도 있다. 상기 불순물의 예로는 Si, Ge, S, O, Zn 및 Mg를 들 수 있다. 불순물은 단독으로 또는 복수로 도핑될 수 있다. 장벽층이 불순물로 도핑되는 경우, 상기 불순물의 농도는 통상적으로 1017 cm-3 ~ 1021 cm-3이다. 다중 양자 우물 구조가 발광층으로서 이용되는 경우, 장벽층의 일부는 불순물로 도핑될 수 있다. 불순물을 도핑함으로써, 전기전도형 장벽층을 제어하고 전자 또는 정공을 효과적으로 주입할 수 있다. 불순물 도핑은 도핑된 장벽층에 인접한 발광층의 결정도를 저하시킬 수 있기 때문에, 발광층으로서 이용되지 않는 양자 우물층과 접촉하는 장벽층은 불순물로 도핑될 수 있다.
Ⅲ-Ⅴ족 화합물 반도체가 다중 양자 우물 구조를 포함하는 경우, 다중 양자 우물 구조는 동일한 두께와 동일한 조성; 동일한 두께와 상이한 조성; 상이한 두께와 동일한 조성; 또는 상이한 두께와 상이한 조성을 갖는 적어도 2개의 양자 우물층을 포함한다. 또한, 다중 양자 우물 구조는 동일한 두께와 동일한 조성; 동일한 두께와 상이한 조성; 상이한 두께와 동일한 조성; 또는 상이한 두께와 상이한 조성을 갖는 적어도 2개의 장벽층을 포함한다. 다중 양자 우물 구조가 발광층으로서 이용되는 경우, 다중 양자 우물 구조는 바람직하게는 동일한 두께와 동일한 조성을 갖는 적어도 2개의 양자 우물층; 및 동일한 두께와 동일한 조성을 갖는 적어도 2개의 장벽층을 포함한다. 상기 두께와 조성을 갖는 Ⅲ-Ⅴ족 화합물 반도체는 적어도 2개의 양자 우물층으로부터의 발광으로 인해 향상된 색 순도로 발광한다.
Ⅲ-Ⅴ족 화합물 반도체는 R/α의 비가 42.5% 이하, 바람직하게는 40% 이하, 더 바람직하게는 35% 이하, 더 바람직하게는 30% 이하이다.
R은 양자 우물층에서의 질화 인듐(InN)의 평균 몰 분율이다. R값은 X선 회절기를 이용하여 양자 우물 구조를 분석함으로써 측정될 수 있다.
Ⅲ-Ⅴ족 화합물 반도체가 다중 양자 우물 구조를 포함하는 경우, 상기 다중 양자 우물 구조에서의 InN의 몰 분율(W)은 다중 양자 우물 구조의 초격자로부터 기인한 위성 반사로부터 측정되고, 그 후 R은 W값과, 장벽층의 두께에 대한 양자 우물층의 두께의 비에 따라 산출된다.
Ⅲ-Ⅴ족 화합물 반도체가 단일 양자 우물 구조를 포함하는 경우, 단일 양자 우물 구조에서의 InN의 몰 분율(W)도 역시 X선 회절에 의해 측정된다.
저농도, 예를 들어, 1021 cm-3 이하, 바람직하게는 1019 cm-3 이하, 더 바람직하게는 1017 cm-3 이하의 불순물로 도핑된 양자 우물층을 갖고 전류 주입으로 인해 발생한 밴드 단 발광(band edge emission)을 나타내는 Ⅲ-Ⅴ족 화합물 반도체의 경우에, α는 하기 절차에 따라서 전류 주입에 의한 발광 파장으로부터 산출될 수 있다.
발광 소자에 이용되는 반도체의 발광 파장 λ(nm)는 반도체의 밴드 갭 에너지(band gap energy)를 Eg(eV)로 할 때 일반적으로 하기 식으로 나타낸다.
λ= 1240 / Eg (1)
반도체의 밴드 갭 에너지는 그 몰 분율로부터 산출될 수 있다. 예를 들면, InN과 GaN의 혼정인 InαGa1 -αN의 경우에는, InN의 밴드 갭 에너지가 0.8 eV이고, GaN의 밴드 갭 에너지가 3.42 eV이기 때문에, 상기 반도체의 밴드 갭 에너지(Eg)는 하기 식으로 나타낸다.
Eg = 0.8α + 3.42(1-α) (2)
따라서, Ⅲ-Ⅴ족 화합물 반도체의 α는 상기 식 (1)과 (2)에 따라 산출된다.
α = [3.42 - (1240 / λ)] / (3.42 - 0.8) (3)
발광파장이 470 nm인 경우, α는 0.298이다.
고농도의 불순물로 도핑된 양자 우물층을 갖고 상기 불순물의 농도로부터 기인한 발광을 나타내는 Ⅲ-Ⅴ족 화합물 반도체의 경우에, α는 상기 불순물 농도의 에너지 값으로부터 산출될 수 있다. 예를 들면, 문헌 [Journal of Vacuum Science and Technology A, Vol.13(3), page 705]는 발광층으로서 Zn 및 Si로 도핑된 InGaN 층을 포함하는 발광 다이오드에서의 Zn의 에너지 수준이 발광 피크 파장으로부터 측정함에 의하면 0.4 ~ 0.5 eV라고 기술하고 있다.
Ⅲ-Ⅴ족 화합물 반도체는 양자 우물층과 p형층 사이에 화학식 IniGajAlkN(i+j+k=1, 0≤i≤1, 0≤j≤1, 0≤k≤1)으로 표시되는 캡층(cap layer)을 포함할 수 있다. 캡층은 단독으로 또는 복수로 성장할 수 있다. Ⅲ-Ⅴ족 화합물 반도체가 AlN 혼정을 포함하는 경우에, Ⅲ-Ⅴ족 화합물 반도체는 열적 안정성이 향상되고, 그 결과 발광층의 상 분리와 같은 열 분해가 억제된다. 상기 캡층은 Mg, Zn 및 Ca 등의 p형 도펀트 및 Si, O, S 및 Se 등의 n형 도펀트로 도핑될 수 있다.
전술한 Ⅲ-Ⅴ족 화합물 반도체를 포함하는 소자 구조의 실시형태는 도 1에 도시되어 있다.
도 1에 도시된 Ⅲ-Ⅴ족 화합물 반도체는 하기 절차로 하기의 층 (1) ~ (8)을 포함한다;
n형 GaN 층 (1),
n형 GaN 층 (1) 위에 적층된 비도핑 GaN 층 (2),
장벽층으로서의 GaN 층 (3)을 포함하는 다중 양자 우물 구조,
5회 주기로 교대로 적층된 양자 우물층으로서의 InGaN 층 (4)
및 장벽층으로서의 GaN 층 (5),
GaN 층 (6)
Mg로 도핑된 AlGaN 층 (7)
p형 GaN 층 (8); 그리고
n 전극 (9) 및
p형 GaN 층 (8) 위에 적층된 p 전극 (10).
순방향으로 소자의 p-n 접합에 전압을 가하면, 주입된 전자와 정공이 다중 양자 우물층에서 서로 재결합하여 소자가 발광하게 된다.
Ⅲ-Ⅴ족 화합물 반도체의 제조
Ⅲ-Ⅴ족 화합물 반도체는 금속 유기 화학 증착법(이하, MOCVD로 약기), 분자선 에피택시법(이하, MBE로 약기), 수소화물 기상 에피택시법(이하, HVPE로 약기), 바람직하게는 MOCVD에 의해 유리하게 제조될 수 있다. 상기 MOCVD는 층의 균일성, 계면 급경사성 및 양산성 면에서 우수하다. 결정 성장은 상업적으로 이용가능한 장치를 사용하여 수행할 수 있다.
Ⅲ-Ⅴ족 화합물 반도체는 일반적으로 반응기에서 원료를 기판으로 공급하는 방법에 의해 제조될 수 있다.
Ⅲ-Ⅴ족 화합물 반도체의 제조에 사용되는 기판의 예로는 사파이어, ZnO, 금속 붕소화물(ZrB2), SiC, GaN 및 AlN을 들 수 있다. 이들 기판은 단독으로 또는 둘 이상의 기판을 혼합하여 이용될 수 있다.
Ⅲ족 원소의 원료의 예로는 트리메틸갈륨(TMG) 및 트리에틸갈륨(TEG) 등의 화학식 R1R2R3Ga(여기서, R1, R2 및 R3은 저급 알킬기를 나타낸다)로 표시되는 트리알킬갈륨; 트리메틸알루미늄(TMA), 트리에틸알루미늄(TEA) 및 트리이소부틸알루미늄 등의 화학식 R1R2R3Al(여기서, R1, R2 및 R3은 저급 알킬기를 나타낸다)으로 표시되는 트리알킬알루미늄; 트리메틸아민알란[(CH3)3N:AlH3]; 트리메틸인듐(TMI) 및 트리에틸인듐 등의 화학식 R1R2R3In(여기서, R1, R2 및 R3은 저급 알킬기를 나타낸다)으로 표시되는 트리알킬인듐; 트리알킬인듐의 1 ~ 3개의 알킬기가 할로겐 원소로 치환되는 디에틸인듐 클로라이드 등의 화합물; 및 인듐 클로라이드 등의 화학식 InX(여기서, X는 할로겐 원소를 나타낸다)로 표시되는 할로겐화 인듐을 들 수 있다. 이들 원료는 단독으로 또는 둘 이상의 원료를 혼합하여 이용될 수 있다.
Ⅴ족 원소의 원료의 예로는 암모니아, 히드라진, 메틸히드라진, 1,1-디메틸히드라진, 1,2-디메틸히드라진, t-부틸아민 및 에틸렌디아민; 바람직하게는 암모니아 및 히드라진을 들 수 있다. 암모니아 및 히드라진은 분자내에 탄소 원자를 포함하지 않으며, 탄소 오염으로부터 반도체를 보호한다. 이들 원료는 단독으로 또는 둘 이상의 원료를 혼합하여 이용될 수 있다.
전술한 R/α의 비를 갖는 양자 우물 구조는 열 처리에 의해 성장시킬 수 있다. 양자 우물층은 반응기에서 통상적으로 650 ~ 850℃에서 성장시킨다. 장벽층은 반응기에서 통상적으로 650 ~ 1,000℃에서 성장시킨다.
본 발명의 제조 방법에서는, 양자 우물층의 성장 종료와 장벽층의 성장 개시 사이에 결정 성장을 중단하기 위해 양자 우물층의 성장 온도와 동일하거나 더 높은 온도에서 양자 우물층을 유지한다.
양자 우물층을 양자 우물층의 성장 온도에서 유지하는 경우, 체류 시간은 통상적으로 10분 이상, 바람직하게는 15분 이상이고, 통상적으로 60분 이하이다. 압력은 통상적으로 30 kPa 이상이다. 압력이 20 kPa 이하인 경우, 체류 시간은 1 ~ 5분이 바람직하다.
양자 우물층이 양자 우물층의 성장 온도보다 높은 온도에서 유지되는 경우, 최저 온도는 양자 우물층의 성장 온도보다 10℃ 이상, 더 바람직하게는 30℃ 이상, 더 바람직하게는 50℃ 이상 높고, 최고 온도는 양자 우물층의 성장 온도보다 100℃ 정도 높은 온도 이하이다. 체류 시간은 온도에 따라 다양하며, 통상적으로 1분 이상, 바람직하게는 3분 이상, 더 바람직하게는 5분 이상, 더 바람직하게는 7분 이상이고, 통상적으로 60분 이하이다. 상기 유지 시간은 양자 우물층 성장 종료시부터 장벽층 성장 개시시까지의 승온 시간과 동일한 것이 바람직하다.
유지(성장 중단) 단계에서는, Ⅲ족 원소의 원료는 일반적으로 반응기에 공급하지 않는다. 반면, Ⅴ족 원소의 원료 및 운반 기체는 공급할 수도 공급하지 않을 수도 있다. 양자 우물층에서의 질소 농도 감소를 방지한다는 측면에서, Ⅴ족 원소의 원료는 반응기에 공급하는 것이 바람직하다.
양자 우물 구조를 성장시킨 후, 두께가 300 nm 이상인 p형층을 성장시킨다. p형층의 성장 온도는 통상적으로 700 ~ 1,100℃이다. Ⅲ-Ⅴ족 화합물 반도체가 화학식 IngGahN(g+h=1, 0<g≤1, 0≤h<1)으로 표시되는 p형층을 포함하는 경우, p형층은 650 ~ 950℃와 같은 비교적 저온에서 성장시키는 것이 바람직하며, 이로써 p형층의 성장 중에 양자 우물층을 열 분해로부터 보호한다.
p형층의 성장이 종료된 후, Ⅲ-Ⅴ족 화합물 반도체는 전극 형성 전 또는 전극 형성 후에 전극과의 양호한 접촉 저항을 얻기 위해 어닐링(annealing)을 할 수 있다. 어닐링 대기는 불활성 기체 또는 실질적으로 수소를 포함하는 기체일 수 있고, 또는 상기 대기 기체에 산소 함유 기체를 첨가할 수 있다. 이들 기체는 단독으로 또는 둘 이상의 기체를 혼합하여 이용될 수 있다. 어닐링 온도는 200℃ 이상, 바람직하게는 400℃ 이상이다.
유지 단계 및 성장 단계는 통상의 반응기를 이용하여 수행할 수 있다. 반응기에 기판의 상부 또는 측면으로부터 원료를 기판으로 공급할 수 있는 공급 부재가 구비된다. 상기 반응기에서 기판은 거의 상향으로, 또는 대안으로 하향으로 배치한다. 상기 기판이 하향으로 배치된 경우, 원료는 기판의 하부 또는 기판의 측면으로부터 공급될 수 있다. 반응기에서의 기판의 각도는 반드시 정확하게 수평일 필요는 없으며, 거의 또는 완전히 수직일 수도 있다.
Ⅲ-Ⅴ족 화합물 반도체의 제조는 p형층의 유지 단계 및 성장 단계를 제외하고는 통상의 조건하에서 수행할 수 있다. 양자 우물층, 장벽층 또는 p형층이 불순물로 도핑되는 경우, 상기 불순물은 유기 금속 형태로 공급되는 것이 바람직하다.
Ⅲ-Ⅴ족 화합물 반도체의 제조는 기판과 공급 부재가 배치된, 복수 개의 기판상에 동시에 층을 성장시킬 수 있는 장치를 이용하여 수행할 수 있다. 원료 공급에 관해서는, Ⅲ족 원소의 원료 및 Ⅴ족 원소의 원료는 원료간의 사전 반응을 방지하기 위해 공급원으로부터 각각 도입하여 반응기 내로 공급하기 전에 혼합할 수 있다.
본 발명을 하기 실시예에 의해 보다 상세히 설명하지만, 본 발명의 범위가 이들 실시예에 한정되는 것은 아니다.
실시예 1
사파이어 C 면상에, 원료로서 TMG와 암모니아, 운반 기체로서 수소를 공급하여 490℃에서 저온 성장 GaN 버퍼층을 성장시켰다.
TMG 공급을 일단 중단한 후, 최대 1,090℃까지 승온하고, 그 다음 원료로서 TMG, 암모니아 및 실란, 운반 기체로서 수소를 공급하여, 두께가 3 μm인 n형 GaN 층을 성장시키고, 그 후 실란의 공급을 중단하여 두께가 300 nm인 비도핑 GaN 층을 성장시켰다. TMG와 실란의 공급을 중단한 후, 785℃까지 냉각시키고, 원료로서 TEG와 암모니아, 운반 기체로서 질소를 공급하여 두께가 100 nm인 GaN 층을 성장시키고, 그 후 원료로서 TEG, TMI 및 암모니아, 운반 기체로서 질소를 공급하여 50 kPa의 압력하에, 두께가 3 nm인 InGaN 층과 두께가 15 nm인 GaN 층을 성장시키는 절차 를 5회 반복하였다. 상기 성장 절차의 상세한 사항은 다음과 같다: 암모니아, TEG 및 TMI를 공급하여 InGaN 층을 두께 3 nm로 성장시켰다; 그 후, TEG와 TMI의 공급을 중단하고, 오직 암모니아와 운반 기체만을 공급하여, 15분 동안 유지(성장 중단)하였다; 그 다음 비도핑 GaN 층을 두께 15 nm로 성장시켰다.
이 절차를 5회 반복한 후, TEG와 암모니아를 연속적으로 공급하여 두께가 3 nm인 비도핑 GaN 층을 성장시키고, 그 결과 비도핑 GaN 층의 최종 두께가 18 nm가 되도록 하였다. 그 후 TEG의 공급을 중단하고, 최대 940℃까지 승온한 후, TEG, TMA, 암모니아 및 p형 도펀트 공급원으로서의 비스에틸시클로펜타디에닐 마그네슘을 공급하여 두께가 30 nm인 마그네슘 도핑 AlGaN 층을 성장시켰다. TEG, TMA 및 비스에틸시클로펜타디에닐 마그네슘의 공급을 중단한 후, 최대 1,010℃까지 승온하고, 그 후 TMG, 암모니아 및 p형 도펀트 공급원으로서의 비스에틸시클로펜타디에닐 마그네슘을 공급하여 두께가 600 nm인 p형 GaN 층을 성장시켰다.
얻어진 Ⅲ-Ⅴ족 화합물 반도체를 에칭한 후, NiAu의 p 전극과 Al의 n 전극을 형성하여 LED를 얻었다.
상기 LED에 20 mA의 전류를 순방향으로 공급하였고, 모든 샘플은 명료한 청색 발광을 나타내었다. 휘도는 6,028 mcd이며, 발광 피크 파장은 473 nm였다. 상기 발광 파장에 따르면, InN의 몰 분율(α)은 전술한 식 (3)에 의하면 30.4%로 산출되었다.
X선 회절에 의해 결정된 다중 양자 우물 구조의 위성 반사에 관한 평가에 의하면, InN의 몰 분율(W)은 전체 다중 양자 우물 구조의 평균값으로서 1.93%이며, 결과적으로 InN의 몰 분율(R)은 11.58%였다. R/α의 비는 38.1%였다.
상기 LED는 정전기 방전 시험(electrostatic discharge test)으로 평가하였고, 역방향으로 225 V의 정전기 방전 항복 전압치(electrostatic discharge breakdown voltage)를 얻었다. 또한 그 결과는 하기 표 1에 나타내었다.
실시예 2
p형 GaN 층의 두께를 450 nm로 변경한 점을 제외하고는 실시예 1에서와 동일한 실시로 LED를 얻었다. 상기 LED는 실시예 1과 동일한 조건하에서 평가하였다. 그 결과는 하기 표 1에 나타내었다.
실시예 3
p형 GaN 층의 두께를 300 nm로 변경한 점을 제외하고는 실시예 1에서와 동일한 실시로 LED를 얻었다. 상기 LED는 실시예 1과 동일한 조건하에서 평가하였다. 그 결과는 하기 표 1에 나타내었다.
참고예 1
p형 GaN 층의 두께를 150 nm로 변경한 점을 제외하고는 실시예 1에서와 동일한 실시로 LED를 얻었다. 상기 LED는 실시예 1과 동일한 조건하에서 평가하였다. 그 결과는 하기 표 2에 나타내었다.
비교예 1
InGaN 층을 성장시킨 후에 성장 중단 단계를 수행하지 않고, GaN 층을 연속적으로 성장시켰다는 점을 제외하고는, 참고예 1에서와 동일한 실시로 LED를 얻었다. 상기 LED는 실시예 1과 동일한 조건하에서 평가하였다. 그 결과는 하기 표 2에 나타내었다.
비교예 2
InGaN 층을 성장시킨 후에 성장 중단 단계를 수행하지 않고, GaN 층을 연속적으로 성장시켰다는 점을 제외하고는, 실시예 1에서와 동일한 실시로 LED를 얻었다. 상기 LED는 실시예 1과 동일한 조건하에서 평가하였다. 그 결과는 하기 표 2에 나타내었다.
실시예 1 실시예 2 실시예 3
p형층의 두께 (nm) 600 450 300
휘도 (mcd) 6,028 3,472 2,496
피크 강도에서의 파장 λ (nm) 473 473 469
몰 분율 α (%) 30.4 30.5 29.6
평균 몰 분율 (%) 1.93 1.92 1.96
몰 분율 R (%) 11.58 11.52 11.73
R/α의 비 (%) 38.1 37.8 39.6
정전기 방전 항복 전압치 (V) 225 140 88
참고예 1 비교예 1 비교예 2
p형층의 두께 (nm) 150 150 600
휘도 (mcd) 4,089 1,844 1,120
피크 강도에서의 파장 λ (nm) 474 450 445
몰 분율 α (%) 30.4 25.4 24.3
평균 몰 분율 (%) 1.96 2.89 2.97
몰 분율 R (%) 11.73 17.34 17.79
R/α의 비 (%) 38.3 68.3 73.2
정전기 방전 항복 전압치 (V) 83 75 180
본 발명의 Ⅲ-Ⅴ족 화합물 반도체를 이용함으로써, 휘도가 높고 정전기 방전 특성이 우수한 발광 소자를 제공한다.
또한, 본 발명의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 이용함으로써, 전술한 발광 소자를 용이하게 제조한다.

Claims (5)

  1. n형층,
    화학식 InaGabAlcN(a+b+c=1, 0≤a<1, 0<b≤1, 0≤c<1)으로 표시되고, 두께가 300 nm 이상인 p형층, 및
    n형층과 p형층 사이에 있으며, 2개의 장벽층 및 상기 장벽층 사이의 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물층을 포함하는 적어도 2개의 양자 우물 구조를 갖는 다중 양자 우물 구조를 포함하는 Ⅲ-Ⅴ족 화합물 반도체로서,
    R/α의 비가 42.5% 이하이며, 여기서, R은 X선 회절에 의해 측정되는 상기 양자 우물층에서의 질화 인듐(InN)의 평균 몰 분율이고, α는 전류 주입에 의해 Ⅲ-Ⅴ족 화합물 반도체로부터 발광하는 발광 파장으로부터 산출되는 질화 인듐(InN)의 몰 분율인 Ⅲ-Ⅴ족 화합물 반도체.
  2. n형층,
    화학식 InaGabAlcN(a+b+c=1, 0≤a<1, 0<b≤1, 0≤c<1)으로 표시되고, 두께가 300 nm 이상인 p형층, 및
    n형층과 p형층 사이에 있으며, 2개의 장벽층 및 상기 장벽층 사이의 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물층을 갖는 단일 양자 우물 구조를 포함하는 Ⅲ-Ⅴ족 화합물 반도체로서,
    R/α의 비가 42.5% 이하이며, 여기서, R은 X선 회절에 의해 측정되는 상기 양자 우물층에서의 질화 인듐(InN)의 평균 몰 분율이고, α는 전류 주입에 의해 Ⅲ-Ⅴ족 화합물 반도체로부터 발광하는 발광 파장으로부터 산출되는 질화 인듐(InN)의 몰 분율인 Ⅲ-Ⅴ족 화합물 반도체.
  3. n형층, 화학식 InaGabAlcN(a+b+c=1, 0≤a<1, 0<b≤1, 0≤c<1)으로 표시되는 p형층, 및 n형층과 p형층 사이에 있으며, 적어도 2개의 장벽층 및 상기 장벽층 사이의 화학식 InxGayAlzN(x+y+z=1, 0<x<1, 0<y<1, 0≤z<1)으로 표시되는 양자 우물층을 포함하는 양자 우물 구조를 갖는 양자 우물 구조를 포함하는 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법으로서,
    양자 우물층의 성장 종료와 장벽층의 성장 개시 사이에 양자 우물층의 성장 온도 또는 양자 우물층의 성장 온도와 동일하거나 더 높은 온도에서 양자 우물층을 유지하는 단계, 및
    Ⅲ-Ⅴ족 화합물 반도체의 총 두께가 300 nm 이상이 되도록 p형층을 성장시키는 단계
    를 포함하는 방법.
  4. 제3항에 있어서, 상기 유지 단계는 Ⅲ족 원소의 원료를 공급하지 않고 수행 하는 것인 방법.
  5. 제1항 또는 제2항의 Ⅲ-Ⅴ족 화합물 반도체를 포함하는 Ⅲ-Ⅴ족 화합물 반도체 발광 소자.
KR1020077008481A 2004-09-28 2005-09-21 Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법 KR20070054722A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00281053 2004-09-28
JP2004281053 2004-09-28

Publications (1)

Publication Number Publication Date
KR20070054722A true KR20070054722A (ko) 2007-05-29

Family

ID=36083233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077008481A KR20070054722A (ko) 2004-09-28 2005-09-21 Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20090200538A1 (ko)
KR (1) KR20070054722A (ko)
CN (1) CN100511737C (ko)
DE (1) DE112005002319T5 (ko)
GB (1) GB2432974A (ko)
TW (1) TW200633256A (ko)
WO (1) WO2006035852A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238878B1 (ko) * 2011-04-11 2013-03-04 고려대학교 산학협력단 고효율 무분극 질화갈륨계 발광 소자 및 그 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5249100B2 (ja) * 2008-03-31 2013-07-31 日本碍子株式会社 エピタキシャル基板の製造方法
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
JP2010199236A (ja) * 2009-02-24 2010-09-09 Sumitomo Electric Ind Ltd 発光素子の製造方法および発光素子
KR101754900B1 (ko) * 2010-04-09 2017-07-06 엘지이노텍 주식회사 발광 소자
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
GR1007933B (el) 2011-08-11 2013-07-04 Γεωργιος Αλεξανδρου Μαυροειδης Στεγανο φρεατιο εξωτερικου χωρου για τη διελευση καλωδιων
JP2015018840A (ja) * 2013-07-08 2015-01-29 株式会社東芝 半導体発光素子
FR3028671B1 (fr) * 2014-11-19 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente a puits quantiques dopes et procede de fabrication associe
DE102015109793A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
CN107346728A (zh) * 2016-05-05 2017-11-14 上海芯晨科技有限公司 一种大尺寸硅衬底iii族氮化物外延生长方法
JP7041461B2 (ja) * 2016-10-27 2022-03-24 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
US10971652B2 (en) * 2017-01-26 2021-04-06 Epistar Corporation Semiconductor device comprising electron blocking layers
US11056434B2 (en) 2017-01-26 2021-07-06 Epistar Corporation Semiconductor device having specified p-type dopant concentration profile
US10109479B1 (en) * 2017-07-31 2018-10-23 Atomera Incorporated Method of making a semiconductor device with a buried insulating layer formed by annealing a superlattice
US10916680B2 (en) * 2019-03-06 2021-02-09 Bolb Inc. Heterostructure and light-emitting device employing the same
CN113707775B (zh) * 2019-03-06 2022-06-03 博尔博公司 异质结构以及采用异质结构的发光器件
US10950750B2 (en) * 2019-03-06 2021-03-16 Bolb Inc. Heterostructure and light-emitting device employing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
US6900465B2 (en) * 1994-12-02 2005-05-31 Nichia Corporation Nitride semiconductor light-emitting device
US6346720B1 (en) * 1995-02-03 2002-02-12 Sumitomo Chemical Company, Limited Layered group III-V compound semiconductor, method of manufacturing the same, and light emitting element
JP3304787B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP2001298214A (ja) * 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
TW492202B (en) * 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
US6720570B2 (en) * 2002-04-17 2004-04-13 Tekcore Co., Ltd. Gallium nitride-based semiconductor light emitting device
CN1324772C (zh) * 2002-06-19 2007-07-04 日本电信电话株式会社 半导体发光器件
JP2004356522A (ja) * 2003-05-30 2004-12-16 Sumitomo Chem Co Ltd ３−５族化合物半導体、その製造方法及びその用途
JP4400507B2 (ja) * 2005-04-28 2010-01-20 ブラザー工業株式会社 液滴噴射装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238878B1 (ko) * 2011-04-11 2013-03-04 고려대학교 산학협력단 고효율 무분극 질화갈륨계 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
WO2006035852A8 (en) 2007-06-21
WO2006035852A2 (en) 2006-04-06
GB0705310D0 (en) 2007-04-25
GB2432974A (en) 2007-06-06
CN100511737C (zh) 2009-07-08
DE112005002319T5 (de) 2007-08-23
WO2006035852A3 (en) 2006-06-29
TW200633256A (en) 2006-09-16
CN101027787A (zh) 2007-08-29
US20090200538A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
KR20070054722A (ko) Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법
US8546830B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
US6023077A (en) Group III-V compound semiconductor and light-emitting device
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
US20020053680A1 (en) Layered group 111-vcompound semiconductor, method of manufacturing the same, and light emitting element
JPH11112030A (ja) ３−５族化合物半導体の製造方法
CN114574959A (zh) 一种氮化物外延层制备方法及其半导体外延片
JP3598591B2 (ja) ３−５族化合物半導体の製造方法
KR101125408B1 (ko) 화합물 반도체 및 그 제조 방법
KR100604617B1 (ko) Ⅲ-ⅴ족화합물반도체의제조방법
JPH0936429A (ja) ３−５族化合物半導体の製造方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP4609917B2 (ja) 窒化アルミニウムガリウム層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP4867064B2 (ja) 発光素子用３−５族化合物半導体およびその製造方法
JPH09107124A (ja) ３−５族化合物半導体の製造方法
KR100881053B1 (ko) 질화물계 발광소자
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP4010318B2 (ja) 発光素子
JP2004200723A (ja) ３−５族化合物半導体の結晶性向上方法
JP3788344B2 (ja) ３−５族化合物半導体の生産性向上方法
JP2000100735A (ja) ３−５族化合物半導体
JP2022101442A (ja) 窒化物半導体発光素子およびその製造方法
JP2002314128A (ja) ３−５族化合物半導体
JP2004172649A (ja) ３−５族化合物半導体発光素子の輝度向上方法
KR19980023903A (ko) 3족-5족 화합물 반도체 및 광 방출 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application