CN101311380A - 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法 - Google Patents

制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法 Download PDF

Info

Publication number
CN101311380A
CN101311380A CNA2008100871007A CN200810087100A CN101311380A CN 101311380 A CN101311380 A CN 101311380A CN A2008100871007 A CNA2008100871007 A CN A2008100871007A CN 200810087100 A CN200810087100 A CN 200810087100A CN 101311380 A CN101311380 A CN 101311380A
Authority
CN
China
Prior art keywords
type
iii
compound semiconductor
layer
carrier density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100871007A
Other languages
English (en)
Other versions
CN101311380B (zh
Inventor
上野昌纪
斋藤雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101311380A publication Critical patent/CN101311380A/zh
Application granted granted Critical
Publication of CN101311380B publication Critical patent/CN101311380B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Biophysics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

制造III－V族化合物半导体的方法、二极管及其制作方法。提供了一种制造III－V族化合物半导体的方法、肖特基势垒二极管、发光二极管、激光二极管和制作上述二极管的方法，它们可以实现n型载流子密度降低。制造III－V族化合物半导体的方法是采用含III族元素的材料，通过金属有机化学气相沉积制造化合物半导体的方法。最初执行的是制备籽晶衬底的步骤。然后通过采用包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的有机金属作为含III元素的材料，来执行在籽晶衬底上生长III－V族化合物半导体的步骤。

Description

制造Ⅲ－Ⅴ族化合物半导体的方法、二极管及其制作方法
技术领域
本发明总体涉及III-V族化合物半导体的制造方法、肖特基势垒二极管、发光二极管、激光二极管和这些二极管的制作方法。例如，本发明涉及能实现减少n型载流子密度的III-V族化合物半导体的制造方法、肖特基势垒二极管、发光二极管、激光二极管和这些二极管的制作方法。
背景技术
III-V族化合物半导体主要用于肖特基势垒二极管、发光二极管(LED)、激光二极管(LD)和其它类似的半导体器件。为了制造这样的III-V族化合物半导体，常规提出了例如升华(sublimination)、氢化物气相外延(HVPE)、分子束外延(MBE)、金属有机化学气相沉积(MOCVD)和类似的气相外延。
其中，MOCVD是一种有代表性的气相外延。其蒸发用作含III族元素的材料的有机金属并热分解衬底表面的蒸发材料，且导致分解的材料与含V族元素的气体反应而沉积膜。该方法可以控制膜的厚度、组成等，并且也有出色的生产性。由此，该方法广泛地用作制造III-V族化合物半导体的沉积技术。
在MOCVD中使用的含III族元素的材料可以是，例如，如日本专利特开No.2006-342101中公开的制造有机金属化合物的方法中制造的有机金属化合物。该公布公开了一种制造包含小于0.05ppm的有机硅、小于10ppm的氧和小于10ppm的碳化硅作为杂质的有机金属化合物的方法。
然而，当由该公布中公开的方法制造的有机金属化合物用作MOCVD中含III族元素的材料，以生长未掺杂的III-V族化合物半导体时，III-V族化合物半导体没有引入n型杂质就具有高得不利的n型载流子密度。如果这样的III-V族化合物半导体用于形成肖特基势垒二极管的漂移层，则该漂移层具有非常高的n型载流子密度，并且还不能被控制以具有低于上述高密度的载流子密度。此外，如果制作LED等并且要生长p型III-V族化合物半导体，则必须显著减小n型杂质浓度。更具体地，当在MOCVD中使用该公布中公开的有机金属化合物生长III-V族化合物半导体时，III-V族化合物半导体具有非常高的n型载流子密度，并且制造具有低n型载流子密度的III-V族化合物半导体、p型III-V族化合物半导体等的方法有改进的空间。
发明内容
因此，本发明构思了一种III-V族化合物半导体的制造方法、肖特基势垒二极管、发光二极管、激光二极管和制作它们的方法，其可以实现降低的n型载流子密度。
本发明人已进行了彻底的研究，来寻找允许未掺杂的III-V族化合物半导体生长以具有降低至一密度(例如至多5×1015cm-3)的n型载流子密度的条件。
更具体地，本发明提供了一种通过采用包含III族元素的材料的金属有机化学气相沉积制造III-V族化合物半导体的方法，包括下述步骤：开始准备籽晶衬底；和通过采用有机金属作为包含III族元素的材料在籽晶衬底上生长III-V族化合物半导体，有机金属包含至多0.01ppm的硅、至多10ppm的氧和小于0.04ppm的锗。
本发明人发现，当采用MOCVD制造未掺杂的III-V族化合物半导体时，可以使用用作包含III族元素的材料作为有机金属，其包含硅、氧和锗的杂质上限分别为至多0.01ppm、至多10ppm和小于0.04ppm。当采用本发明生长未掺杂的III-V族化合物半导体时，III-V族化合物半导体可以具有减小至所希望密度(例如至多5×1015cm-3)的n型载流子密度。常规地，难以将n型载流子密度控制在低密度范围内。如上所述，本发明可以帮助将n型载流子密度控制在这样的范围内，并且还实现了制造p型III-V族化合物半导体时常规需要的减少的n型杂质。
注意，上述的硅含量是由电感耦合等离子体-原子发射光谱法(ICP-AES)测量的值。上述氧含量是由傅立叶变换-核磁共振(FT-NMR)测量的值。上述锗含量是由电感耦合等离子体-质谱(ICP-MS)测量的值。
在制造III-V族化合物半导体的上述方法中，优选有机金属是选自三甲基镓、三乙基镓、三甲基铝和三甲基铟的至少一种类型的物质。
三甲基镓、三乙基镓、三甲基铝和三甲基铟中至少之一的有机金属在制造未掺杂的III-V族化合物半导体中是有效的。
在制造III-V族化合物半导体的上述方法中，优选在生长步骤中，生长AlxGayIn(1-x-y)N作为III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。
由此可以生长n型载流子密度降低的AlxGayIn(1-x-y)N形成的III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。
在制造III-V族化合物半导体的上述方法中，优选在生长步骤中，氮化镓作为III-V族化合物半导体生长。
由此可以生长n型载流子密度降低的氮化镓形成的III-V族化合物半导体。
在制造III-V族化合物半导体的上述方法中，优选在生长步骤中，与有机金属一起使用包含n型杂质的另一材料，生长所述III-V族化合物半导体以具有至多5×1016cm-3的n型载流子密度。
由于可以制造n型载流子密度降低的未掺杂的III-V族化合物半导体，可以实现控制为至多5×1016cm-3的低密度的n型载流子密度。由此可以制造具有落入上述范围内的载流子密度的III-V族化合物半导体。
在制造III-V族化合物半导体的上述方法中，优选n型杂质包括硅、锗和氧的至少一种元素。
由此可以制造n型载流子密度也控制在低密度范围内的III-V族化合物半导体。
在制造III-V族化合物半导体的上述方法中，优选包含n型杂质的其它材料是选自甲硅烷、乙硅烷、一甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、三乙基硅烷、四乙基硅烷、甲锗烷(monogermane)、一甲基锗、四甲基锗、四乙基锗、氧、一氧化碳、二氧化碳和水的至少一种类型的物质。
由此可以制造其中引入的n型杂质在低浓度范围内的III-V族化合物半导体。
在制造III-V族化合物半导体的上述方法中，优选在生长步骤中，与有机金属一起使用包含p型杂质的另一材料以生长p型的III-V族化合物半导体。
有机金属是允许n型载流子密度降低的条件，并且n型杂质使得补偿减少，其可以帮助引入的p型杂质允许化合物半导体显示出p型。由此可以提高有效的p型载流子密度。
在制造III-V族化合物半导体的上述方法中，优选包含p型杂质的其它材料包括含至多0.01ppm硅的双环戊二烯基镁和含至多0.01ppm硅的双乙基戊二烯基镁中的至少一种。
由于包含p型杂质的其它材料具有减小至至多0.01ppm的硅含量，所以包含p型杂质的其它材料具有增加的p型载流子密度。这在制造p型的III-V族化合物半导体时是有效的。
本发明提供了一种肖特基势垒二极管的制作方法，其包括如上所述的III-V族化合物半导体的制造方法，并且在准备步骤中，制备n型氮化镓衬底作为籽晶衬底，以及在生长步骤中，生长n型氮化镓作为III-V族化合物半导体。
本发明提供了一种肖特基势垒二极管，如上所述，其是通过制作肖特基势垒二极管的方法制作的，并且包括n型氮化镓衬底和由n型氮化镓形成且沉积在所述n型氮化镓衬底上的层。
制作肖特基势垒二极管的本方法和本肖特基势垒二极管可以提供使得前述氮化镓形成的漂移层具有控制在低密度的n型载流子密度的肖特基势垒二极管。
本肖特基势垒二极管优选具有n型氮化镓层，其具有至少5×1015cm-3且至多5×1016cm-3的载流子密度。
当生长未掺杂的n型氮化镓时，可以实现n型载流子密度降低，并且由此可以实现控制在上述范围内的n型载流子密度。至少5×1015cm-3的载流子密度允许肖特基势垒二极管保持低的导通电阻。至多5×1016cm-3的载流子密度允许肖特基势垒二极管具有提高的击穿电压。
本发明提供了一种发光二极管的制作方法，其是制作发光二极管的方法，包括如上所述的制造III-V族化合物半导体的方法，并且在制备步骤中，制备n型氮化镓衬底作为籽晶衬底，以及在生长步骤中，生长p型AlxGayIn(1-x-y)N作为III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。
本发光二极管是如上所述制作发光二极管的方法制作的发光二极管，并且包括n型氮化镓衬底和由p型AlxGayIn(1-x-y)N形成的且沉积在n型氮化镓衬底上的层，其中0≤x≤1，0≤y≤1，且x+y≤1。
制作发光二极管的本方法和本发光二极管采用可以实现n型载流子密度降低以生长p型AlxGayIn(1-x-y)N的条件的有机金属，其中0≤x≤1，0≤y≤1，且x+y≤1，并且n型杂质提供了减小的补偿，其可以帮助引入的和生长的p型杂质允许化合物半导体显示出p型。由此可以获得能提高有效的p型载流子密度的发光二极管。
本发明提供了一种制作激光二极管的方法，其是制作激光二极管的方法，包括如上所述制造III-V族化合物半导体的方法，并且在准备步骤中，制作n型氮化镓衬底作为籽晶衬底，以及在生长步骤中，生长p型AlxGayIn(1-x-y)N作为III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。
本发明提供了一种激光二极管，其是如上所述制作激光二极管的方法制作的，并且包括n型氮化镓衬底和由p型AlxGayIn(1-x-y)N形成的且沉积在n型氮化镓衬底上的层，其中0≤x≤1，0≤y≤1，且x+y≤1。
制作激光二极管的本方法和本激光二极管采用可以实现n型载流子密度降低以生长p型AlxGayIn(1-x-y)N的条件的有机金属，其中0≤x≤1，0≤y≤1，且x+y≤1，并且n型杂质由此提供了减小的补偿，其可以帮助引入的p型杂质允许化合物半导体显示出p型。由此可以获得能够提高有效的p型载流子密度的激光二极管。
因而，制造III-V族化合物半导体的本方法采用包含至多0.01ppm硅的有机金属作为含III族元素的材料。由此本发明可以实现n型载流子密度降低。
结合附图时，从本发明的以下详细说明，本发明的前述的和其它目的、特征、方面和优点将变得更加显而易见。
附图说明
图1是本发明的第一实施方式中III-V族化合物半导体制造方法的流程图。
图2是本发明的第二实施方式中肖特基势垒二极管的截面示意图。
图3是本发明的第三实施方式中发光二极管的截面示意图。
图4是本发明的第四实施方式中激光二极管的截面示意图。
图5表示第三实施例中的肖特基势垒二极管显示出的正向电压与不同的载流子密度表示的电流之间的关系。
图6表示第三实施例中的肖特基势垒二极管显示出的反向电压与密度表示的电流之间的关系。
图7是本发明第四实施例的HEMT的截面示意图。
图8是本发明第五实施例的垂直晶体管的截面示意图。
具体实施方式
在下文将参考附图用实施方式说明本发明。在图中，相同或相似的部件同样地标记并且将不再重复说明。
第一实施方式
图1是本发明的第一实施例中III-V族化合物半导体制造方法的流程图。参考图1，本发明的第一实施方式提供了III-V族化合物半导体的制造方法，如将在下文说明的。该方法用含III族元素的材料采用MOCVD制造III-V族化合物半导体。
在该方法中，如图1所示，最初执行了籽晶衬底的制备步骤(S10)。在制备步骤(S10)中，例如，籽晶衬底被装配在MOCVD设备中的基座底座的表面上并且由基座夹持。
虽然在制备步骤(S10)中制备的籽晶衬底不限于特定的衬底，但可以使用例如n型氮化镓(GaN)。注意籽晶衬底优选由与生长步骤(S20)中生长的III-V族化合物半导体相同的材料形成，S20将在以后说明，更优选GaN。
然后，如图1所示，作为含III族元素的材料，使用包含至多0.01ppm的硅(Si)、至多10ppm的氧(O)和少于0.04ppm的锗(Ge)的有机金属执行在籽晶衬底上生长III-V族化合物半导体的步骤(S20)。在生长步骤(S20)中，采用MOCVD生长III-V族化合物半导体。在第一实施方式中，生长步骤(S20)例如如下生长III-V族化合物半导体：
例如，利用夹持在基座底座表面上的籽晶衬底，用加热器加热该基座例如至1,100℃左右，并旋转被加热的基座，同时分别通过端口引入气体。
例如，用作含III族元素材料的气体是从包含至多0.01ppm的硅、至多10ppm的氧和小于0.04ppm的锗的有机金属获得的。此外，有机金属是通过氢气(H2)、氮气(N2)和/或类似的载气运载的。此外，用作含V族元素的材料的另一气体是从砷(As)、磷(P)、氨(NH3)等获得的。此外，还有另一种气体是H2气、N2气等，其用作吹扫气体来最小化气态材料反应。
注意，含III族元素的材料是包含至多0.01ppm的硅、至多10ppm的氧和小于0.04ppm的锗来实现载流子密度降低的有机金属。
用作含III族元素材料的有机金属优选是选自三甲基镓(TMG：Ga(CH3)3)、三乙基镓(TEG：Ga(C2H5)3)、三甲基铝(TMG：Al(CH3)3)和三甲基铟(TMG：In(CH3)3)的至少一种类型的材料。尤其是优选三甲基镓。
用作含III族元素的材料且用作含V族元素的材料的气体可用H2气、N2气、Ar气或类似的载气稀释，以调节用作该材料的气流。更具体地，作为实施例，用作含III族元素的材料的气体是用H2稀释的三甲基镓，并且用作含V族元素的材料的气体是用H2稀释的氨(NH3)。
气体在MOCVD装置内部的空间(或反应器)中混合在一起，并且用作含III族元素材料的气体和用作含V族元素材料的气体相互反应以在籽晶衬底的上表面上生长未掺杂的III-V族化合物半导体。
在生长步骤(S20)中，例如生长了GaA、InP、AlP、GaN、InN、AlGaN、InGaN、AlInGaN或类似的III-V族化合物半导体。作为III-V族化合物半导体，优选生长AlxGayIn(1-x-y)N，其中0≤x≤1，0≤y≤1，且x+y≤1，并且更优选生长GaN。
此外，在生长步骤(S20)中生长的III-V族化合物半导体不限于未掺杂的III-V族化合物半导体。其可以是n型或p型的III-V族化合物半导体。
如果生长n型的III-V族化合物半导体，则与用作含III族元素的材料的有机金属一起使用含n型杂质的另一种材料。优选，n型杂质包括硅、锗和氧中的至少一种元素。这样的含n型杂质的材料优选是选自甲硅烷、乙硅烷、一甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、三乙基硅烷、四乙基硅烷、甲锗烷、一甲基锗、四甲基锗、四乙基锗、氧、一氧化碳、二氧化碳和水的至少一种类型的物质。
如果生长p型的III-V族化合物半导体，则与有机金属一起使用含p型杂质的另一材料。优选p型杂质包括镁。优选含p型杂质的材料包含至多0.01ppm的硅。更优选含p型杂质的材料包括含至多0.01ppm硅的双环戊二烯基镁和含至多0.01ppm硅的双乙基戊二烯基镁中的至少一种。此外，优选，含p型杂质的材料包含至多0.01ppm的硅、至多10ppm的氧和小于0.04ppm的锗。
注意，在生长步骤(S20)中，作为实施例，在如下条件下提供沉积：反应器中的气态材料都具有0.1m/s至5m/s的平均流速。基座具有600℃至1,400℃的温度。反应器具有10kPa至110kPa的内部压力。用作含V族元素的材料的气体(例如，氨)相对于用作含III族元素的材料的气体以100-100,000比1的比率(V∶III)提供。
步骤(S10，S20)允许在籽晶衬底上生长III-V族化合物半导体。如果生长III-V族化合物半导体作为未掺杂的这种化合物半导体，则可以实现至多5×1015cm-3的降低。此外，由于这可以实现作为未掺杂的这种化合物半导体的低载流子密度，所以生长为n型III-V族化合物半导体的III-V族化合物半导体可以具有控制为至多5×1016cm-3、优选至少5×1015cm-3和至多2×1016cm-3的n型载流子密度。此外，由于III-V族化合物半导体可以实现作为未掺杂的这种化合物半导体的低载流子密度，所以生长为p型的III-V族化合物半导体的III-V族化合物半导体可以实现提高的有效p型载流子密度。
如上所述，第一实施方式提供了一种制造III-V族化合物半导体的方法，其采用包含至多0.01ppm的硅、至多10ppm的氧和小于0.04ppm的锗的有机金属作为含III族元素的材料来生长III-V族化合物半导体。如由本发明人发现的，采用包含分别具有上限为至多0.01ppm、至多10ppm和小于0.04ppm的硅、氧和锗杂质的有机金属作为含III族元素的材料，可以提供一种n型载流子密度减小至所希望密度(例如至多5×1015cm-3)的未掺杂的III-V族化合物半导体。常规地，难以将n型载流子密度控制在低密度范围内。本方法可以有助于将n型载流子密度控制在这种范围内，并且还获得了制造p型的III-V族化合物半导体中常规需要的n型杂质减少。
第二实施方式
图2是本发明的第二实施方式中肖特基势垒二极管的截面示意图。参考图2，本发明的第二实施方式提供了肖特基势垒二极管，如将要在下文说明的。如图2所示，第二实施方式提供了包括衬底101、漂移层102、阳极电极103和阴极电极104的肖特基势垒二极管100。
衬底101是n型氮化镓(GaN)衬底。漂移层102是由n型GaN形成并且沉积在衬底101上的层。漂移层102具有优选至少5×1015cm-3且至多5×1016cm-3、更优选至少5×1015cm-3且至多2×1016cm-3的载流子密度。至少5×1015cm-3的载流子密度允许肖特基势垒二极管100在施加正向电压时保持低的导通电阻。至多5×1016cm-3的载流子密度允许肖特基势垒二极管100在施加反向电压时具有提高的击穿电压。至多2×1016cm-3的载流子密度允许肖特基势垒二极管100具有进一步提高的击穿电压。
参考图1和2，第二实施方式提供了一种制作肖特基势垒二极管100的方法，如将在下文说明的。第二实施方式提供了制作肖特基势垒二极管100的方法，其采用如在第一实施方式中说明的制造III-V族化合物半导体的方法。
更具体地，最初，在制备步骤(S10)中，制备n型GaN衬底作为籽晶衬底。在第二实施方式中，使用该籽晶衬底作为肖特基势垒二极管中的衬底101。
然后，在生长步骤(S20)中，通过MOCVD生长n型GaN的III-V族化合物半导体作为漂移层102。在生长步骤(S20)中，在化合物半导体可以具有所希望的n型载流子密度的条件下，另一种含n型杂质的材料与有机金属一起使用作为漂移层102。由此可以提供衬底101和沉积在衬底101上的漂移层102。
然后执行的是在漂移层102上沉积阳极电极103的步骤。在该步骤中，例如金等是通过气相沉积沉积的，以沉积该电极。
然后执行的是在衬底101的那个表面上沉积阴极电极104的步骤，所述表面与其上沉积了漂移层102的表面相反。在该步骤中，通过气相沉积将例如钛(Ti)和铝(A1)等沉积多层，以沉积该电极。
步骤(S10和S20)允许按照参考图2的第二实施方式中说明的那样制作肖特基势垒二极管100。
由此本发明的第二实施方式提供了具有n型氮化镓层作为漂移层102的肖特基势垒二极管100，所述n型氮化镓层利用含至多0.01ppm硅、至多10ppm氧和小于0.4ppm锗的有机金属作为含III族元素的材料生长。这允许未掺杂的这种层来具有降低的载流子密度，以便可以将n型载流子密度控制在例如至少5×1015cm-3且至多5×1016cm-3的低密度范围内。由此可以获得具有提高的击穿电压并且还保持高导通电阻的肖特基势垒二极管。
第三实施方式
图3是本发明第三实施方式的发光二极管的截面示意图。参考图3，本发明的第三实施方式提供了发光二极管，如将在下文说明的。第三实施方式提供了发光二极管200，其包括n型GaN衬底和由p型AlxGayIn(1-x-y)N形成的且沉积在n型GaN衬底上的层，其中0≤x≤1，0≤y≤1，且x+y≤1。
更具体地，如图3所示，发光二极管200包括衬底201、n型缓冲层202、有源层203、p型电子阻挡层204、p型接触层205、p型电极206和n型电极207。
衬底201是n型GaN衬底。N型缓冲层201沉积在衬底201上并且例如由n型GaN形成。有源层203沉积在n型缓冲层202上并且配置例如由InGaN和GaN形成的多量子阱结构。注意有源层203可由单一半导体材料形成。P型电子阻挡层204沉积在有源层203上并且例如由p型AlGaN形成。P型接触层205沉积在p型电子阻挡层204上并且例如由p型GaN形成。P型电极206沉积在p型接触层205上并且例如由镍和金形成。N型电极207沉积在衬底201的表面上，所述表面与其上沉积了n型缓冲层202的表面相反，并且例如由钛和铝形成。
参考图1和3，第三实施方式提供了一种制作发光二极管200的方法，如将在下文说明的。该方法采用在第一实施方式中说明的III-V族化合物半导体的制造方法。
更具体地，最初，在制备步骤(S10)中，制备n型GaN衬底作为籽晶衬底。在第三实施方式中，使用籽晶衬底作为发光二极管200的衬底201。
然后，在生长步骤(S20)中，通过MOCVD生长p型AlxGayIn(1-x-y)N的III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。更具体地，作为含III族元素的材料，使用包含至多0.01ppm的硅、至多10ppm的氧和小于0.04ppm的锗的有机金属，在n型GaN衬底或衬底201上按顺序沉积n型缓冲层202、有源层203、p型电子阻挡层204和p型接触层205。如果生长n或p型III-V族化合物半导体，则在获得所希望的n或p型载流子密度的条件下，与用于III族元素的材料、或有机金属、和V族材料一起使用含n型杂质的另一材料或含p型杂质的另一材料。
然后执行的是在p型接触层205上沉积p型电极206的步骤。在该步骤中，通过气相沉积将例如镍和金等沉积成多层，以沉积该电极。
然后执行的是在衬底201的表面上沉积n型电极207的步骤，所述表面与其上沉积了缓冲层202的表面相反。在该步骤中，通过气相沉积将例如钛和铝等沉积成层，以沉积该电极。
步骤(S10和S20)允许按照参考图3在第三实施方式中说明的那样制作发光二极管200。
由此，本发明的第三实施方式提供了具有p型AlxGayIn(1-x-y)N的III-V族化合物半导体的发光二极管200，通过采用包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的有机金属作为含III族元素的材料来生长，其中0≤x≤1，0≤y≤1，且x+y≤1。这允许未掺杂的这种化合物半导体具有降低的载流子密度，并且如果引入p型杂质生长p型AlxGayIn(1-x-y)N，其中0≤x≤1，0≤y≤1，且x+y≤1，则n型杂质提供的补偿减小，其可以帮助p型杂质允许化合物半导体显示出p型。由此可以获得实现提高的有效p型载流子密度的发光二极管200。
第四实施方式
图4是本发明的第四实施方式中激光二极管的截面示意图。参考图4，本发明的第四实施方式提供了激光二极管，如将在下文说明的。第四实施方式提供了激光二极管300，包括n型GaN衬底和由p型AlxGayIn(1-x-y)N形成的且沉积在n型GaN衬底上的层，其中0≤x≤1，0≤y≤1，且x+y≤1。
更具体地，如图4所示，激光二极管300包括衬底301、n型包覆层302、未掺杂的导向层303、有源层304、未掺杂的导向层305、p型电子阻挡层306、p型包覆层307、p型接触层308、p型电极309和n型电极310。
衬底301是n型GaN衬底。N型包覆层302沉积在衬底301上并且例如由n型AlGaN形成。未掺杂的导向层303沉积在n型包覆层302上并且例如由InGaN形成。有源层304沉积在未掺杂的导向层304上并且通过由例如InGaN和GaN形成的多量子阱结构配置。注意，有源层304可由单一半导体材料形成。未掺杂的导向层305沉积在有源层304上并且例如由GaN形成。P型电子阻挡层306沉积在未掺杂的导向层305上并且例如由p型AlGaN形成。P型包覆层307沉积在p型电子阻挡层306上并且例如由p型AlGaN形成。P型接触层308沉积在p型包覆层307上并且例如由p型GaN形成。P型电极309沉积在p型接触层308上并且例如由镍和金形成。N型电极310沉积在衬底301的表面上，所述表面与其上沉积了n型包覆层302的表面相反，并且例如由钛和铝形成。
参考图1和4，第四实施方式提供了一种制作激光二极管300的方法，如在下文说明的。该方法采用第一实施方式中说明的III-V族化合物半导体的制造方法。
更具体地，最初，在制备步骤(S10)中，制备n型GaN衬底作为籽晶衬底。在第四实施方式中，使用该籽晶衬底作为激光二极管的衬底301。
然后，在生长步骤(S20)中，通过MOCVD生长p型AlxGayIn(1-x-y)N的III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。更具体地，作为含III族元素的材料，使用包含至多0.01ppm硅、至多10ppm氧和小于0.4ppm锗的有机金属，在n型GaN衬底或衬底301上按顺序沉积n型包覆层302、未掺杂的导向层303、有源层304、未掺杂的导向层305、p型电子阻挡层306、p型包覆层307和p型接触层308。如果生长n或p型III-V族化合物半导体，则在获得所希望的n或p型载流子密度的条件下，含n型杂质的另一材料或含p型杂质的另一材料与用于III族元素的材料、或有机金属、和V族材料一起使用。
然后执行的是在p型接触层308上沉积p型电极309的步骤。在该步骤中，通过气相沉积将例如镍和金等沉积成层，以沉积该电极。
然后执行的是在衬底301的表面上沉积n型电极310的步骤，所述表面与其上沉积了n型包覆层302的表面相反。在该步骤中，通过气相沉积将例如Ti和Al等沉积成层，以沉积该电极。
步骤(S10和S20)允许按照参考图4的第四实施方式中说明的那样制作激光二极管300。
由此，本发明的第四实施方式提供了具有p型AlxGayIn(1-x-y)N的III-V族化合物半导体的激光二极管300，其采用含至多0.01ppm硅、至多10ppm氧和小于0.4ppm锗的有机金属作为含III族元素的材料而生长，其中0≤x≤1，0≤y≤1，且x+y≤1。这允许未掺杂的这种化合物半导体具有降低的载流子密度，并且如果引入p型杂质生长p型AlxGayIn(1-x-y)N，其中0≤x≤1，0≤y≤1，且x+y≤1，则n型杂质提供减小的补偿，其可以帮助p型杂质允许化合物半导体显示出p型。这可以提高有效的p型载流子密度，并由此可以获得具有增加的阈值电流和增加的斜度效率(激光发生后输出相对于电流而增加的比率)的激光二极管300。
第一实施例
在第一实施例中，已证实使用包含至多0.01ppm硅、至多10ppm氧和小于0.4ppm锗的有机金属作为本发明的含III族元素的材料，在籽晶衬底上生长未掺杂的III-V族化合物半导体多么有效。
本发明的第一实施例
在本发明的第一实施例中，采用第一实施方式中说明的III-V族化合物半导体的制造方法，制造未掺杂的III-V族化合物半导体。更具体地，在制备步骤(S10)中，制备蓝宝石衬底。
然后，在生长步骤(S20)中，在1,050℃和100Torr的氢气氛中清洁籽晶衬底。然后，使温度降低到500℃，在100Torr和用含V族元素的材料与含III族元素的材料的比为1,600比1的比例，采用MOCVD生长30nm的GaN层作为缓冲层。
然后，使温度增加到1,050℃，且在200Torr和用含V族元素的材料与含III族元素的材料的比为1,250比1的比例，生长2μm的GaN层作为本发明第一实施例的III-V族化合物半导体。
注意，含III族元素的材料是TMG，其包含由ICP-AES测量的至多0.01ppm硅、由FT-NMR测量的至多10ppm氧和由ICP-MS测量的检测下限为0.04ppm而检测不到的锗。含V族元素的材料是纯度为至少99.999％的氨。此外，使用氢和氮每个纯度至少为99.999995％的载气。
第一比较例
第一比较例提供了III-V族化合物半导体的制造方法，其结构上与本发明第一实施例的方法基本相似，不同在于前者采用的TMG的含III族元素的材料包含由ICP-AES测量的0.02ppm硅、由FT-NMR测量的至多10ppm的氧和由ICP-MS测量的检测下限为0.04ppm而检测不到的锗。
测量方法
本发明的第一实施例和第一比较例的III-V族化合物半导体是通过电容-电压(C-V)测量来测量载流子密度。此外，采用次级离子质谱法(SIMS)来测量杂质浓度。该测量提供了如下面表1所示的结果。
表1
  TMG中的Si含量   N载流子密度   半导体中的Si含量
  本发明的第一实施例   至多0.01ppm   至多5×1015cm-3   至多1×1016cm-3
  第一比较例   0.02ppm   5×1016cm-3   5×1016cm-3
测量结果
如表1所示，当使用本发明第一实施例的含III族元素的材料，即，包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的TMG制造III-V族化合物半导体时，III-V族化合物半导体具有比第一比较例低的载流子密度。此外，已证实本III-V族化合物半导体可以实现对于未掺杂的III-V族化合物半导体所希望的至多5×1015cm-3的低载流子密度。
此外，含III族元素的材料或TMG和制造的III-V族化合物半导体具有它们各自的相关关系的Si含量。由此证实了TMG中用作杂质的Si被引入III-V族化合物半导体中并用作n型杂质。
由此，从第一实施例已证实，可以使用包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的有机金属的含III族元素的材料，来生长n型载流子密度降低的未掺杂的III-V族化合物半导体。
第二实施例
在第二实施例中，证实了使用包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的有机金属作为本发明含III族元素的材料，在籽晶衬底上生长n型载流子密度受控的III-V族化合物半导体多么有效。
本发明的第二实施例
在本发明的第二实施例中，采用第一实施方式中说明的III-V族化合物半导体的制造方法来制造n型的III-V族化合物半导体。更具体地，该方法结构上与本发明的第一实施例基本相似，除了生长步骤(S20)之外。
更具体地，在本发明的第二实施例中，在生长步骤(S20)处，最初，与本发明第一实施例中说明的相似，采用MOCVD生长缓冲层。然后，作为包含n型杂质的另一材料，用H2稀释了的20ppm的甲硅烷气体与本发明第一实施例中使用的含III族元素的材料、含V族元素的材料和载气一起使用。由此制造了Si引入其中作为n型杂质的III-V族化合物半导体。
第二比较例
第二比较例提供了III-V族化合物半导体的制造方法，其除了生长步骤(S20)之外，结构上与本发明的第二实施例基本相似，用H2稀释了的20ppm的甲硅烷气体作为另一种含有n型杂质的材料，与第一比较例中使用的含III族元素的材料即TMG、含V族元素的材料和载气一起使用。
测量方法
本发明的第二实施例和第二比较例的III-V族化合物半导体是通过C-V测量来测量载流子密度，与第一实施例所做的相似。
测量结果
本发明第二实施例的III-V族化合物半导体具有随着所提供的甲硅烷气体的量，在至少5×1015cm-3和至多5×1016cm-3的范围内变化的载流子密度。由此可以看出，n型载流子密度由Si控制很满意。
相反，第二比较例的III-V族化合物半导体具有未改变的5×1016cm-3的载流子密度。
由此，从第二实施例可以证实，本发明第二实施例的III-V族化合物半导体允许未掺杂的层以低载流子密度形成，由此能够有意地引入Si来控制n型载流子密度。
第三实施例
在第三实施例中，证实使用包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的有机金属作为本发明含III族元素的材料，制作肖特基势垒二极管多么有效。
本发明的第三实施例
在本发明的第三实施例中，图2所示的肖特基势垒二极管是根据第二实施方式中说明的肖特基势垒二极管的制作方法制作的。
更具体地，在制备步骤(S10)中，制备了2英寸的n型GaN衬底。此外，使用籽晶衬底的c面作为生长III-V族化合物半导体的平面。GaN衬底具有5×1018cm-3的n型载流子密度。
然后，在生长步骤(S20)中，在类似于本发明第二实施例中制造III-V族化合物半导体的方法的条件下，通过MOCVD生长引入Si作为n型杂质的7μm厚的GaN层。该GaN层(或漂移层102)具有1×1016cm-3的n型载流子密度。
然后在漂移层102上沉积金的肖特基电极作为阳极电极103。然后，沉积阴极电极104。更具体地，沉积Ti、Al、Ti和Au成层，以在衬底101的表面上沉积欧姆电极，所述表面与其上沉积了漂移层102的表面相反。
第三比较例
第三比较例提供了肖特基势垒二极管的制作方法，其除了在生长步骤(S20)之外，在结构上与本发明的第三实施例基本相似，在与第二比较例中制造III-V族化合物半导体的方法中应用的相似条件下，生长漂移层。GaN层(或漂移层102)具有5×1016cm-3的n型载流子密度。
测量方法
本发明的第三实施例和第三比较例的肖特基势垒二极管具有它们各自的电流-电压特性，用在正反方向上施加的直流电压测量。其结果示于表2以及图5和6中。图5示出了第三实施例中每个肖特基势垒二极管在正向电压与由密度表示的电流之间的关系。在图5中，垂直轴表示用密度A/cm-2表示的电流，水平轴表示电压V。图6表示第三实施例的每个肖特基势垒二极管显示出在反向电压与由密度表示的电流之间的关系。在图6中，垂直轴表示由密度A/cm-2表示的电流，水平轴表示电压V。
表2
  反向的击穿电压   正向的电阻
  本发明的第三实施例   600V   2mΩcm2
  第三比较例   150V   1mΩcm2
测量结果
如表2以及图5和6所示，本发明第三实施例的肖特基势垒二极管具有至少5×1015cm-3的n型载流子密度，其落入足够低的密度范围内，并且与第三比较例相比，在施加反向电压时显示出击穿电压提高。此外，当施加正向电压时，本发明的第三实施例显示出与第三比较例的低导通电阻基本相同程度的导通电阻。
从第三实施例由此可以证实，具有至少5×1015cm-3且至多5×1016cm-3的低n型载流子密度的漂移层的肖特基势垒二极管可以减少损失并且获得高的击穿电压。
第四实施例
在第四实施例中，证实了使用包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的有机金属作为本发明含III族元素的材料，制作高电子迁移率晶体管(HEMT)多么有效。
本发明的第四实施例
在本发明的第四实施例中，图7所示的HEMT是根据第二实施方式中说明的肖特基势垒二极管的制作方法制作的。图7是本发明第四实施例的HEMT的截面示意图。
更具体地，在制备步骤(S10)中，制备2英寸的n型蓝宝石衬底作为衬底111。此外，使用籽晶衬底的c面作为生长III-V族化合物半导体的平面。
然后，在生长步骤(S20)中，与本发明的第一实施例中说明的相似，在1,050℃和100Torr的氢气氛下清洁籽晶衬底。然后，与本发明的第一实施例中说明的相似，使温度降低到500℃，在100Torr和含V族元素的材料与含III族元素的材料的比为1,600比1的比例下，通过MOCVD生长30nm厚的GaN层作为缓冲层112。
然后使温度增加到1,050℃，且在200Torr和用含V族元素的材料与含III族元素的材料的比为1,250比1的比例下，通过MOCVD生长30nm厚未掺杂的GaN层113。未掺杂的GaN层113由于电阻高而不可测量载流子密度，并且具有5×1015cm-3的Si含量。
然后，此外，在100Torr和用含V族元素的材料与含III族元素的材料的比为1,600比1的比例下，通过MOCVD生长Al含量的比例为0.25的30nm厚未掺杂的AlGaN层114。未掺杂的AlGaN层114具有至多1×1016cm-3的n型载流子密度。
利用类似于与本发明第一实施例中使用的含III族元素的材料、含V族元素的材料和载气生长缓冲层112、未掺杂的GaN层113和未掺杂的AlGaN层114。
然后沉积Ti、Al、Ti和Au成层，以在未掺杂的AlGaN层114上沉积源电极115和漏电极117。然后，沉积Au和Ni成层，以在未掺杂的AlGaN层114上沉积栅极116。通过上述工艺，本发明的第四实施例提供了HEMT 110。
第四比较例
第四比较例提供了一种HEMT的制作方法，其除了用在第一比较例中说明的III-V族化合物半导体制造方法中使用的含III族元素的材料(即，包含0.02ppm硅的TMG)、含V族元素的材料和载气进行生长步骤(S20)之外，在结构上与本发明第四实施例的方法基本相似。
注意，第四比较例的HEMT具有的未掺杂GaN层113由于电阻高而不可测量载流子密度、Si含量为5×1016cm-3，并且具有的未掺杂AlGaN层114的n型载流子密度为1×1016cm-3。
测量方法
本发明的第四实施例和第四比较例的HEMT具有用施加的电压测量的它们各自的电流-电压特性，与第三实施例所做的相似，以测量缓冲层112在反向上的击穿电压和正向上的电阻。其结果示于表3中：
表3
  反向的击穿电压   正向的电阻
  本发明的第四实施例   900V   1Ωcm2
  第四比较例   250V   3Ωcm2
测量结果
如表3所示，本发明第四实施例的HEMT具有低Si含量的未掺杂GaN层113，并且因此，具有比第四比较例高的击穿电压和较低的正向电阻的缓冲层112。注意对于本发明的第四实施例和第四比较例的HEMT，具有晶格缺陷或引入其中的其它杂质以补偿n型载流子密度，来提供具有显著低载流子密度的未掺杂GaN层113。本发明的第四实施例采用高纯的TMG。这使得未掺杂的GaN层113具有的Si含量减少，并且因此，可以提高电子迁移率和可以减小正向电阻。
由此从第四实施例可以证实，未掺杂的GaN层可以具有减小的载流子密度，并且可以制作具有增强的击穿电压和实现正向电阻减小的缓冲层的HEMT。
第五实施例
在第五实施例中，证实使用包含至多0.01ppm硅、至多10ppm氧和小于0.4ppm锗的有机金属作为本发明的含III族元素的材料制作垂直晶体管多么有效。
本发明的第五实施例
在本发明的第五实施例中，图8中所示的垂直晶体管是根据第二实施方式中说明的肖特基势垒二极管的制作方法制作的。图8是本发明第五实施例的垂直晶体管的截面示意图。
更具体地，在制备步骤(S10)中，制备2英寸的n型GaN衬底121。此外，使用籽晶衬底的c面作为生长III-V族化合物半导体的平面。
然后，在生长步骤(S20)中，最初，用H2稀释了的20ppm的甲硅烷气体作为包含n型杂质的另一材料，与本发明第一实施例中使用的含III族元素的材料、含V族元素的材料和载气一起使用，以沉积其中引入Si作为n型杂质的漂移层123。漂移层123具有1×1016cm-3的n型载流子密度。
然后采用光刻法形成光致抗蚀图案，并且之后采用离子注入将Mg作为导电杂质引入到漂移层123阱区124的预定区域中和将Si引入到源区125，以提供阱区124和源区125。然后执行的是沉积SiO2膜以用作绝缘膜126的步骤。然后在该膜上沉积Au和Ni成层，以在该膜上沉积栅极128。在沉积的Au和Ni层上，通过光刻形成光致抗蚀图案。利用该光致抗蚀图案作为掩模，部分蚀刻掉沉积成层的Au和Ni以及该膜，以形成栅极128和绝缘膜126。然后，Ti、Al、Ti和Au沉积成层，以在源区125上沉积源电极127。然后Ti、Al、Ti和Au沉积成层，以在衬底121的表面上沉积漏电极129，所述表面与其上沉积了缓冲层122的表面相反。通过上述工艺，本发明的第五实施例提供了垂直晶体管120。
第五比较例
第五比较例提供了一种垂直晶体管的制作方法，其除了用第一比较例中使用的含III族元素的材料(即，在制造III-V族化合物半导体的方法中使用的含0.02ppm硅的TMG)、含V族元素的材料和载气进行生长步骤(S20)之外，在结构上与本发明第五实施例的方法基本相似。
第五比较例的垂直晶体管具有载流子密度为5×1016cm-3的漂移层123。
测量方法
本发明的第五实施例和第五比较例的垂直晶体管具有用施加的反向电压测量的它们各自的电流-电压特性，与第三实例所做的相似，以测量击穿电压。其结果示于表4中：
表4
  反向的击穿电压
  本发明的第五实施例   1,200V
  第五比较例   40V
测量结果
如表4所示，本发明第五实施例的垂直晶体管具有低载流子密度的未掺杂GaN层113并且因此具有比第五比较例高的击穿电压。
由此从第五实施例可以证实，漂移层123可以具有减小的载流子密度，并且可以制作击穿电压增加的垂直晶体管。
第六实施例
在第六实施例中，证实使用包含至多0.01ppm硅、至多10ppm氧和小于0.4ppm锗的有机金属作为本发明的含III族元素的材料，制作LED多么有效。
本发明的第六实施例
在本发明的第六实施例中，图3中所示的发光二极管是根据第三实施例中说明的发光二极管制作方法制作的。
更具体地，在制备步骤(S10)中，制备2英寸的n型GaN衬底。此外，使用籽晶衬底的c面作为生长III-V族化合物半导体的平面。
然后在1,150℃和750Torr下，以含V族元素的材料与含III族元素的材料的比为1,100比1的比例，通过MOCVD生长2μm的GaN层作为缓冲层202，来执行生长步骤(S20)。含III和V族元素的材料与本发明第一实施例中使用的相似。使用与本发明第一实施例相似的载气，即氢和氮。包含n型杂质的另一材料是一甲基硅烷。N型缓冲层202具有3×1018cm-3的n型载流子密度。
然后沉积有源层203。更具体地，在780℃和750Torr下，并以含V族元素的材料与含III族元素的材料的比为16,000比1的比例，通过MOCVD沉积3nm In0.14Ga0.86N和15nm GaN各六层，以提供多量子阱结构。含III和V族元素的材料与本发明的第一实施例中使用的相似。In是从包含至多0.01ppm硅的三甲基铟获得的。使用氮载气。
然后沉积p型电子阻挡层204。更具体地，在1,050℃和750Torr下，并以含V族元素的材料与含III族元素的材料的比为7,200比1的比例，通过MOCVD生长20nm厚的p型Al0.18Ga0.82N。含III和V族元素的材料与本发明的第一实施例中使用的相似。Al是从包含至多0.01ppm硅的三甲基铝获得的。包含p型杂质的另一材料是双环戊二烯基镁。使用氮和氢的载气。P型电子阻挡层204具有7×1017cm-3的p型载流子密度。
然后沉积p型接触层205。更具体地，在1,100℃和750Torr下，并以含V族元素的材料与含III族元素的材料的比为1,600比1的比例，通过MOCVD生长50nm厚的p型GaN。含III和V族元素的材料与本发明的第一实施例中使用的相似。包含p型杂质的另一材料是双环戊二烯基镁。使用氮和氢的载气。P型接触层205具有1×1018cm-3的p型载流子密度。
然后执行热处理并且将Ti和Al沉积成层以在衬底201的表面上沉积n型电极207，所述表面与其上沉积了n型缓冲层202的表面相反。然后将Ni和Au沉积成层以在p型接触层205上沉积p型电极206。由此制作了如图3所示的本发明第六实施例的发蓝光二极管200。
第六比较例
第六比较例提供了一种发光二极管的制作方法，除了用在第一比较例中使用的含III族元素的材料(即，在III-V族化合物半导体制造方法中使用的含0.02ppm硅的TMG)、含V族元素的材料和载气执行生长步骤(S20)之外，其在结构上与本发明的第六实施例基本相似。
注意，第六比较例提供了p型载流子密度为3×1017cm-3的p型电子阻挡层和p型载流子密度为7×1017cm-3的p型接触层205。
测量方法
电流分别穿过本发明的第六实施例和第六比较例的每个发光二极管的p和n型电极，以评价它们的光输出。
评价结果
本发明的第六实施例和第六比较例的发光二极管分别在460nm发光。此时，本发明第六实施例的LED提供了比第六比较例高10％的光输出。
由此从第六实施例可以证实，可以获得具有减小的Si含量和由此提高的p型载流子密度的p型III-V族化合物半导体，并且由此可以制作发光更有效的发光二极管。
第七实施例
在第七实施例中，证实了使用包含至多0.01ppm硅的有机金属作为本发明的含III族元素的材料制作激光二极管多么有效。
本发明的第七实施例
在本发明的第七实施例中，图4中所示的激光二极管是根据第四实施方式中说明的激光二极管制作方法制作的。
更具体地，在制备步骤(S10)中，制备2英寸的n型GaN衬底。此外，使用籽晶衬底的c面作为生长III-V族化合物半导体的平面。
然后，在1,150℃和760Torr，以含V族元素的材料与含III族元素的材料的比为5,100比1的比例下，通过MOCVD生长2.3μm厚的AlGaN层作为n型包覆层302，来执行生长步骤(S20)。含III和V族元素的材料与本发明第一实施例中使用的相似。Al是从包含至多0.01ppm硅的三甲基铝获得的。使用氮和氢的载气。包含n型杂质的另一材料是一甲基硅烷。N型包覆层302具有2×1018cm-3的n型载流子密度。
然后沉积未掺杂的导向层303。更具体地，在800℃和760Torr，以含V族元素的材料与含III族元素的材料的比为22,000比1的比例下，通过MOCVD生长50nm厚的In0.02Ga0.98N。含III和V族元素的材料与本发明的第一实施例中使用的相似。In是从包含至多0.01ppm硅的三甲基铟获得的。使用氮载气。未掺杂的导向层303具有1×1016cm-3的n型载流子密度。
然后沉积有源层304。更具体地，在800℃和760Torr，并以含V族元素的材料与含III族元素的材料的比为13,000比1的比例下，通过MOCVD将3nm的In0.08Ga0.92N和15nm的In0.01Ga0.99N各沉积三层以提供多量子阱结构。含III和V族元素的材料与本发明的第一实施例中使用的相似。In是从包含至多0.01ppm硅的三甲基铟获得的。使用氮载气。
然后沉积未掺杂的导向层305。更具体地，在1,100℃和760Torr，以含V族元素的材料与含III族元素的材料的比为2,300比1的比例下，通过MOCVD生长0.1μm厚的GaN。含III和V族元素的材料与本发明的第一实施例中使用的相似。使用氢和氮的载气。未掺杂的导向层305具有1×1016cm-3的n型载流子密度。
然后沉积p型电子阻挡层306。更具体地，在1,100℃和760Torr，并以含V族元素的材料与含III族元素的材料的比为10,000比1的比例下，通过MOCVD生长20nm厚的p型Al0.18Ga0.82N。含III和V族元素的材料与本发明的第一实施例中使用的相似。Al是从包含至多0.01ppm硅的三甲基铝获得的。包含p型杂质的另一材料是双环戊二烯基镁。使用氮和氢的载气。P型电子阻挡层306具有5×1017cm-3的p型载流子密度。
然后沉积p型包覆层307。更具体地，在1,100℃和760Torr，并以含V族元素的材料与含III族元素的材料的比为10,000比1的比例下，通过MOCVD生长0.4μm厚的p型Al0.07Ga0.93N。含III和V族元素的材料与本发明的第一实施例中使用的相似。Al是从包含至多0.01ppm硅的三甲基铝获得的。包含p型杂质的另一材料是双环戊二烯基镁。使用氮和氢的载气。P型包覆层307具有7×1017cm-3的p型载流子密度。
然后沉积p型接触层308。更具体地，在1,100℃和760Torr，并以含V族元素的材料与含III族元素的材料的比为3,300比1的比例下，通过MOCVD生长50nm厚的p型GaN。含III和V族元素的材料是与本发明的第一实施例中使用的相似的TMG。包含p型杂质的另一材料是双环戊二烯基镁。使用氮和氢的载气。P型接触层308具有1×1018cm-3的p型载流子密度。
然后执行热处理并且将衬底301的表面抛光以减小厚度，所述表面与其上沉积了n型包覆层302的表面相反。此外，将Ti和Al沉积成层，以在衬底301的表面上沉积n型电极310，所述表面与其上沉积了n型包覆层302的表面相反。然后将Ni和Au沉积成层，以在p型接触层308上沉积p型电极309。将P型电极309加工成10μm宽的条。之后，通过解理形成具有800μm腔长度的条杆。由此制作了图4所示的本发明第七实施例的蓝-紫光激光二极管300。
第七比较例
第七比较例提供了一种激光二极管的制作方法，除了用在第一比较例中使用的含III族元素的材料(即，在III-V族化合物半导体制造方法中使用的含0.02ppm硅的TMG)、含V族元素的材料和载气执行生长步骤(S20)之外，其在结构上与本发明的第七实施例基本相似。
在第七比较例中，沉积在有源层上的未掺杂导向层具有5×1016cm-3的n型载流子密度。p型电子阻挡层具有3×1017cm-3的p型载流子密度。P型包覆层307具有5×1017cm-3的p型载流子密度。P型接触层205具有5×1017cm-3的p型载流子密度。
测量方法
电流分别穿过本发明的第七实施例和第七比较例的每个激光二极管的p和n型电极，以评价它们的光输出。
评价结果
本发明第七实施例的激光二极管提供了比第七比较例低10％的阈值电流，并且发射激光之后输出相对于电流而增加的比率，即斜度效率，比第七比较例高10％。
由此从第七实施例可以证实，可以获得Si含量减小并因而p型载流子密度提高的p型III-V族化合物半导体，由此可以制作发光更有效的激光二极管。
尽管已详细地说明和示例了本发明，但要明确理解，这仅作为说明和示例，并且不是限制性的。本发明的范围由所附的权利要求项解释。

Claims (16)

1.一种采用包含III族元素的材料，通过金属有机化学气相沉积制造III-V族化合物半导体的方法，包括以下步骤：
制备籽晶衬底；和
通过采用有机金属作为包含所述III族元素的所述材料，在所述籽晶衬底上生长所述III-V族化合物半导体，所述有机金属包含至多0.01ppm的硅、至多10ppm的氧和小于0.04ppm的锗。
2.根据权利要求1的制造III-V族化合物半导体的方法，其中所述有机金属是选自三甲基镓、三乙基镓、三甲基铝和三甲基铟的至少一种类型的物质。
3.根据权利要求1的制造III-V族化合物半导体的方法，其中在生长步骤中，生长AlxGayIn(1-x-y)N作为所述III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。
4.根据权利要求1的制造III-V族化合物半导体的方法，其中在生长步骤中，生长氮化镓作为所述III-V族化合物半导体。
5.根据权利要求1的制造III-V族化合物半导体的方法，其中在生长步骤中，包含n型杂质的其它材料与所述有机金属一起使用来生长所述III-V族化合物半导体，以具有至多5×1016cm-3的n型载流子密度。
6.根据权利要求5的制造III-V族化合物半导体的方法，其中所述n型杂质包括硅、锗和氧中的至少一种元素。
7.根据权利要求5的制造III-V族化合物半导体的方法，其中包含所述n型杂质的所述其它材料是选自甲硅烷、乙硅烷、一甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、三乙基硅烷、四乙基硅烷、甲锗烷、一甲基锗、四甲基锗、四乙基锗、氧、一氧化碳、二氧化碳和水的至少一种类型的物质。
8.一种制作肖特基势垒二极管的方法，包括如权利要求5限定的制造III-V族化合物半导体的方法，其中：
在制备步骤中，制备n型氮化镓衬底作为籽晶衬底；和
在生长步骤中，生长n型氮化镓作为所述的III-V族化合物半导体。
9.一种通过如权利要求8限定的制作肖特基势垒二极管的方法制作的肖特基势垒二极管，包括：
所述n型氮化镓衬底；和
由n型氮化镓形成且沉积在所述n型氮化镓衬底上的层。
10.根据权利要求9的肖特基势垒二极管，其中由n型氮化镓形成的所述层具有至少5×1015cm-3且至多5×1016cm-3的载流子密度。
11.根据权利要求1的制造III-V族化合物半导体的方法，其中在生长步骤中，包含p型杂质的其它材料与所述有机金属一起使用，以生长p型的所述III-V族化合物半导体。
12.根据权利要求11的制造III-V族化合物半导体的方法，其中包含所述p型杂质的所述其它材料包括含至多0.01ppm硅的双环戊二烯基镁和含至多0.01ppm硅的双乙基戊二烯基镁中的至少一种。
13.一种制作发光二极管的方法，包括如权利要求11限定的制造III-V族化合物半导体的方法，其中：
在制备步骤中，制备n型氮化镓衬底作为籽晶衬底；和
在生长步骤中，生长p型AlxGayIn(1-x-y)N作为所述III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。
14.一种通过如权利要求13限定的制作发光二极管的方法制作的发光二极管，包括：
所述n型氮化镓衬底；和
由p型AlxGayIn(1-x-y)N形成的且沉积在所述n型氮化镓衬底上的层，其中0≤x≤1，0≤y≤1，且x+y≤1。
15.一种制作激光二极管的方法，包括如权利要求1限定的制造III-V族化合物半导体的方法，其中：
在制备步骤中，制备n型氮化镓衬底作为籽晶衬底；和
在生长步骤中，包含p型杂质的另一材料与所述有机金属一起使用，以生长p型AlxGayIn(1-x-y)N作为p型的所述III-V族化合物半导体，其中0≤x≤1，0≤y≤1，且x+y≤1。
16.一种通过如权利要求15限定的制作激光二极管的方法制作的激光二极管，包括：
所述n型氮化镓衬底；和
由p型AlxGayIn(1-x-y)N形成的且沉积在所述n型氮化镓衬底上的层，其中0≤x≤1，0≤y≤1，且x+y≤1。
CN2008100871007A 2007-04-11 2008-04-11 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法 Expired - Fee Related CN101311380B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007104027 2007-04-11
JP2007104027A JP2008263023A (ja) 2007-04-11 2007-04-11 Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
JP2007-104027 2007-04-11

Publications (2)

Publication Number Publication Date
CN101311380A true CN101311380A (zh) 2008-11-26
CN101311380B CN101311380B (zh) 2011-10-05

Family

ID=39591770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100871007A Expired - Fee Related CN101311380B (zh) 2007-04-11 2008-04-11 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法

Country Status (6)

Country Link
US (1) US20080251801A1 (zh)
EP (1) EP1981069A3 (zh)
JP (1) JP2008263023A (zh)
KR (1) KR20080092253A (zh)
CN (1) CN101311380B (zh)
TW (1) TWI381072B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108251890A (zh) * 2011-02-17 2018-07-06 Soitec公司 具有减少的凹坑缺陷的iii-v半导体结构及其形成方法
CN114008239A (zh) * 2019-05-06 2022-02-01 艾克斯特朗欧洲公司 用于沉积包含镓和铟的半导体层系统的方法
CN114008239B (zh) * 2019-05-06 2024-05-14 艾克斯特朗欧洲公司 用于沉积包含镓和铟的半导体层系统的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758171A4 (en) * 2005-03-04 2009-04-29 Sumitomo Electric Industries VERTICAL GALLIUM NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE
CN101689523B (zh) * 2007-07-17 2012-02-22 住友电气工业株式会社 电子器件的制作方法、外延衬底的制作方法、ⅲ族氮化物半导体元件及氮化镓外延衬底
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
US20110180133A1 (en) * 2008-10-24 2011-07-28 Applied Materials, Inc. Enhanced Silicon-TCO Interface in Thin Film Silicon Solar Cells Using Nickel Nanowires
JP4375497B1 (ja) 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
WO2010124261A2 (en) 2009-04-24 2010-10-28 Applied Materials, Inc. Substrate pretreatment for subsequent high temperature group iii depositions
JP5433609B2 (ja) 2011-03-03 2014-03-05 株式会社東芝 半導体発光素子及びその製造方法
JP2012186195A (ja) 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
KR20130014849A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 쇼트키 배리어 다이오드 및 이의 제조방법
US8946788B2 (en) 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
KR101984698B1 (ko) 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
US11025029B2 (en) 2015-07-09 2021-06-01 International Business Machines Corporation Monolithic III-V nanolaser on silicon with blanket growth
KR101996424B1 (ko) * 2017-04-24 2019-07-04 아주대학교산학협력단 레이저 다이오드 및 그 제조 방법
JP7380423B2 (ja) 2020-05-27 2023-11-15 豊田合成株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132888A (ja) * 1985-12-03 1987-06-16 Sumitomo Chem Co Ltd 有機金属化合物の精製方法
US5573742A (en) * 1987-10-29 1996-11-12 Martin Marietta Corporation Method for the preparation of high purity aluminum nitride
JP2001338886A (ja) * 2000-03-24 2001-12-07 Ngk Insulators Ltd 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板
CA2444273C (en) * 2001-04-12 2012-05-22 Nichia Corporation Gallium nitride semiconductor device
CN1228478C (zh) * 2002-11-13 2005-11-23 中国科学院物理研究所 制备氮化镓单晶薄膜的方法
CN1242091C (zh) * 2002-12-20 2006-02-15 上海北大蓝光科技有限公司 Mocvd生长氮化物发光二极管结构外延片的方法
JP2006001896A (ja) * 2004-06-18 2006-01-05 Shin Etsu Chem Co Ltd 高純度トリメチルアルミニウム及びトリメチルアルミニウムの精製方法
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
TW200619222A (en) * 2004-09-02 2006-06-16 Rohm & Haas Elect Mat Method for making organometallic compounds
US7390360B2 (en) * 2004-10-05 2008-06-24 Rohm And Haas Electronic Materials Llc Organometallic compounds
JP4470682B2 (ja) * 2004-10-13 2010-06-02 住友化学株式会社 トリメチルガリウムの製造方法
JP4984557B2 (ja) * 2005-03-04 2012-07-25 住友電気工業株式会社 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP4784729B2 (ja) 2005-06-09 2011-10-05 信越化学工業株式会社 トリメチルガリウムの製造方法
US7341932B2 (en) * 2005-09-30 2008-03-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Schottky barrier diode and method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108251890A (zh) * 2011-02-17 2018-07-06 Soitec公司 具有减少的凹坑缺陷的iii-v半导体结构及其形成方法
CN114008239A (zh) * 2019-05-06 2022-02-01 艾克斯特朗欧洲公司 用于沉积包含镓和铟的半导体层系统的方法
CN114008239B (zh) * 2019-05-06 2024-05-14 艾克斯特朗欧洲公司 用于沉积包含镓和铟的半导体层系统的方法

Also Published As

Publication number Publication date
TW200848559A (en) 2008-12-16
KR20080092253A (ko) 2008-10-15
JP2008263023A (ja) 2008-10-30
EP1981069A3 (en) 2013-06-26
TWI381072B (zh) 2013-01-01
US20080251801A1 (en) 2008-10-16
EP1981069A2 (en) 2008-10-15
CN101311380B (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN101311380B (zh) 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法
US7875535B2 (en) Compound semiconductor device using SiC substrate and its manufacture
US9153648B2 (en) Semiconductor stacked body, method for manufacturing same, and semiconductor element
US20230167585A1 (en) Group iii nitride stack
US10050080B2 (en) Optoelectronic device and method for manufacturing same
US6104039A (en) P-type nitrogen compound semiconductor and method of manufacturing same
WO2007116517A1 (ja) 化合物半導体構造とその製造方法
US20100084742A1 (en) Method for manufacturing semiconductor epitaxial crystal substrate
JP2002057158A (ja) 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
WO1998042024A9 (en) Iii-nitride superlattice structures
US20090108297A1 (en) Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
CN110148652B (zh) 发光二极管的外延片的制备方法及外延片
US9728680B2 (en) Optoelectronic device comprising microwires or nanowires
CN101289173B (zh) 选择超晶格位置掺杂的p型Ⅲ族氮化物材料的制备方法
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
US20150221502A1 (en) Epitaxial wafer and method for producing same
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN116288688A (zh) GaN高阻层制备方法及GaN的HEMT器件制备方法
CN115863503A (zh) 深紫外led外延片及其制备方法、深紫外led
US20120248577A1 (en) Controlled Doping in III-V Materials
US20140027770A1 (en) Semiconductor laminate and process for production thereof, and semiconductor element
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
JPH0529653A (ja) 半導体素子
WO2019176470A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20170411