KR20080092253A - Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법 - Google Patents

Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20080092253A
KR20080092253A KR1020080028579A KR20080028579A KR20080092253A KR 20080092253 A KR20080092253 A KR 20080092253A KR 1020080028579 A KR1020080028579 A KR 1020080028579A KR 20080028579 A KR20080028579 A KR 20080028579A KR 20080092253 A KR20080092253 A KR 20080092253A
Authority
KR
South Korea
Prior art keywords
type
compound semiconductor
iii
raw material
group iii
Prior art date
Application number
KR1020080028579A
Other languages
English (en)
Inventor
마사키 우에노
유 사이토
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20080092253A publication Critical patent/KR20080092253A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 n형의 캐리어 농도를 저감할 수 있는 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법을 제공하는 것을 목적으로 한다. Ⅲ-Ⅴ족 화합물 반도체의 제조 방법은 Ⅲ족 원소를 포함하는 원료를 이용한 유기 금속 기상 성장법에 의해 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 방법이다. 우선, 시드 기판(種基板; seed substrate)을 준비하는 준비 공정(S10)을 실시한다. 그리고, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여, 시드 기판 상에 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 성장 공정(S20)을 실시한다.

Description

Ⅲ-Ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법{METHOD OF PRODUCING GROUP III-V COMPOUND SEMICONDUCTOR, SCHOTTKY BARRIER DIODE, LIGTH EMITTING DIODE, LASER DIODE, AND METHODS OF FABRICATING THE DIODES}
본 발명은 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법에 관한 것이고, 예를 들면 n형의 캐리어 농도를 저감할 수 있는 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법에 관한 것이다.
Ⅲ-Ⅴ족 화합물 반도체는 쇼트키 배리어 다이오드, 발광 다이오드(Light Emitting Diode: LED) 및 레이저 다이오드(Laser Diode: LD) 등의 반도체 디바이스로서 매우 유용하다. 이러한 Ⅲ-Ⅴ족 화합물 반도체를 제조하기 위해, 종래부터, 예를 들면 승화법, HVPE(Hydride Vapor Phase Epitaxy: 하이드라이드 기상 성장)법, MBE(Molecular Beam Epitaxy: 분자선 에피텍셜)법, MOCVD(Metal 0rganic Chemical Vapor Deposition: 유기 금속 기상 성장)법 등의 기상 성장법이 제안되어 있다.
이들 중에서도, 유기 금속 기상 성장법은, 대표적인 기상 성장법 중 하나이며, Ⅲ족 원소를 포함하는 원료의 유기 금속을 기화시키고, 그것을 기판 표면에서 열적으로 분해시켜, Ⅴ족 원소를 포함하는 가스와 반응시켜 성막하는 방법이다. 이 방법은 막 두께나 조성의 제어가 가능하고, 생산성이 우수하므로, Ⅲ-Ⅴ족 화합물 반도체를 제조할 때의 성막 기술로서 널리 이용되고 있다.
이러한 유기 금속 기상 성장법에 이용하는 Ⅲ족 원소를 포함하는 원료로서, 예를 들면 일본특허공개 2006-342101호 공보(특허문헌 1)에 개시된 유기 금속 화합물의 제조 방법에 의해 제조된 유기 금속 화합물을 이용할 수 있다. 특허문헌 1에는, 유기 규소 불순물이 0.05ppm 미만, 산소 불순물이 10ppm 미만, 탄화 규소 불순물이 10ppm 미만인 유기 금속 화합물의 제조 방법이 개시되어 있다.
그러나, 상기 특허문헌 1에 개시된 유기 금속 화합물의 제조 방법에 의해 제조된 유기 금속 화합물을 Ⅲ족 원소를 포함하는 원료로서 MOCVD법에 의해 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체를 성장시키면, n형 불순물을 도입하지 않아도, n형의 캐리어 농도가 높다고 하는 문제가 있다. 이러한 Ⅲ-Ⅴ족 화합물 반도체를 이용하여 쇼트키 배리어 다이오드의 드리프트층을 형성하면, 드리프트층으로서는, n형의 캐리어 농도가 지나치게 높고, 그 농도보다 낮은 캐리어 농도로 제어할 수 없다. 또한, LED 등을 제조하는 경우에, p형의 Ⅲ-Ⅴ족 화합물 반도체를 성장시킬 때에, n형의 불순물 농도를 크게 저감할 필요가 생긴다. 즉, 상기 특허문헌 1에 개시된 유기 금속 화합물을 이용하여 MOCVD법에 의해 Ⅲ-Ⅴ족 화합물 반도체를 성장시키 면, Ⅲ-Ⅴ족 화합물 반도체의 n형의 캐리어 농도가 지나치게 높으므로, n형의 캐리어 농도가 낮은 Ⅲ-Ⅴ족 화합물 반도체나, p형의 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 방법에 개선의 여지가 있다.
따라서, 본 발명의 목적은 n형의 캐리어 농도를 저감할 수 있는 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법을 제공하는 것이다.
본 발명자는 예의 연구 결과, 성장시키는 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체의 n형의 캐리어 농도를 미리 결정된 농도(예를 들면, 5×1015㎝-3 이하)까지 저감할 수 있기 위한 조건을 발견했다.
즉, 본 발명의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법은, Ⅲ족 원소를 포함하는 원료를 이용한 유기 금속 기상 성장법에 의해 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 방법으로서, 이하의 공정을 실시한다. 우선, 시드 기판을 준비하는 공정(준비 공정)을 실시한다. 그리고, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여, 시드 기판 상에 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 공정(성장 공정)을 실시한다.
본 발명자는 MOCVD법에 의해 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체를 제조하기 위해, Ⅲ족 원소를 포함하는 원료로서의 유기 금속이 함유하는 불순물의 상한을, 실리콘이 0.01ppm 이하, 산소가 10ppm 이하, 게르마늄이 0.04ppm 미만인 것을 발견했다. 본 발명에 의해 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체를 성장시키면, 얻어지는 Ⅲ-Ⅴ족 화합물 반도체의 n형의 캐리어 농도를 원하는 농도(예를 들면 5×10l5㎝-3 이하)까지 저감할 수 있다. 그 때문에, 종래 제어가 어려웠던 낮은 범위 내에서의 n형 캐리어 농도의 제어 및 p형의 Ⅲ-Ⅴ족 화합물 반도체를 제조할 때에 필요한 n형 불순물의 저감을 용이하게 할 수 있다.
또한, 상기 실리콘의 농도는 유도 결합 플라즈마 발광 분석법(ICP-AES)에 의해 측정되는 값이다. 또한, 상기 산소의 농도는 FT-NMR(푸리에 변환 핵자기 공명)에 의해 측정되는 값이다. 또한, 게르마늄의 농도는 유도 결합 플라즈마 질량 분석법(ICP-MS)에 의해 측정되는 값이다.
상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 있어서 바람직하게는, 유기 금속은, 트리메틸갈륨, 트리에틸갈륨, 트리메틸알루미늄 및 트리메틸인듐으로 이루어진 군으로부터 선택된 적어도 일종의 물질이다.
유기 금속으로서, 트리메틸갈륨, 트리에틸갈륨, 트리메틸알루미늄 및 트리메틸인듐을 이용하면, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 경우에 유효하다.
상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 있어서 바람직하게는, 성장시키는 공정에서는, Ⅲ-Ⅴ족 화합물 반도체로서 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)을 성장시킨다.
이에 따라, n형의 캐리어 농도를 저감한 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)으로 이루어진 Ⅲ-Ⅴ족 화합물 반도체를 성장시킬 수 있다.
상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 있어서 바람직하게는, 성장시키는 공정에서, Ⅲ-Ⅴ족 화합물 반도체로서 질화갈륨을 성장시킨다.
이에 따라, n형의 캐리어 농도를 저감한 질화갈륨으로 이루어진 Ⅲ-Ⅴ족 화합물 반도체를 성장시킬 수 있다.
상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 있어서 바람직하게는, 성장시키는 공정에서, n형 불순물을 포함하는 다른 원료를 유기 금속과 함께 이용함으로써, n형의 캐리어 농도가 5×1016㎝-3 이하가 되도록 Ⅲ-Ⅴ족 화합물 반도체를 성장시킨다.
도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체를 제조할 때에 n형의 캐리어 농도를 저감할 수 있기 때문에, n형의 캐리어 농도를 5×1016㎝-3 이하의 저농도로 제어할 수 있다. 그 때문에, 상기 범위의 캐리어 농도의 Ⅲ-Ⅴ족 화합물 반도체를 제조할 수 있다.
상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 있어서 바람직하게는, n형 불순물은, 실리콘, 게르마늄 및 산소의 적어도 하나의 원소를 포함하고 있다.
이에 따라, n형의 캐리어 농도를 낮은 범위 내에서도 제어한 Ⅲ-Ⅴ족 화합물 반도체를 제조할 수 있다.
상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 있어서 바람직하게는, n형 불순물을 포함하는 다른 원료는, 모노실란, 디실란, 모노메틸실란, 디메틸실란, 트리메 틸실란, 테트라메틸실란, 트리에틸실란, 테트라에틸실란, 모노게르만, 모노메틸게르마늄, 테트라메틸게르마늄, 테트라에틸게르마늄, 산소, 일산화탄소, 이산화탄소 및 물로 이루어진 군으로부터 선택된 적어도 일종의 물질이다.
이에 따라, n형 불순물을 낮은 농도 범위로 흡수한 Ⅲ-Ⅴ족 화합물 반도체를 제조할 수 있다.
상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 있어서 바람직하게는, 성장시키는 공정에서, p형 불순물을 포함하는 다른 원료를 유기 금속과 함께 이용함으로써, p형의 Ⅲ-Ⅴ족 화합물 반도체를 성장시킨다.
n형의 캐리어 농도를 저감할 수 있는 조건의 유기 금속을 이용하고 있기 때문에, p형 불순물을 도입할 때에, n형 불순물에 의한 보상을 저감할 수 있다. 그 때문에, p형의 유효한 캐리어 농도를 향상시킬 수 있다.
상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 있어서 바람직하게는, p형 불순물을 포함하는 다른 원료는, 0.01ppm 이하의 실리콘을 포함하는 비스시클로펜타디에닐마그네슘 및 비스에틸펜타디에닐마스네슘의 적어도 한 쪽을 포함하고 있다.
p형 불순물을 포함하는 다른 원료 중 실리콘의 농도가 O.O1ppm 이하까지 저감되어 있으므로, p형 불순물을 포함하는 다른 원료 중 p형의 캐리어 농도가 높아진다. 그 때문에, p형의 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 경우에 유효하다.
본 발명의 쇼트키 배리어 다이오드의 제조 방법은, 상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 포함한 쇼트키 배리어 다이오드의 제조 방법으로서, 준비하는 공정에서는, 시드 기판으로서 n형 질화갈륨 기판을 준비하고, 성장시키는 공정에서 는, Ⅲ-Ⅴ족 화합물 반도체로서 n형 질화갈륨을 성장시킨다.
본 발명의 쇼트키 배리어 다이오드는, 상기 쇼트키 배리어 다이오드의 제조 방법에 의해 제조되는 쇼트키 배리어 다이오드로서, n형 질화갈륨 기판과, n형 질화갈륨 기판 상에 형성된 n형 질화갈륨으로 이루어진 층을 포함하고 있다.
본 발명의 쇼트키 배리어 다이오드의 제조 방법 및 쇼트키 배리어 다이오드에 따르면, 질화갈륨으로 이루어진 층을 드리프트층으로서 이용한 경우에, 드리프트층의 n형 캐리어 농도를 저농도로 제어할 수 있는 쇼트키 배리어 다이오드를 얻을 수 있다.
상기 쇼트키 배리어 다이오드에 있어서 바람직하게는, n형 질화갈륨으로 이루어진 층의 캐리어 농도는 5×1015㎝-3 이상 5×1016㎝-3 이하이다.
도핑되지 않은 n형 질화갈륨으로 이루어진 층을 성장시킬 때에 n형의 캐리어 농도를 저감할 수 있기 때문에, 상기 범위 내에서 n형 캐리어 농도를 제어할 수 있다. 5×1015㎝-3 이상으로 함으로써, 쇼트키 배리어 다이오드의 낮은 온저항을 유지할 수 있다. 한편, 5×1016㎝-3 이하로 함으로써, 쇼트키 배리어 다이오드의 내압을 향상시킬 수 있다.
본 발명의 발광 다이오드의 제조 방법은, 상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 포함한 발광 다이오드의 제조 방법으로서, 준비하는 공정에서는, 시드 기판으로서 n형 질화갈륨 기판을 준비하고, 성장시키는 공정에서는, Ⅲ-Ⅴ족 화합 물 반도체로서 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)을 성장시킨다.
본 발명의 발광 다이오드는, 상기 발광 다이오드의 제조 방법에 의해 제조된 발광 다이오드로서, n형 질화갈륨 기판과, n형 질화갈륨 기판 상에 형성된 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)으로 이루어진 층을 포함하고 있다.
본 발명의 발광 다이오드의 제조 방법 및 발광 다이오드에 따르면, n형의 캐리어 농도를 저감할 수 있는 조건의 유기 금속을 이용하여 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)을 성장시키므로, p형 불순물을 도입하여 성장시킬 때에, n형 불순물에 의한 보상을 저감할 수 있다. 그 때문에, p형의 유효한 캐리어 농도를 향상시킬 수 있는 발광 다이오드를 얻을 수 있다.
본 발명의 레이저 다이오드의 제조 방법은, 상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 포함한 레이저 다이오드의 제조 방법으로서, 준비하는 공정에서는, 시드 기판으로서 n형 질화갈륨 기판을 준비하고, 성장시키는 공정에서는, Ⅲ-Ⅴ족 화합물 반도체로서 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)을 성장시킨다.
본 발명의 레이저 다이오드는, 상기 레이저 다이오드의 제조 방법에 의해 제조된 레이저 다이오드로서, n형 질화갈륨 기판과, n형 질화갈륨 기판 상에 형성된 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)으로 이루어진 층을 포함하고 있다.
본 발명의 레이저 다이오드의 제조 방법 및 레이저 다이오드에 따르면, n형의 캐리어 농도를 저감할 수 있는 조건의 유기 금속을 이용하여 p형 AlxGayIn(1-x- y)N(0≤X≤1, 0≤y≤1, x+y≤1)을 성장시키므로, p형 불순물을 도입할 때에, n형 불순물에 의한 보상을 저감할 수 있다. 그 때문에, p형의 유효한 캐리어 농도를 향상시킬 수 있는 레이저 다이오드를 얻을 수 있다.
이상 설명한 바와 같이, 본 발명의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 따르면, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘을 포함하는 유기 금속을 이용하고 있으므로, n형의 캐리어 농도를 저감할 수 있다.
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다. 또한, 이하의 도면에서 동일하거나 상당하는 부분에는 동일한 참조 부호를 붙이고 그 설명은 반복하지 않는다.
(실시형태 1)
도 1은 본 발명의 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 도시하는 플로우차트이다. 도 1을 참조하여 본 발명의 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 설명한다. 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법은, Ⅲ족 원소를 포함하는 원료를 이용한 유기 금속 기상 성장법에 의해 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 방법이다.
Ⅲ-Ⅴ족 화합물 반도체의 제조 방법은 도 1에 도시한 바와 같이, 우선, 시드 기판을 준비하는 준비 공정(S10)을 실시한다. 준비 공정(S10)에서는, 예를 들면 유기 금속 기상 성장 장치에 있어서, 서셉터의 적재면에 시드 기판을 적재하여 시드 기판을 서셉터에 유지시킨다.
준비 공정(S10)에 있어서 준비하는 시드 기판은 특별히 한정되지 않지만, 예를 들면 n형 GaN(질화갈륨)을 이용할 수 있다. 또한, 시드 기판은, 후술하는 성장 공정(S20)에서 성장시키는 Ⅲ-Ⅴ족 화합물 반도체와 동일한 재료인 것이 바람직하고, GaN으로 이루어진 것이 보다 바람직하다.
다음으로, 도 1에 도시한 바와 같이, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘(Si)과, 10ppm 이하의 산소(O)와, 0.04ppm 미만의 게르마늄(Ge)을 포함하는 유기 금속을 이용하여, 시드 기판 상에 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 성장 공정(S20)을 실시한다. 성장 공정(S20)에서는, 유기 금속 기상 성장법에 의해 Ⅲ-Ⅴ족 화합물 반도체를 성장시킨다. 실시형태 1에서의 성장 공정(S20)에서는, 예를 들면, 이하와 같이 하여 Ⅲ-Ⅴ족 화합물 반도체를 성장시킨다.
예를 들면, 서셉터의 적재면에 시드 기판을 유지한 상태에서, 히터에 의해 예를 들면 110O℃ 전후로 서셉터를 가열한다. 그리고, 가열한 서셉터를 회전시키면서 공급구의 각각으로부터 각각의 가스를 도입한다.
예를 들면, 가스로서는, Ⅲ족 원소를 포함하는 원료로서, 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속이 이용된다. 또한, 유기 금속을 수송하기 위한 가스로서, H2(수소) 가스나 N2(질소) 가스 등의 캐리어 가스가 이용된다. 또한, 별도의 가스로서는, Ⅴ족 원소를 포함하는 원료로서, As(비소), P(인), 또는 NH3(암모니아) 등이 이용된다. 또한, 또 다른 가스로서는, H2(수소) 가스나 N2(질소) 가스 등의 원료 가스의 반응을 억제하는 퍼지 가스가 이용된다.
또한, Ⅲ족 원소를 포함하는 원료는 캐리어 농도를 저감할 수 있는 관점에서, 실리콘이 0.01ppm 이하이며, 산소가 10ppm 이하이고, 게르마늄이 0.04ppm 미만인 유기 금속이다.
또한, Ⅲ족 원소를 포함하는 원료로서의 유기 금속은, 트리메틸갈륨(TMG:Ga(CH3)3), 트리에틸갈륨(TEG:Ga(C2H5)3), 트리메틸알루미늄(TMA:Al(CH3)3) 및 트리메틸인듐(TMI:In(CH3)3)으로 이루어진 군으로부터 선택된 적어도 일종의 물질 인 것이 바람직하고, 특히 트리메틸갈륨인 것이 바람직하다.
또한, Ⅲ족 원소를 포함하는 원료로서의 가스 및 Ⅴ족 원소를 포함하는 원료로서의 가스는, 가스의 흐름을 조정하기 위해 H2 가스, N2 가스 또는 Ar 가스 등의 캐리어 가스로 희석되어도 좋다. 구체적인 가스의 종류의 일례를 들면, 예를 들면 Ⅲ족 원소를 포함하는 원료로서의 가스로서 H2로 희석된 트리메틸갈륨이 이용되고, Ⅴ족 원소를 포함하는 원료로서의 가스로서 H2로 희석된 암모니아(NH3)가 이용된다.
그리고, 가스의 각각은 유기 금속 기상 성장 장치의 내부 공간(반응로)에서 혼합되고, Ⅲ족 원소를 포함하는 원료로서의 가스와, Ⅴ족 원소를 포함하는 원료로 서의 가스가 반응하여 시드 기판의 상면에, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체를 성장시킨다.
성장 공정(S20)에서는, 예를 들면 GaAs, InP, AlN, GaN, InN, AlGaN, InGaN, 또는 AlInGaN 등의 Ⅲ-Ⅴ족 화합물 반도체를 성장시킨다. 또한, Ⅲ-Ⅴ족 화합물 반도체로서 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)을 성장시키는 것이 바람직하고, GaN을 성장시키는 것이 보다 바람직하다.
또한, 성장 공정(S20)에서 성장되는 Ⅲ-Ⅴ족 화합물 반도체는, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체로 한정되지 않고, n형 또는 p형의 Ⅲ-Ⅴ족 화합물 반도체를 성장시켜도 좋다.
n형의 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 경우에는, n형 불순물을 포함하는 다른 원료를 Ⅲ족 원소를 포함하는 원료인 유기 금속과 함께 이용한다. n형 불순물은 실리콘,게르마늄 및 산소의 적어도 하나의 원소를 포함하고 있는 것이 바람직하다. 이러한 n형 불순물을 포함하는 다른 원료는, 모노실란, 디실란, 모노메틸실란, 디메틸실란, 트리메틸실란, 테트라메틸실란, 트리에틸실란, 테트라에틸실란, 모노게르만, 모노메틸게르마늄, 테트라메틸게르마늄, 테트라에틸게르마늄, 산소, 일산화탄소, 이산화탄소 및 물로 이루어진 군으로부터 선택된 적어도 일종의 물질인 것이 바람직하다.
또한, p형의 Ⅲ-Ⅴ 족 화합물 반도체를 성장시키는 경우에는, p형 불순물을 포함하는 다른 원료를 유기 금속과 함께 이용한다. p형 불순물은 마그네슘을 포함 하고 있는 것이 바람직하다. 또한, p형 불순물을 포함하는 다른 원료는 0.01ppm 이하의 실리콘을 포함하고 있는 것이 바람직하다. 이러한 p형 불순물을 포함하는 다른 원료는, 0.01ppm 이하의 실리콘을 포함하는 비스시클로펜타디에닐마그네슘 및 비스에틸펜타디에닐마그네슘의 적어도 한쪽을 포함하고 있는 것이 보다 바람직하다. 또한, p형 불순물을 포함하는 다른 원료는 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하고 있는 것이 바람직하다.
또한, 성장 공정(S20)에서의 성막 조건의 일례를 들면, 반응로 내의 전체 원료 가스의 평균 유속은 0.1m/s∼5m/s이며, 서셉터의 온도는 600℃∼1400℃이며, 반응로 내의 압력은 10kPa∼110kPa이다. 또한, Ⅴ족 원소를 포함하는 원료로서의 가스(예를 들면, 암모니아)와 Ⅲ족 원소를 포함하는 원료로서의 가스와의 공급비(Ⅴ/Ⅲ)는 100∼100000이다.
상기 공정(S10, S20)을 실시함으로써, Ⅲ-Ⅴ족 화합물 반도체를 시드 기판 상에 성장시킬 수 있다. 얻어지는 Ⅲ-Ⅴ족 화합물 반도체는, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체로서 성장된 경우에는, 5×1O15㎝-3 이하까지 저감할 수 있다. 또한, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체로서 낮은 캐리어 농도를 실현할 수 있으므로, n형의 Ⅲ-Ⅴ족 화합물 반도체를 성장시킨 경우에는, n형의 캐리어 농도가 5×1O16㎝-3 이하, 바람직하게는 5×1O15㎝-3 이상 2×1O16㎝-3 이하가 되도록 제어할 수 있다. 또한, 언도프로서 낮은 캐리어 농도를 실현할 수 있으므로, p형의 Ⅲ-Ⅴ족 화합물 반도체를 성장시킨 경우에는, p형의 유효한 캐리어 농도를 향상시킬 수 있 다.
이상 설명한 바와 같이, 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 따르면, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 Ⅲ-Ⅴ족 화합물 반도체를 성장시키고 있다. Ⅲ족 원소를 포함하는 원료로서의 유기 금속이 함유하는 불순물의 상한을, 실리콘이 0.01ppm 이하, 산소가 10ppm 이하, 게르마늄이 0.04ppm 미만인 것을 발견함으로써, 얻어지는 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체의 n형의 캐리어 농도를 원하는 농도(예를 들면 5×1O15㎝-3 이하)까지 저감할 수 있다. 그 때문에, 종래 제어가 어렵던 낮은 n형 캐리어 농도의 제어 및 p형 Ⅲ-Ⅴ족 화합물 반도체를 제조할 때에 필요했던 n형 불순물의 저감을 용이하게 할 수 있다.
(실시형태 2)
도 2는 본 발명의 실시형태 2에서의 쇼트키 배리어 다이오드를 도시하는 개략 단면도이다. 도 2를 참조하여 본 발명의 실시형태 2에서의 쇼트키 배리어 다이오드를 설명한다. 도 2에 도시한 바와 같이, 실시형태 2에서의 쇼트키 배리어 다이오드(100)는, 기판(101), 드리프트층(102), 애노드 전극(103), 캐소드 전극(104)을 포함하고 있다.
기판(101)은 n형 GaN(질화갈륨) 기판이다. 드리프트층(102)은 기판(101) 상에 형성된 n형 GaN으로 이루어진 층이다. 드리프트층(102)의 캐리어 농도는, 5×1 O15㎝-3 이상 5×1O16㎝-3 이하인 것이 바람직하고, 5×1O15㎝-3 이상 2×lO16㎝-3 이하인 것이 보다 바람직하다. 캐리어 농도를 5×1O15㎝-3 이상으로 함으로써, 순방향으로 전압이 인가되었을 때의 쇼트키 배리어 다이오드(100)의 낮은 온저항을 유지할 수 있다. 한편, 5×1O16㎝-3 이하로 함으로써, 역방향으로 전압이 인가되었을 때의 쇼트키 배리어 다이오드(100)의 내압을 향상시킬 수 있다. 2×1O16㎝-3 이하로 함으로써, 쇼트키 배리어 다이오드(100)의 내압을 보다 향상시킬 수 있다.
다음으로, 도 1 및 도 2을 참조하여 실시형태 2에서의 쇼트키 배리어 다이오드(100)의 제조 방법을 설명한다. 실시형태 2에서의 쇼트키 배리어 다이오드(100)의 제조 방법은 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 이용하고 있다.
구체적으로는, 우선, 준비 공정(S10)에서는 시드 기판으로서 n형 GaN 기판을 준비한다. 실시형태 2에서는 시드 기판을 쇼트키 배리어 다이오드에서의 기판(101)으로서 이용한다.
다음으로, 성장 공정(S20)에서는, Ⅲ-Ⅴ족 화합물 반도체로서 n형 GaN을 드리프트층(102)으로서, 유기 금속 기상 성장법에 의해 성장시킨다. 성장 공정(S20)에서는, 드리프트층(102)으로서 원하는 n형 캐리어 농도가 되는 조건으로, n형 불순물을 포함하는 다른 원료를 유기 금속과 함께 이용한다. 이에 따라, 기판(101)과, 기판(101) 상에 형성된 드리프트층(102)을 형성할 수 있다.
다음으로, 드리프트층(102) 상에 애노드 전극(103)을 형성하는 공정을 실시한다. 이 공정에서는, 예를 들면 금 등으로 이루어진 전극을 증착법에 의해 형성한다.
다음으로, 기판(101)의 드리프트층(102)을 형성한 면과 반대의 면측에 캐소드 전극(104)을 형성하는 공정을 실시한다. 이 공정에서는, 예를 들면 티탄(Ti) 및 알루미늄(Al) 등이 적층된 전극을 증착법에 의해 형성한다.
상기 공정(S10, S20)을 실시함으로써, 도 2에 도시하는 실시형태 2에서의 쇼트키 배리어 다이오드(100)를 제조할 수 있다.
이상 설명한 바와 같이, 본 발명의 실시형태 2에서의 쇼트키 배리어 다이오드(1OO)에 따르면, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여, 드리프트층(102)으로서 n형 질화갈륨층을 성장시키고 있다. 이에 따라, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체의 캐리어 농도를 저감할 수 있기 때문에, 예를 들면 5×1O15㎝-3 이상 5×1O16㎝-3 이하의 낮은 농도 범위에서 n형의 캐리어 농도를 제어할 수 있다. 그 때문에, 내압을 향상시킬 수 있고, 높은 온저항을 유지할 수 있는 쇼트키 배리어 다이오드를 얻을 수 있다.
(실시형태 3)
도 3은 본 발명의 실시형태 3에서의 발광 다이오드를 도시하는 개략 단면도이다. 도 3을 참조하여 본 발명의 실시형태 3에서의 발광 다이오드를 설명한다. 실시형태 3에서의 발광 다이오드(200)는, n형 GaN 기판과, n형 GaN 기판 상에 형성된 p형 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1)으로 이루어진 층을 포함하고 있다.
구체적으로는, 도 3에 도시한 바와 같이 발광 다이오드(200)는, 기판(201), n형 버퍼층(202), 활성층(203), p형 전자 블록층(204), p형 컨택트층(205), p형 전극(206), n형 전극(207)을 포함하고 있다.
기판(201)은 n형 GaN 기판이다. n형 버퍼층(202)은, 기판(201) 상에 형성되고, 예를 들면 n형 GaN으로 이루어져 있다. 활성층(203)은 n형 버퍼층(202) 상에 형성되고, 예를 들면 InGaN 및 GaN으로 이루어진 다중 양자 우물 구조에 의해 구성되어 있다. 또한, 활성층(203)은 단일의 반도체 재료로 이루어져 있어도 좋다. p형 전자 블록층(204)은 활성층(203) 상에 형성되고, 예를 들면 p형 AlGaN으로 이루져 있다. p형 컨택트층(205)은 p형 전자 블록층(204) 상에 형성되고, 예를 들면 p형 GaN으로 이루어져 있다. p형 전극(206)은 p형 콘택트층(205) 상에 형성되고, 예를 들면 니켈 및 금 등으로 이루어져 있다. n형 전극(207)은 기판(201)의 n형 버퍼층(202)을 형성한 면과 반대의 면측 상에 형성되고, 예를 들면 티탄 및 알루미늄 등으로 이루어져 있다.
다음으로, 도 1 및 도 3을 참조하여 실시형태 3에서의 발광 다이오드(200)의 제조 방법을 설명한다. 실시형태 3에서의 발광 다이오드의 제조 방법은 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 이용하고 있다.
구체적으로는, 우선, 준비 공정(S10)에서는 시드 기판으로서 n형 GaN 기판을 준비한다. 실시형태 3에서는 시드 기판을 발광 다이오드(200)의 기판(201)으로서 이용하고 있다.
다음으로, 성장 공정(S20)에서는 Ⅲ-Ⅴ족 화합물 반도체로서 p형 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1)을 유기 금속 기상 성장법에 의해 성장시킨다. 구체적으로는, Ⅲ족 원소를 포함하는 원료로서 O.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 n형 GaN 기판 인 기판(201) 상에, n형 버퍼층(202), 활성층(203), p형 전자 블록층(204) 및 p형 컨택트층(205)을 이 순서로 성장시킨다. n형 또는 p형의 Ⅲ-Ⅴ족 화합물 반도체를 성장시킬 때에는, 원하는 n형 또는 p형의 캐리어 농도가 되는 조건으로, n형 불순물을 포함하는 다른 원료 또는 p형 불순물을 포함하는 다른 원료를 Ⅲ족 원소의 원료인 유기 금속 및 Ⅴ족 원료와 함께 이용한다.
다음으로, p형 컨택트층(205) 상에 p형 전극(206)을 형성하는 공정을 실시한다. 이 공정에서는, 예를 들면 니켈 및 금 등이 적층된 전극을 증착법에 의해 형성한다.
다음으로, 기판(201)의 n형 버퍼층(202)을 형성한 면과 반대의 면측에 n형 전극(207)을 형성하는 공정을 실시한다. 이 공정에서는, 예를 들면 티탄 및 알루미늄 등이 적층된 전극을 증착법에 의해 형성한다.
상기 공정(S10, S20)을 실시함으로써, 도 3에 도시하는 실시형태 3에서의 발 광 다이오드(200)를 제조할 수 있다.
이상 설명한 바와 같이, 본 발명의 실시형태 3에서의 발광 다이오드(200)에 따르면, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 Ⅲ-Ⅴ족 화합물 반도체로서 p형 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1)을 성장시키고 있다. 이에 따라, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체의 캐리어 농도를 저감할 수 있기 때문에, p형 불순물을 도입하여 p형 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1)을 성장시킬 때에, n형 불순물에 의한 보상을 저감할 수 있다. 그 때문에, p형의 유효한 캐리어 농도를 향상할 수 있는 발광 다이오드(200)를 얻을 수 있다.
(실시형태 4)
도 4는 본 발명의 실시형태 4에서의 레이저 다이오드를 도시하는 개략 단면도이다. 도 4를 참조하여 본 발명의 실시형태 4에서의 레이저 다이오드를 설명한다. 실시형태 4에서의 레이저 다이오드(300)는, n형 GaN 기판과, n형 GaN 기판 상에 형성된 p형 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1)을 포함하고 있다.
구체적으로는, 도 4에 도시한 바와 같이, 레이저 다이오드(300)는, 기판(301), n형 클래드층(302), 도핑되지 않은 가이드층(303), 활성층(304), 도핑되지 않은 가이드층(305), p형 전자 블록층(306), p형 클래드층(307), p형 컨택트층(308), p형 전극(309), n형 전극(310)을 포함하고 있다.
기판(301)은 n형 GaN 기판이다. n형 클래드층(302)은, 기판(301) 상에 형성 되고, 예를 들면 n형 AlGaN으로 이루어져 있다. 도핑되지 않은 가이드층(303)은 n형 클래드층(302) 상에 형성되고, 예를 들면 InGaN으로 이루어져 있다. 활성층(304)은 도핑되지 않은 가이드층(303) 상에 형성되고, 예를 들면 InGaN 및 GaN으로 이루어진 다중 양자 우물 구조에 의해 구성되어 있다. 또한, 활성층(304)은 단일의 반도체 재료로 이루어져 있어도 좋다. 도핑되지 않은 가이드층(305)은 활성층(304) 상에 형성되고, 예를 들면 GaN으로 이루어져 있다. p형 전자 블록층(306)은 도핑되지 않은 가이드층(305) 상에 형성되고, 예를 들면 p형 AlGaN으로 이루어져 있다. p형 클래드층(307)은 p형 전자 블록층(306) 상에 형성되고, 예를 들면 p형 AlGaN으로 이루어져 있다. p형 컨택트층(308)은 p형 클래드층(307) 상에 형성되고, 예를 들면 p형 GaN으로 이루어져 있다. p형 전극(309)은 p형 컨택트층(308) 상에 형성되고, 예를 들면 니켈 및 금 등으로 이루어져 있다. n형 전극(310)은 기판(301)의 n형 클래드층(302)을 형성한 면과 반대의 면측 상에 형성되고, 예를 들면, 티탄 및 알루미늄 등으로 이루어져 있다.
다음으로, 도 1 및 도 4를 참조하여 실시형태 4에서의 레이저 다이오드(300)의 제조 방법을 설명한다. 실시형태 4에서의 레이저 다이오드의 제조 방법은 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 이용하고 있다.
구체적으로는, 우선, 준비 공정(S1O)에서는 시드 기판으로서 n형 질화갈륨 기판을 준비한다. 실시형태 4에서는, 시드 기판을 레이저 다이오드(300)의 기판(301)으로서 이용하고 있다.
다음으로, 성장 공정(S20)에서는, Ⅲ-Ⅴ족 화합물 반도체로서 p형 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1)을 유기 금속 기상 성장법에 의해 성장시킨다. 구체적으로는, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 n형 질화갈륨 기판인 기판(301) 상에, n형 클래드층(302), 언도프 가이드층(303), 활성층(304), 언도프 가이드층(305), p형 전자 블록층(306), p형 클래드층(307) 및 p형 컨택트층(308)을 이 순서로 성장시킨다. n형 또는 p형의 Ⅲ-Ⅴ족 화합물 반도체를 성장시킬 때에는, 원하는 n형 또는 p형의 캐리어 농도가 되는 조건으로, n형 불순물을 포함하는 다른 원료 또는 p형 불순물을 포함하는 다른 원료를 Ⅲ족 원소의 원료인 유기 금속 및 Ⅴ족 원료와 함께 이용한다.
다음으로, p형 콘택트층(308) 상에 p형 전극(309)을 형성하는 공정을 실시한다. 이 공정에서는, 예를 들면 Ni 및 금 등이 적층된 전극을 증착법에 의해 형성한다.
다음으로, 기판(301)의 n형 클래드층(302)을 형성한 면과 반대의 면측에 n형 전극(310)을 형성하는 공정을 실시한다. 이 공정에서는, 예를 들면 Ti 및 Al 등이 적층된 전극을 증착법에 의해 형성한다.
상기 공정(S10, S20)을 실시함으로써, 도 4에 도시하는 실시형태 3에서의 레이저 다이오드(300)를 제조할 수 있다.
이상 설명한 바와 같이, 본 발명의 실시형태 4에서의 레이저 다이오드(300) 에 따르면, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 Ⅲ-Ⅴ족 화합물 반도체로서 p형 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1)을 성장시키고 있다. 이에 따라, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체의 캐리어 농도를 저감할 수 있기 때문에, p형 불순물을 도입하여 p형 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1)를 성장시킬 때에, n형 불순물에 의한 보상을 저감할 수 있다. 그 때문에, p형이 유효한 캐리어 농도를 향상할 수 있으므로, 임계값 전류나 슬로프(slope) 효율(레이저 발진 후의 전류에 대한 출력의 증가율)을 높이는 레이저 다이오드(300)를 얻을 수 있다.
실시예 1
실시예 1에서는, 본 발명에 의한 Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 시드 기판 상에 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 것의 효과에 대해 확인하였다.
(본 발명예 1)
본 발명예 1에서는, 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 따라 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체를 제조하였다. 구체적으로는, 준비 공정(S10)에서는 사파이어 기판을 준비하였다.
다음으로, 성장 공정(S20)에서는, 온도가 1050℃, 압력이 100Torr, 수소 분 위기 속에서, 시드 기판의 클리닝을 실시하였다. 그 후, 500℃까지 온도를 내리고, 100Torr 에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 1600인 조건으로, 유기 금속 기상 성장법에 의해 30㎚의 GaN층을 버퍼층으로서 성장시켰다.
그 후, 1050℃로 온도를 높인 후, 200Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 1250인 조건으로, 2㎛의 GaN층을 본 발명예 1에서의 Ⅲ-Ⅴ족 화합물 반도체로서 성장시켰다.
또한, Ⅲ족 원소를 포함하는 원료로서, 유도 결합 플라즈마 발광 분석법으로 측정되는 0.01ppm 이하의 실리콘과, FT-NMR로 측정되는 10ppm 이하의 산소와, 유도 플라즈마 질량 분석법으로 측정되는 검출 하한 0.04m에서 검출되지 않는 게르마늄을 포함하는 TMG를 이용하였다. Ⅴ족 원소를 포함하는 원료로서는, 순도가 99.999% 이상의 암모니아를 이용하였다. 또한, 캐리어 가스로서, 순도가 99.999995% 이상의 수소 및 순도가 99.999995% 이상의 질소를 이용하였다.
(비교예 1)
비교예 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법은, 본 발명예 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법과 기본적으로는 같은 구성을 갖추고 있지만, 이용되어진 Ⅲ족 원소를 포함하는 원료가 유도 결합 플라즈마 발광 분석법으로 측정되는 O.02ppm의 실리콘과, FT-NMR로 측정되는 10ppm 이하의 산소와, 유도 플라즈마 질량 분석법으로 측정되는 검출 하한 0.04ppm에서 검출되지 않는 게르마늄을 포함하는 TMG를 이용한 점에 있어서만, 본 발명예 1과 상이하다.
(측정 방법)
본 발명예 1 및 비교예 1에서의 Ⅲ-Ⅴ족 화합물 반도체에 관해, C-V(Capacitance-Voltage)법으로 캐리어 농도를 측정하였다. 또한, SIMS(2차 이온 질량 분석법)으로 불순물 농도를 측정하였다. 측정 결과를 하기 표 1에 나타낸다.
표 1
TMG 내의 Si 농도 N 캐리어 농도 반도체 내의 Si 농도
본 발명 예 1 0.01ppm 이하 5×1015 ㎝-3 이하 1×1016 ㎝-3
비교예 1 0.02 ppm 5×1016 ㎝-3 5×1016 ㎝-3
(측정 결과)
표 1에 나타낸 바와 같이, 본 발명예 1의 Ⅲ족 원소를 포함하는 원료로서, O.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 TMG를 이용하여 제조된 Ⅲ-Ⅴ족 화합물 반도체는, 비교예 1과 비교하여 낮은 캐리어 농도를 가졌다. 또한, 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체로서 요구되는 5×1O15㎝-3 이하의 낮은 캐리어 농도를 달성할 수 있는 것이 확인되었다.
또한, Ⅲ족 원소를 포함하는 원료로서 이용한 TMG 내의 Si의 농도와, 제조된 Ⅲ-Ⅴ족 화합물 반도체의 Si 농도와는 상관 관계가 있으므로, TMG 내의 불순물로서의 Si가 Ⅲ-Ⅴ족 화합물 반도체 속에 흡수되어 n형 불순물로서 작용하고 있었던 것이 확인되었다.
이상으로부터, 실시예 1에 따르면, Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용함으로써, 성장시킨 도핑되지 않은 Ⅲ-Ⅴ족 화합물 반도체의 n형의 캐리어 농도를 저감할 수 있는 것이 확인되었다.
실시예 2
실시예 2에서는, 본 발명에 의한 Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 시드 기판 상에 n형 캐리어 농도를 제어하여 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 효과에 대해 확인하였다.
(본 발명예 2)
본 발명예 2에서는, 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 따라 n형의 Ⅲ-Ⅴ족 화합물 반도체를 제조하였다. 본 발명예 2에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법은, 기본적으로는 본 발명예 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법과 같은 구성을 갖추고 있지만, 성장 공정(S20)에 있어서만, 본 발명예 1과 상이하다.
구체적으로는, 본 발명예 2에서의 성장 공정(S20)에서는 우선, 본 발명예 1과 같이 유기 금속 기상 성장법에 의해 버퍼층을 성장시켰다. 그리고, n형 불순물을 포함하는 다른 원료로서 H2를 희석한 20ppm의 모노실란 가스를 본 발명예 1에서 이용한 Ⅲ족 원소를 포함하는 원료, Ⅴ족 원소를 포함하는 원료 및 캐리어 가스와 함께 이용하였다. 이에 따라, n형 불순물로서 Si를 도입한 Ⅲ-Ⅴ족 화합물 반도체를 제조하였다.
(비교예 2)
비교예 2의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법은, 기본적으로는 본 발명예 2와 같은 구성을 갖추고 있지만, 성장 공정(S20)에 있어서 n형 불순물을 포함하는 다른 원료로서 H2를 희석한 20ppm의 모노실란 가스를 비교예 1에서 이용한 Ⅲ족 원소를 포함하는 원료인 TMG, Ⅴ족 원소를 포함하는 원료 및 캐리어 가스와 함께 이용한 점에 있어서만 상이하다.
(측정 방법)
본 발명예 2 및 비교예 2에서의 Ⅲ-Ⅴ족 화합물 반도체에 대해, 실시예 1과 마찬가지로 C-V법에 의해 캐리어 농도를 측정하였다.
(측정 결과)
본 발명예 2에서의 Ⅲ-Ⅴ족 화합물 반도체의 캐리어 농도는, 모노실란 가스의 공급량에 따라 5×1O15㎝-3 이상 5×1O16㎝-3 이하의 범위에서 변화하였다. 이로부터 Si에 의해 n형 캐리어 농도를 양호하게 제어할 수 있다는 것을 알 수 있었다.
한편, 비교예 2에서의 Ⅲ-Ⅴ족 화합물 반도체의 캐리어 농도는 5×1O16㎝-3로 변화하지 않았다.
이상으로부터, 실시예 2에 따르면, 본 발명예 2에서의 Ⅲ-Ⅴ족 화합물 반도체는 도핑되지 않은 층을 형성하는 경우의 캐리어 농도가 낮으므로, 의도적으로 도입한 Si에 의해 n형 캐리어 농도를 제어할 수 있다는 것을 확인할 수 있었다.
실시예 3
실시예 3에서는, 본 발명에 의한 Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 쇼트키 배리어 다이오드를 제조하는 효과에 대해 확인하였다.
(본 발명예 3)
본 발명예 3에서는, 실시형태 2에서의 쇼트키 배리어 다이오드의 제조 방법에 따라 도 2에 도시하는 쇼트키 배리어 다이오드를 제조하였다.
구체적으로는, 준비 공정(S10)에서는 n형의 2인치의 GaN 기판을 준비하였다. 또한, 시드 기판의 c면을 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 면으로 하였다. 또한, GaN 기판의 n형의 캐리어 농도는 5×1018㎝- 3였다.
다음으로, 성장 공정(S20)에서는, 본 발명예 2의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법과 같은 조건으로, Si를 n형 불순물로서 도입된 두께가 7㎛의 GaN층을 유기 금속 기상 성장법에 의해 성장시켰다. 또한, 이 GaN층(드리프트층; 102)의 n형의 캐리어 농도는 1×1O16㎝- 3였다.
다음으로, 애노드 전극(103)으로서, 금으로 이루어진 쇼트키 전극을 드리프트층(102) 상에 형성하였다. 다음으로, 캐소드 전극(104)으로서 Ti, A1, Ti 및 Au가 적층된 오믹 전극을, 기판(101)의 드리프트층(102)이 형성된 면과 반대의 면 상에 형성하였다.
(비교예 3)
비교예 3에서의 쇼트키 배리어 다이오드의 제조 방법은, 기본적으로는 본 발 명예 3에서의 쇼트키 배리어 다이오드의 제조 방법과 같은 구성을 갖추고 있지만, 성장 공정(S20)에 있어서 비교예 2의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법과 같은 조건으로 드리프트층을 성장시킨 점에 있어서만 상이하다. 또한, 이 GaN층(드리프트층; 102)의 n형의 캐리어 농도는 5×1016㎝- 3였다.
(측정 방법)
본 발명예 3 및 비교예 3에서의 쇼트키 배리어 다이오드에 대해, 순방향 및 역방향으로 전압을 인가했을 때의 전류와 전압의 특성을 직류에 전압을 인가하여 측정하였다. 그 결과를 표 2, 도 5 및 도 6에 나타낸다. 또한, 도 5는 실시예 3에서의 쇼트키 배리어 다이오드의 순방향에서의 전압과 전류 밀도와의 관계를 도시한 도면이다. 도 5 중, 세로축은 전류 밀도(단위: A/㎝-2)를, 가로축은 전압(단위: V)을 나타낸다. 또한, 도 6은 실시예 3에서의 쇼트키 배리어 다이오드의 역방향에서의 전압과 전류 밀도와의 관계를 도시한 도면이다. 도 6 중, 세로축은 전류 밀도(단위: A/㎝-2)를, 가로축은 전압(단위: V)을 나타낸다.
표 2
역방향 내압 순방향 내압
본 발명예 3 600V 2mΩ㎠
비교예 3 150V 1mΩ㎠
(측정 결과)
표 2, 도 5 및 도 6에 도시한 바와 같이, 본 발명예 3에서의 쇼트키 배리어 다이오드는, n형의 캐리어 농도가 5×1O15㎝-3 이상으로 충분히 낮은 범위 내에 있으 므로, 비교예 3과 비교하여 역방향의 전압을 인가한 경우에는, 내압을 향상시킬 수 있었다. 또한, 순방향의 전압을 인가한 경우에는, 본 발명예 3은 비교예 3의 낮은 온저항과 거의 같은 정도의 온저항이 되었다.
이상으로부터 실시예 3에 의하면, n형의 캐리어 농도가 5×1Ol5㎝-3 이상 5×1O16㎝-3 이상의 낮은 드리프트층을 구비한 쇼트키 배리어 다이오드를 제조함으로써, 저손실로 고내압의 쇼트키 배리어 다이오드를 실현할 수 있는 것이 확인되었다.
실시예 4
실시예 4에서는, 본 발명에 의한 Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 고전자 이동도 트랜지스터(HEMT: High Electron Mobility Transistor)를 제조하는 것의 효과에 대해 확인하였다.
(본 발명예 4)
본 발명예 4에서는, 실시형태 2에서의 쇼트키 배리어 다이오드의 제조 방법에 따라 도 7에 도시하는 HEMT를 제조하였다. 또한, 도 7은 본 발명예 4의 HEMT를 도시하는 개략 단면도이다.
구체적으로는, 준비 공정(S10)에서는, 기판(111)으로서 n형의 2인치의 사파이어 기판을 준비하였다. 또한, 시드 기판의 c면을 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 면으로 하였다.
다음으로, 성장 공정(S20)에서는, 본 발명예 1과 마찬가지로, 온도가 1050 ℃, 압력이 100Torr, 수소 분위기 속에서, 시드 기판의 클리닝을 실시하였다. 그 후, 본 발명예 1과 마찬가지로, 500℃까지 온도를 내리고, 100Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 1600인 조건으로, 두께가 30㎚의 GaN층을 버퍼층(112)으로서 유기 금속 기상 성장법에 의해 성장시켰다.
그 후, 1050℃로 온도를 올린 후, 200Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 1250인 조건으로, 두께가 30㎚의 도핑되지 않은 GaN층(113)을 유기 금속 기상 성장법에 의해 성장시켰다. 또한, 이 도핑되지 않은 GaN층(113)의 캐리어 농도는 고저항 때문에 측정 불가이고, Si 농도는 5×1O15㎝- 3였다.
그 후, 또한 100Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 1600인 조건으로, 두께가 30㎚이고, Al의 조성이 0.25인 도핑되지 않은 AlGaN층(114)을 유기 금속 기상 성장법에 의해 성장시켰다. 또한, 이 도핑되지 않은 AlGaN층(114)의 n형 캐리어 농도는 1×1O16㎝-3 이하였다.
버퍼층(112), 도핑되지 않은 GaN층(113) 및 도핑되지 않은 AlGaN층(114)을 성장시킬 때에 이용한 Ⅲ족 원소를 포함하는 원료, Ⅴ족 원소를 포함하는 원료 및 캐리어 가스는 본 발명예 1과 마찬가지로 하였다.
다음으로, 소스 전극(115) 및 드레인 전극(117)으로서, Ti, Al, Ti 및 Au의 적층 구조를 도핑되지 않은 AlGaN층(114) 상에 형성하였다. 다음으로, 게이트 전 극(116)으로서 Au 및 Ni의 적층 구조를 도핑되지 않은 AlGaN층(114) 상에 형성하였다. 이상의 공정을 실시함으로써, 본 발명예 4에서의 HEMT(110)를 제조하였다.
(비교예 4)
비교예 4에서의 HEMT의 제조 방법은, 기본적으로는 본 발명예 4에서의 HEMT의 제조 방법과 같은 구성을 갖추고 있지만, 성장 공정(S20)에 있어서 비교예 1의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에서 이용한 Ⅲ족 원소를 포함하는 원료(실리콘을 0.02ppm 포함하는 TMG), Ⅴ족 원소를 포함하는 원료 및 캐리어 가스를 이용한 점에 있어서만 상이하다.
또한, 비교예 4에서의 HEMT의 도핑되지 않은 GaN층(113)의 캐리어 농도는 고저항 때문에 측정 불가이며, Si 농도는 5×1O16㎝-3이며, 도핑되지 않은 AlGaN층(114)의 n형의 캐리어 농도는 1×1016㎝- 3였다.
(측정 방법)
본 발명예 4 및 비교예 4에서의 HEMT에 대해, 실시예 3과 마찬가지로 역방향으로 전압을 인가했을 때의 전류와 전압의 특성을 측정함으로써, 버퍼층(112)의 내압과 순방향 저항을 측정하였다. 그 결과를 표 3에 나타낸다.
표 3
역방향 내압 순방향 내압
본 발명예 4 900V 1mΩ㎠
비교예 4 250V 2mΩ㎠
(측정 결과)
표 3에 나타낸 바와 같이, 본 발명예 4에서의 HEMT는 도핑되지 않은 GaN 층(113)의 Si 농도가 낮기 때문에, 비교예 4와 비교하여 버퍼층(112)의 내압이 높고, 순방향 저항이 낮았다. 또, 본 발명예 4 및 비교예 4에서의 HEMT는 도핑되지 않은 GaN층(113)의 캐리어 농도를 매우 낮게 형성하므로, 격자 결함이나 다른 불순물을 도입하여 n형 캐리어 농도를 보상하였다. 본 발명예 4에서는, 고순도 TMG를 이용했기 때문에, 도핑되지 않은 GaN층(113)의 Si 농도가 낮으므로, n형 캐리어를 보상하기 위해 도입하는 결함이나 불순물 농도를 저하시킬 수 있었다. 그 때문에, 전자 이동도를 높일 수 있고, 순방향 저항을 저감할 수 있었다.
이상으로부터, 실시예 4에 따르면, 도핑되지 않은 GaN층의 캐리어 농도를 낮게 억제할 수 있었기 때문에, 버퍼층 내압을 높이고, 순방향의 저항을 저감한 HEMT를 제조할 수 있다는 것을 확인하였다.
실시예 5
실시예 5에서는, 본 발명에 의한 Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 종형 트랜지스터를 제조하는 효과에 대해 확인하였다.
(본 발명예 5)
본 발명예 5에서는, 실시형태 2에서의 쇼트키 배리어 다이오드의 제조 방법에 따라 도 8에 도시하는 종형 트랜지스터를 제조하였다. 또한, 도 8은 본 발명예 5의 종형 트랜지스터를 도시하는 개략 단면도이다.
구체적으로는, 준비 공정(Sl0)에서는, n형의 2인치의 GaN 기판(121)을 준비하였다. 또한, 시드 기판의 c면을 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 면으로 하 였다.
다음으로, 성장 공정(S20)에서는, 우선, n형 불순물을 포함하는 다른 원료로서 H2를 희석한 20ppm의 모노실란 가스를 본 발명예 1에서 이용한 Ⅲ족 원소를 포함하는 원료, Ⅴ족 원소를 포함하는 원료 및 캐리어 가스와 함께 이용하여 n형 불순물로서 Si를 도입한 드리프트층(123)을 형성하였다. 드리프트층(123)의 n형의 캐리어 농도는 1×1O16㎝- 3였다.
다음으로, 포토리소그래피에 의해 레지스트 패턴을 형성 후, 이온 주입에 의해 드리프트층(123)의 미리 결정된 영역에 도전성 불순물로서의 Mg를 웰 영역(124)에, Si를 소스 영역(125)에 주입함으로써, 웰 영역(124) 및 소스 영역(125)을 형성하였다. 다음으로, 절연막(126)이 되도록 SiO2로 이루어진 막을 형성하는 공정을 실시하였다. 다음으로, 게이트 전극(128)으로서 Au 및 Ni의 적층 구조를 막 상에 형성하였다. 이 Au 및 Ni의 적층 구조의 위에, 포토리소그래피에 의해 레지스트 패턴을 형성하였다. 이 레지스트 패턴을 마스크로서 이용하여 Au 및 Ni의 적층 구조와 막을 에칭에 의해 부분적으로 제거함으로써, 게이트 전극(128) 및 절연막(126)을 형성하였다. 다음으로, 소스 전극(127)으로서 Ti, Al, Ti 및 Au의 적층 구조를 소스 영역(125) 상에 형성하였다. 다음으로, 드레인 전극(129)으로서 T1, Al, Ti 및 Au의 적층 구조를 기판(121)의 버퍼층(122)이 형성되는 면과 반대의 면 상에 형성하였다. 이상의 공정을 실시함으로써, 본 발명예 5에서의 종형 트랜지스터(120)를 제조하였다.
(비교예 5)
비교예 5에서의 종형 트랜지스터의 제조 방법은, 기본적으로는 본 발명예 5에서의 종형 트랜지스터의 제조 방법과 같은 구성을 갖추고 있지만, 성장 공정(S20)에 있어서 비교예 1에서 이용한 Ⅲ족 원소를 포함하는 원료(Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에서 이용한 실리콘을 0.02ppm 포함하는 TMG), Ⅴ족 원소를 포함하는 원료 및 캐리어 가스를 이용한 점에 있어서만 상이하다.
또한, 비교예 5에서의 종형 트랜지스터의 드리프트층(123)의 캐리어 농도는 5×1O16㎝- 3였다.
(측정 방법)
본 발명예 5 및 비교예 5에서의 종형 트랜지스터에 대해, 실시예 3과 마찬가지로 역방향으로 전압을 인가했을 때의 전류와 전압의 특성을 측정함으로써, 내압을 측정하였다. 그 결과를 표 4에 나타낸다.
표 4
역방향 내압
본 발명예 5 1200V
비교예 5 40V
(측정 결과)
표 4에 나타낸 바와 같이, 본 발명예 5에서의 종형 트랜지스터는 도핑되지 않은 GaN층(113)의 캐리어 농도가 낮기 때문에, 비교예 5와 비교하여 내압이 높았다.
이상으로부터, 실시예 5에 따르면, 드리프트층(123)의 캐리어 농도를 낮게 억제할 수 있었으므로, 내압을 높인 종형 트랜지스터를 제조할 수 있다는 것을 확인하였다.
실시예 6
실시예 6에서는, 본 발명에 의한 Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 10ppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 LED를 제조하는 효과에 대해 확인하였다.
(본 발명예 6)
본 발명예 6에서는, 실시형태 3에서의 발광 다이오드의 제조 방법에 따라 도 3에 도시하는 발광 다이오드를 제조하였다.
구체적으로는, 준비 공정(S10)에서는, n형의 2인치의 GaN 기판을 준비하였다. 또한, 시드 기판의 c면을 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 면으로 하였다.
다음으로, 성장 공정(S20)에서는, 1150℃, 750Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 1100인 조건으로, 2㎛의 GaN층을 n형 버퍼층(202)으로서 유기 금속 기상 성장법에 의해 성장시켰다. Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료로서 본 발명예 1과 마찬가지의 것을 이용하고, 캐리어 가스로서 본 발명예 1과 마찬가지의 수소 및 질소를 이용하고, n형 불순물을 포함하는 다른 원료로서 모노메틸실란을 이용하였다. 또한, n형 버퍼층(202)의 n형의 캐리어 농도는 3×1O18㎝- 3였다.
그리고, 활성층(203)으로서, 780℃, 750Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 16000인 조건으로, 3㎚의 In0.14Ga0.86N과 15㎚의 GaN이 각각 6층 적층된 다중 양자 우물 구조를 유기 금속 기상 성장법에 의해 형성하였다. 또한, Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 마찬가지의 것을 이용하고, In의 원료로서는 실리콘이 0.01ppm 이하의 트리메틸인듐을, 캐리어 가스로서는 질소를 이용하였다.
그리고, p형 전자 블록층(204)으로서, 1050℃, 750Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 7200인 조건으로, 두께가 20㎚의 p형 Al0 .18Ga0 .82N을 유기 금속 기상 성장법에 의해 성장시켰다. 또한, Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는, 본 발명예 1과 마찬가지의 것을 이용하고, Al의 원료로서는 실리콘이 0.01ppm 이하의 트리메틸알루미늄을, p형 불순물을 포함하는 다른 원료로서는 비스시클로펜타디에닐마그네슘을, 캐리어 가스로서는 질소 및 수소를 이용하였다. 이 p형 전자 블록층(204)의 p형의 캐리어 농도는 7×1O17㎝- 3였다.
그리고, p형 컨택트층(205)으로서, 1100℃, 750Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 1600인 조건으로, 두께가 50㎚의 p형 GaN을 유기 금속 기상 성장법에 의해 성장시켰다. 또한, Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 마찬가지의 것을 이용하고, p형 불순물을 포함하는 다른 원료로서는 비스시클로펜타디에닐마그네슘을, 캐리어 가스로서는 질소 및 수소를 이용하였다. 이 p형 콘택트층(205)의 p형 캐리어 농도는 1×1O18㎝- 3였다.
다음으로, 열처리를 행하여 Ti와 A1이 적층된 n형 전극(207)을 기판(201)의 n형 버퍼층(202)이 형성된 면과 반대측의 면 상에 형성하였다. 그리고, Ni와 Au가 적층된 p형 전극(206)을 p형 컨택트층(205) 상에 형성하였다. 이에 따라, 도 3에 도시하는 본 발명예 6에서의 청색 발광 다이오드(200)를 형성하였다.
(비교예 6)
비교예 6에서의 발광 다이오드의 제조 방법은, 기본적으로는 본 발명예 6에서의 발광 다이오드의 제조 방법과 같은 구성을 갖추고 있지만, 성장 공정(S20)에 있어서 비교예 1에서 이용한 Ⅲ족 원소를 포함하는 원료(Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에서 이용한 실리콘을 0.02ppm 포함하는 TMG), Ⅴ족 원소를 포함하는 원료 및 캐리어 가스를 이용한 점에 있어서만 상이하다.
또한, 비교예 6에서의 p형 전자 블록층의 p형의 캐리어 농도는 3×1017㎝-3이며, p형 콘택트층(205)의 p형 캐리어 농도는 7×1O17㎝- 3였다.
(측정 방법)
본 발명예 6 및 비교예 6에서의 발광 다이오드에 대해, p형 전극 및 n형 전극에 통전하여 광출력을 평가하였다.
(평가 결과)
본 발명예 6 및 비교예 6의 발광 다이오드는 460㎚에서 발광하였다. 그 때 의 광출력은 본 발명예 6의 LED가 비교예 6의 LED보다도 10% 높았다.
이상으로부터, 실시예 6에 따르면, p형의 Ⅲ-Ⅴ족 화합물 반도체 내의 Si 농도를 감소할 수 있으므로, p형 캐리어 농도를 향상시킬 수 있으므로, 발광 효율을 향상시킨 발광 다이오드를 제조할 수 있다는 것을 확인하였다.
실시예 7
실시예 7에서는, 본 발명에 의한 Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘을 포함하는 유기 금속을 이용하여 레이저 다이오드를 제조하는 효과에 대해 확인하엿다.
(본 발명예 7)
본 발명예 7에서는, 실시형태 4에서의 레이저 다이오드의 제조 방법에 따라 도 4에 도시하는 레이저 다이오드를 제조하였다.
구체적으로는, 준비 공정(S10)에서는 n형의 2인치의 GaN 기판을 준비하였다. 또한, 시드 기판의 c면을 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 면으로 하였다.
다음으로, 성장 공정(S20)에서는, 우선, 1150℃, 760Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 5100인 조건으로, 두께가 2.3㎛의 n형 AlGaN층을 n형 클래드층(302)으로서 유기 금속 기상 성장법에 의해 성장시켰다. Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 마찬가지의 것을 이용하고, Al의 원료로서 0.01ppm 이하의 실리콘을 포함하는 트리메틸알루미늄을 이용하고, 캐리어 가스로서 수소 및 질소를 이용하고, n형 불순물을 포함하는 다른 원료로서 모노메틸실란을 이용하였다. 또, n형 클래 드층(302)의 n형의 캐리어 농도는 2×1O18㎝- 3였다.
그리고, 도핑되지 않은 가이드층(303)으로서, 800℃, 760Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 22000인 조건으로, 두께가 50㎚인 In0 .02Ga0 .98N을 유기 금속 기상 성장법에 의해 성장시켰다. Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 마찬가지의 것을 이용하고, In의 원료로서 O.01ppm 이하의 실리콘을 포함하는 트리메틸인듐을 이용하고, 캐리어 가스로서 질소를 이용하였다. 또한, 도핑되지 않은 가이드층(303)의 n형의 캐리어 농도는 1×1O16㎝- 3였다.
그리고, 활성층(304)으로서, 800℃, 760Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 13000인 조건으로, 3㎚의 In0 .08Ga0 .92N과 15㎚의 In0 .01Ga0 .99N이 각각 3층 적층된 다중 양자 우물 구조를 유기 금속 기상 성장법에 의해 형성하였다. 또한, Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 마찬가지의 것을 이용하고, In의 원료로서는 실리콘이 0.01ppm 이하의 트리메틸인듐을, 캐리어 가스로서는 질소를 이용하였다.
그리고, 도핑되지 않은 가이드층(305)으로서, 1100℃, 760Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 2300인 조건으로, 두께가 0.1㎛인 GaN을 유기 금속 기상 성장법에 의해 성장시켰다. Ⅲ족 원소 를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 마찬가지의 것을 이용하고, 캐리어 가스로서 수소 및 질소를 이용하였다. 또한, 도핑되지 않은 가이드층(305)의 n형의 캐리어 농도는 1×1Ol6㎝- 3였다.
그리고, p형 전자 블록층(306)으로서, 1100℃, 760Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 10000인 조건으로, 두께가 20㎚의 p형 Al0 .18Ga0 .82N을 유기 금속 기상 성장법에 의해 성장시켰다. 또한, Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 같은 것을 이용하고, Al의 원료로서는 실리콘이 0.01ppm 이하의 트리메틸알루미늄을, p형 불순물을 포함하는 다른 원료로서는 비스시클로펜타디에닐마그네슘을, 캐리어 가스로서는 질소 및 수소를 이용하였다. 이 p형 전자 블록층(306)의 p형의 캐리어 농도는 5×1O17㎝- 3였다.
그리고, p형 클래드층(307)으로서, 1100℃, 760Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 10000인 조건으로, 두께가 0.4㎛인 p형 Al0 .07Ga0 .93N을 유기 금속 기상 성장법에 의해 성장시켰다. 또한, Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 마찬가지의 것을 이용하고, Al의 원료로서는 실리콘이 0.01ppm 이하의 트리메틸알루미늄을, p형 불순물을 포함하는 다른 원료로서는 비스시클로펜타디에닐마그네슘을, 캐리어 가스로서는 질소 및 수소를 이용하였다. 이 p형 클래드층(307)의 p형의 캐리 어 농도는 7×lO17㎝- 3였다.
그리고, p형 콘택트층(308)으로서, 1100℃, 760Torr에서, Ⅴ족 원소를 포함하는 원료와 Ⅲ족 원소를 포함하는 원료와의 비(Ⅴ/Ⅲ)가 3300인 조건으로, 두께가 50㎚인 p형 GaN을 유기 금속 기상 성장법에 의해 성장시켰다. 또한, Ⅲ족 원소를 포함하는 원료 및 Ⅴ족 원소를 포함하는 원료는 본 발명예 1과 마찬가지의 TMG를, p형 불순물을 포함하는 다른 원료로서는 비스시클로펜타디에닐마그네슘을, 캐리어 가스로서는 질소 및 수소를 이용하였다. 이 p형 콘택트층(308)의 p형의 캐리어 농도는 1×lO18㎝- 3였다.
다음으로, 열처리를 행하여, 기판(301)의 n형 클래드층(302)이 형성된 면과 반대의 면을 연마하여 두께를 감소시켰다. 또한, Ti와 A1가 적층된 n형 전극(310)을 기판(301)의 n형 클래드층(302)이 형성된 면과 반대측의 면 상에 형성하였다. 그리고, Ni와 Au가 적층된 p형 전극(309)을 p형 컨택트층(308) 상에 형성하였다. p형 전극(309)은 폭이 10㎛인 스트라이프로 가공하였다. 그 후, 벽개(劈開)에 의해 공진기 길이가 800㎛인 바를 제작하였다. 이에 따라, 도 4에 도시하는 본 발명예 7에서의 청보라색 레이저 다이오드(300)를 형성하였다.
(비교예 7)
비교예 7에서의 레이저 다이오드의 제조 방법은, 기본적으로는 본 발명예 7에서의 레이저 다이오드의 제조 방법과 같은 구성을 갖추고 있지만, 성장 공정(S20)에 있어서 비교예 1에서 이용한 Ⅲ족 원소를 포함하는 원료(Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에서 이용한 실리콘을 0.02ppm 포함하는 TMG), Ⅴ족 원소를 포함하는 원료 및 캐리어 가스를 이용한 점에 있어서만 상이하다.
또한, 비교예 7에서의 활성층 상에 형성된 도핑되지 않은 가이드층의 n형 캐리어 농도는 5×1O16㎝-3이며, p형 전자 블록층의 p형 캐리어 농도는 3×1O17㎝-3이며, p형 클래드층(307)의 p형 캐리어 농도는 5×1O17㎝-3이며, p형 컨택트층(205)의 p형캐리어 농도는 5×1O17㎝- 3였다.
(측정 방법)
본 발명예 7 및 비교예 7에서의 레이저 다이오드에 대해, p형 전극 및 n형 전극에 통전하여 광출력을 평가하였다.
(평가 결과)
본 발명예 7의 레이저 다이오드는, 비교예 7과 비교하여 임계값 전류가 10%낮고, 레이저 발진 후의 전류에 대한 출력의 증가율인 슬로프 효율이 10% 높았다.
이상으로부터, 실시예 7에 따르면, p형의 Ⅲ-Ⅴ족 화합물 반도체 내의 Si 농도를 감소할 수 있으므로, p형의 캐리어 농도를 향상할 수 있기 때문에, 발광 효율을 향상시킨 레이저 다이오드를 제조할 수 있는 것을 확인하였다.
금번 개시된 실시형태 및 실시예는 모든 점에서 예시로서, 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는, 상기한 실시형태가 아니라, 특허 청구의 범위에 의해 나타내고, 특허 청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
도 1은 본 발명의 실시형태 1에서의 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 도시하는 플로우차트.
도 2는 본 발명의 실시형태 2에서의 쇼트키 배리어 다이오드를 도시하는 개략 단면도.
도 3은 본 발명의 실시형태 3에서의 발광 다이오드를 도시하는 개략 단면도.
도 4는 본 발명의 실시형태 4에서의 레이저 다이오드를 도시하는 개략 단면도.
도 5는 실시예 3에서의 쇼트키 배리어 다이오드의 순방향에서의 전압과 전류 밀도와의 관계를 도시한 도면.
도 6은 실시예 3에서의 쇼트키 배리어 다이오드의 역방향에서의 전압과 전류밀도와의 관계를 도시한 도면.
도 7은 본 발명예 4의 HEMT를 도시하는 개략 단면도.
도 8은 본 발명예 5의 종형 트랜지스터를 도시하는 개략 단면도.

Claims (16)

  1. Ⅲ족 원소를 포함하는 원료를 이용한 유기 금속 기상 성장법에 의해 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 방법으로서,
    시드 기판(101, 201, 301)을 준비하는 공정(S10)과,
    상기 Ⅲ족 원소를 포함하는 원료로서 0.01ppm 이하의 실리콘과, 1Oppm 이하의 산소와, 0.04ppm 미만의 게르마늄을 포함하는 유기 금속을 이용하여 상기 시드 기판(101, 201, 301) 상에 상기 Ⅲ-Ⅴ족 화합물 반도체(102, 202∼205, 302∼308)를 성장시키는 공정(S20)
    을 포함하는 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
  2. 제1항에 있어서,
    상기 유기 금속은, 트리메틸갈륨, 트리에틸갈륨, 트리메틸알루미늄 및 트리메틸인듐으로 이루어진 군으로부터 선택된 적어도 일종의 물질인 것인 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
  3. 제1항에 있어서,
    상기 성장시키는 공정(S20)에서는, 상기 Ⅲ-Ⅴ족 화합물 반도체로서 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)을 성장시키는 것인 Ⅲ-Ⅴ족 화합물 반도 체의 제조 방법.
  4. 제1항에 있어서,
    상기 성장시키는 공정(S20)에서는, 상기 Ⅲ-Ⅴ족 화합물 반도체로서 질화갈륨을 성장시키는 것인 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
  5. 제1항에 있어서,
    상기 성장시키는 공정(S20)에서는, n형 불순물을 포함하는 다른 원료를 상기 유기 금속과 함께 이용함으로써, n형의 캐리어 농도가 5×1O16㎝-3 이하가 되도록, 상기 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 것인 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
  6. 제5항에 있어서,
    상기 n형 불순물은, 실리콘, 게르마늄 및 산소 중 적어도 하나의 원소를 포함하는 것인 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
  7. 제5항에 있어서,
    상기 n형 불순물을 포함하는 다른 원료는, 모노실란, 디실란, 모노메틸실란, 디메틸실란, 트리메틸실란, 테트라메틸실란, 트리에틸실란, 테트라에틸실란, 모노 게르만, 모노메틸게르마늄, 테트라메틸게르마늄, 테트라에틸게르마늄, 산소, 일산화탄소, 이산화탄소 및 물로 이루어진 군으로부터 선택된 적어도 일종의 물질인 것인 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
  8. 제5항에 기재된 상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 갖춘 쇼트키 배리어 다이오드의 제조 방법으로서,
    상기 준비하는 공정(S1O)에서는, 시드 기판으로서 n형 질화갈륨 기판(101)을 준비하고,
    상기 성장시키는 공정(S20)에서는, 상기 Ⅲ-Ⅴ족 화합물 반도체로서 n형 질화갈륨(102)을 성장시키는 것인 쇼트키 배리어 다이오드의 제조 방법.
  9. 제8항에 기재된 상기 쇼트키 배리어 다이오드의 제조 방법에 의해 제조되는 쇼트키 배리어 다이오드(l00)로서,
    상기 n형 질화갈륨 기판(101)과,
    상기 n형 질화갈륨 기판 상에 형성된 n형 질화갈륨으로 이루어진 층(102)
    을 포함하는 쇼트키 배리어 다이오드.
  10. 제9항에 있어서,
    상기 n형 질화갈륨으로 이루어진 층(102)의 캐리어 농도는 5×1015㎝-3 이상 5 ×1O16㎝-3 이하인 것인 쇼트키 배리어 다이오드.
  11. 제1항에 있어서,
    상기 성장시키는 공정(S20)에서는, p형 불순물을 포함하는 다른 원료를 상기 유기 금속과 함께 이용함으로써, p형의 상기 Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 것인 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
  12. 제11항에 있어서,
    상기 p형 불순물을 포함하는 다른 원료는 0.01ppm 이하의 실리콘을 포함하는 비스시클로펜타디에닐마그네슘 및 비스에틸펜타디에닐마그네슘 중 적어도 한쪽을 포함하는 것인 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
  13. 제11항에 기재된 상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 포함함 발광 다이오드의 제조 방법으로서,
    상기 준비하는 공정(S10)에서는, 시드 기판으로서 n형 질화갈륨 기판(201)을 준비하고,
    상기 성장시키는 공정(S20)에서는, 상기 Ⅲ-Ⅴ족 화합물 반도체로서 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)(204, 205)을 성장시키는 것인 발광 다이오드의 제조 방법.
  14. 제13항에 기재된 상기 발광 다이오드의 제조 방법에 의해 제조된 발광 다이오드(200)로서,
    상기 n형 질화갈륨 기판(201)과,
    상기 n형 질화갈륨 기판(201) 상에 형성된 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)(204, 205)으로 이루어진 층을 구비하는 것인 발광 다이오드.
  15. 제1항에 기재된 상기 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 포함한 레이저 다이오드의 제조 방법으로서,
    상기 준비하는 공정(S10)에서는, 시드 기판으로서 n형 질화갈륨 기판(301)을 준비하고,
    상기 성장시키는 공정(S20)에서는, p형 불순물을 포함하는 다른 원료를 상기 유기 금속과 함께 이용함으로써, p형의 상기 Ⅲ-Ⅴ족 화합물 반도체로서 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)(306∼308)을 성장시키는 것인 레이저 다이오드의 제조 방법.
  16. 제15항에 기재된 상기 레이저 다이오드의 제조 방법에 의해 제조된 레이저 다이오드(300)로서,
    상기 n형 질화갈륨 기판(301)과,
    상기 n형 질화갈륨 기판(301) 상에 형성된 p형 AlxGayIn(1-x-y)N(0≤X≤1, 0≤y≤1, x+y≤1)으로 이루어진 층(306∼308)
    을 포함하는 것인 레이저 다이오드.
KR1020080028579A 2007-04-11 2008-03-27 Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법 KR20080092253A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007104027A JP2008263023A (ja) 2007-04-11 2007-04-11 Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
JPJP-P-2007-00104027 2007-04-11

Publications (1)

Publication Number Publication Date
KR20080092253A true KR20080092253A (ko) 2008-10-15

Family

ID=39591770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080028579A KR20080092253A (ko) 2007-04-11 2008-03-27 Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법

Country Status (6)

Country Link
US (1) US20080251801A1 (ko)
EP (1) EP1981069A3 (ko)
JP (1) JP2008263023A (ko)
KR (1) KR20080092253A (ko)
CN (1) CN101311380B (ko)
TW (1) TWI381072B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119039A (ko) * 2017-04-24 2018-11-01 아주대학교산학협력단 레이저 다이오드 및 그 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758171A4 (en) * 2005-03-04 2009-04-29 Sumitomo Electric Industries VERTICAL GALLIUM NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE
CN102569557A (zh) * 2007-07-17 2012-07-11 住友电气工业株式会社 电子器件的制作方法、外延衬底的制作方法、iii族氮化物半导体元件及氮化镓外延衬底
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
US20110180133A1 (en) * 2008-10-24 2011-07-28 Applied Materials, Inc. Enhanced Silicon-TCO Interface in Thin Film Silicon Solar Cells Using Nickel Nanowires
JP4375497B1 (ja) 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
CN102449743A (zh) 2009-04-24 2012-05-09 应用材料公司 用于后续高温第三族沉积的基材预处理
TWI467635B (zh) * 2011-02-17 2015-01-01 Soitec Silicon On Insulator 凹孔缺陷縮減之三五族半導體構造及形成此等構造之方法
JP5433609B2 (ja) 2011-03-03 2014-03-05 株式会社東芝 半導体発光素子及びその製造方法
JP2012186195A (ja) 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
KR20130014849A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 쇼트키 배리어 다이오드 및 이의 제조방법
US8946788B2 (en) 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
KR101984698B1 (ko) 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
US11025029B2 (en) 2015-07-09 2021-06-01 International Business Machines Corporation Monolithic III-V nanolaser on silicon with blanket growth
DE102019111598A1 (de) * 2019-05-06 2020-11-12 Aixtron Se Verfahren zum Abscheiden eines Halbleiter-Schichtsystems, welches Gallium und Indium enthält
JP7380423B2 (ja) * 2020-05-27 2023-11-15 豊田合成株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132888A (ja) * 1985-12-03 1987-06-16 Sumitomo Chem Co Ltd 有機金属化合物の精製方法
US5573742A (en) * 1987-10-29 1996-11-12 Martin Marietta Corporation Method for the preparation of high purity aluminum nitride
JP2001338886A (ja) * 2000-03-24 2001-12-07 Ngk Insulators Ltd 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板
EP1387453B1 (en) * 2001-04-12 2009-11-11 Nichia Corporation Gallium nitride compound semiconductor element
CN1228478C (zh) * 2002-11-13 2005-11-23 中国科学院物理研究所 制备氮化镓单晶薄膜的方法
CN1242091C (zh) * 2002-12-20 2006-02-15 上海北大蓝光科技有限公司 Mocvd生长氮化物发光二极管结构外延片的方法
JP2006001896A (ja) * 2004-06-18 2006-01-05 Shin Etsu Chem Co Ltd 高純度トリメチルアルミニウム及びトリメチルアルミニウムの精製方法
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
TW200619222A (en) * 2004-09-02 2006-06-16 Rohm & Haas Elect Mat Method for making organometallic compounds
US7390360B2 (en) * 2004-10-05 2008-06-24 Rohm And Haas Electronic Materials Llc Organometallic compounds
JP4470682B2 (ja) * 2004-10-13 2010-06-02 住友化学株式会社 トリメチルガリウムの製造方法
JP4984557B2 (ja) * 2005-03-04 2012-07-25 住友電気工業株式会社 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP4784729B2 (ja) 2005-06-09 2011-10-05 信越化学工業株式会社 トリメチルガリウムの製造方法
US7341932B2 (en) * 2005-09-30 2008-03-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Schottky barrier diode and method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119039A (ko) * 2017-04-24 2018-11-01 아주대학교산학협력단 레이저 다이오드 및 그 제조 방법
WO2018199577A1 (ko) * 2017-04-24 2018-11-01 아주대학교 산학협력단 레이저 다이오드 및 그 제조 방법

Also Published As

Publication number Publication date
EP1981069A3 (en) 2013-06-26
CN101311380B (zh) 2011-10-05
TW200848559A (en) 2008-12-16
TWI381072B (zh) 2013-01-01
EP1981069A2 (en) 2008-10-15
JP2008263023A (ja) 2008-10-30
CN101311380A (zh) 2008-11-26
US20080251801A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
KR20080092253A (ko) Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법
US7176479B2 (en) Nitride compound semiconductor element
US5432808A (en) Compound semicondutor light-emitting device
US7998773B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
KR20070054722A (ko) Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법
KR20040104959A (ko) 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물
EP2086003A2 (en) Method of growing group III-V compound semiconductor, and method of manufacturing light-emitting device and electronic device
KR19980024397A (ko) 질화물계 반도체소자 및 그 제조방법
KR20120049371A (ko) 질화물 반도체 소자 및 그 제조 방법
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JPH0963962A (ja) 結晶成長方法および半導体発光素子
JPH06326416A (ja) 化合物半導体素子
US20100123139A1 (en) Semiconductor wafer, semiconductor device, semiconductor wafer manufacturing method and semiconductor device manufacturing method
JPH08115880A (ja) ｐ型窒化ガリウム系化合物半導体の製造方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
CN111527587B (zh) 第iii族氮化物半导体基板的制备方法
KR20110084296A (ko) 발광 소자의 제조 방법 및 발광 소자
JP5460751B2 (ja) 半導体装置
KR20060015609A (ko) 화합물 반도체 및 그 제조 방법
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JPH11204885A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
KR102553985B1 (ko) Ⅲ족 질화물 반도체
JP3340415B2 (ja) 化合物半導体素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20101122

Effective date: 20121022