CN111527587B - 第iii族氮化物半导体基板的制备方法 - Google Patents

第iii族氮化物半导体基板的制备方法 Download PDF

Info

Publication number
CN111527587B
CN111527587B CN201880082554.7A CN201880082554A CN111527587B CN 111527587 B CN111527587 B CN 111527587B CN 201880082554 A CN201880082554 A CN 201880082554A CN 111527587 B CN111527587 B CN 111527587B
Authority
CN
China
Prior art keywords
group iii
nitride semiconductor
iii nitride
substrate
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880082554.7A
Other languages
English (en)
Other versions
CN111527587A (zh
Inventor
松本光二
小野敏昭
天野浩
本田善央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN111527587A publication Critical patent/CN111527587A/zh
Application granted granted Critical
Publication of CN111527587B publication Critical patent/CN111527587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明的课题在于，当在Si基板上通过AlN缓冲层使第III族氮化物半导体层生长时抑制第III族原料向Si基板中的扩散。本发明的解决手段在于，第III族氮化物半导体基板的制备方法，所述制备方法具备：在Si基板(10)上使第一AlN缓冲层(21)生长的工序(S12A)、在第一AlN缓冲层(21)上在比第一AlN缓冲层(21)的生长温度高的温度下使第二AlN缓冲层(22)生长的工序(S12B)、和在第二AlN缓冲层(22)上使第III族氮化物半导体层(30)生长的工序(S13)。第一AlN缓冲层(21)的生长温度为400~600℃。

Description

第III族氮化物半导体基板的制备方法
技术领域
本发明涉及第III族氮化物半导体基板的制备方法，特别是涉及在Si基板上通过AlN缓冲层使第III族氮化物半导体层生长的方法。
背景技术
GaN所代表的第III族氮化物半导体，由于与其它的半导体相比带隙大、绝缘击穿电场强度大、且饱和电子迁移率高，所以优选用作LED (Light Emitting Diode，发光二极管)或LD (Laser Diode，激光二极管)等光器件或功率半导体器件的材料。
在现在的制备技术中，由于以低成本难以制备第III族氮化物半导体的块状单晶，所以通常的方法是在蓝宝石、碳化硅(SiC)、硅(Si)等的单晶基板上使第III族氮化物半导体异质外延生长。特别是最近进行了使用以低成本可制备大口径且高品质的块状单晶的Si基板来量产第III族氮化物半导体的尝试。
在于异种基板上使第III族氮化物半导体外延生长的情况下，通常由于基板材料与第III族氮化物半导体材料的晶格失配而在第III族氮化物半导体层中发生许多的位错。例如在蓝宝石基板上成膜的GaN层的表面的位错密度为5×108/cm2左右，在Si基板上成膜的GaN层的表面的位错密度为1×109~1×1010/cm2。如上所述的第III族氮化物半导体层中的位错，如果是LED，则导致发光效率降低，如果是功率半导体器件，则导致电流泄漏。
为了降低第III族氮化物半导体层的位错密度，进行了在基板上通过缓冲层形成第III族氮化物半导体层。例如在专利文献1中，记载了在热清洗和氮化处理之后，在950℃的低温下使AlN缓冲层生长，接着在1230℃的高温下使AlN缓冲层进一步生长之后，使第III族氮化物半导体层生长。
另外，在专利文献2中，记载了在1050℃下的基板表面的烘烤之后，在600~900℃的低温下使AlN缓冲层生长，接着在超过900℃的高温下使AlN缓冲层进一步生长之后，使第III族氮化物半导体层生长。此外，在专利文献3中，记载了为了改善在Si基板上生长的氮化物半导体膜的结晶性，使用具有从立方晶的单晶硅的{111}面向任意方向以0.1度以上且1.6度以下的范围内的偏离角(off angle)倾斜的主面的硅基板。
现有技术文献
专利文献
专利文献1：日本特开2005-072409号公报；
专利文献2：日本特开2013-69983号公报；
专利文献3：日本特开2003-86837号公报。
发明内容
发明所要解决的课题
为了使AlN缓冲层的结晶性良好，优选在900℃以上的高温下使AlN生长，但若在如上所述的高温下使AlN生长，则Al原料或残留在炉内的Ga或In等第III族原料扩散至Si基板中，从而有表面电阻率降低的问题。Si基板的表面电阻率的降低导致电流泄漏路径或寄生电容的增加。
在专利文献1所记载的方法中，由于最初在900℃以上的温度下使AlN生长，所以第III族元素扩散至Si基板中，Si基板的表面电阻率降低。另外，在专利文献1中以使用蓝宝石基板或SiC基板为前提，在形成AlN缓冲层之前在高温下供给NH3气体来进行基板的氮化处理，但若在Si基板中进行相同的氮化処理，则Si基板的表面会与氮反应，Si基板的表面会变得粗糙等，从而无法使结晶性良好的AlN生长。另外，在专利文献2所记载的方法中，虽然最初在600~900℃的温度下使AlN生长，但抑制第III族元素向Si基板中扩散的效果弱，要求进一步的改善。
本发明鉴于上述情况而进行的，本发明的目的在于，提供当在Si基板上通过AlN缓冲层使第III族氮化物半导体层生长时可抑制由于第III族元素向Si基板中的扩散而导致的Si基板的表面电阻率降低的第III族氮化物半导体基板的制备方法。
用于解决课题的手段
为了解决上述课题，本发明的第一方面的第III族氮化物半导体基板的制备方法的特征在于，所述制备方法具备：在Si基板上使第一AlN缓冲层生长的工序、在所述第一AlN缓冲层上在比所述第一AlN缓冲层的生长温度高的温度下使第二AlN缓冲层生长的工序、和在所述第二AlN缓冲层上使第III族氮化物半导体层生长的工序，所述第一AlN缓冲层的生长温度为400~600℃。
当在Si基板上通过AlN缓冲层使第III族氮化物半导体层生长时，在为了使结晶性良好而使AlN缓冲层从其生长初期在高温下生长的情况下，残留在炉内的Ga或In等第III族元素与Si基板反应，扩散至Si基板中，Si基板的表面电阻率降低。但是，本发明的制备方法由于使AlN缓冲层最初在400℃~600℃的低温下生长，接着使第III族氮化物半导体层生长，所以可抑制第III族元素与Si基板反应，可防止Si基板的表面电阻率的降低。
在本发明中，所述第二AlN缓冲层的生长温度优选为900~1200℃。由此，可一边抑制第III族原料向Si基板中扩散，一边使AlN缓冲层的结晶性良好。
在本发明中，所述第一AlN缓冲层的厚度优选为0.4~100nm，所述第一和第二AlN缓冲层的合计厚度优选为30~200nm。由此，可形成不易产生裂缝且结晶性良好的AlN缓冲层。
在本发明中，优选使所述第III族氮化物半导体层生长的工序包括：在所述第二AlN缓冲层上使第一第III族氮化物半导体层生长的工序、和在所述第一第III族氮化物半导体层上在比所述第一第III族氮化物半导体层的生长温度高的温度下使第二第III族氮化物半导体层生长的工序，所述所述第一第III族氮化物半导体层的生长温度为400~800℃，且所述第一AlN缓冲层的生长温度比所述第一第III族氮化物半导体层的生长温度低。
当在AlN缓冲层上使第III族氮化物半导体层生长时，由于在第III族氮化物半导体层的厚度例如直至达到200nm为止的生长初期使第III族氮化物在低温下生长，所以可防止第III族元素通过AlN缓冲层向Si基板中扩散。另外，由于厚度为200nm以上是在高温生长，所以可使第III族氮化物半导体层的结晶性提高。
在本发明中，优选所述Si基板的电阻率为100Ωcm以上，所述Si基板含有选自C、Ge、Sn、O、H和第V族元素的一种杂质元素，且至少距离所述Si基板表面的深度为0.5~10μm的表层部所含的所述杂质元素的浓度为1×1012~1×1020atoms/cm3。由此，可抑制在形成AlN缓冲层时由于第III族元素扩散至Si基板中而导致的载流子的增加。
本发明的第III族氮化物半导体基板的制备方法优选在使所述第III族氮化物半导体层生长之前，还具备在900~1450℃下热处理已使所述第一和第二AlN缓冲层依次生长的所述Si基板的工序。根据该工序，可使在形成AlN缓冲层时扩散至Si基板中的第III族元素从表面向基板内部进一步扩散，从而提高与AlN缓冲层的界面附近的Si基板的电阻率。
在本发明中，所述Si基板优选具有从单晶硅的(111)面向<112>方向在0.1~1.5°的范围内倾斜的主面。由此，可改善第III族氮化物半导体层的上面的表面粗糙度。
另外，本发明的第二方面的第III族氮化物半导体基板的制备方法的特征在于，所述制备方法具备：在Si基板上在第一生长温度下使第一AlN缓冲层生长的工序、在所述第一AlN缓冲层上在比所述第一生长温度高的第二生长温度下使第二AlN缓冲层生长的工序、和在所述第二AlN缓冲层上使第III族氮化物半导体层生长的工序，在使所述第一AlN缓冲层生长的工序中，交替地重复供给Al原料和N原料。
根据本发明，通过使第一AlN缓冲层在低温下生长，可抑制Ga等第III族元素扩散至Si基板中，可防止Si基板的表面电阻率的降低。另外，通过并非同时而是交替地供给Al原料和N原料，可改善由于低温生长而导致的AlN的结晶性的恶化。
在本发明中，所述第一生长温度优选为400~800℃、更优选为400~600℃。另外，所述第二生长温度优选为900~1200℃。由此，可抑制第III族元素向Si基板中扩散。
在本发明中，在使所述第一AlN缓冲层生长的工序中，优选与所述N原料相比先引入所述Al原料。由此，可防止Si基板的表面被氮化，可使结晶性良好的第一AlN缓冲层生长。
在本发明中，所述第一AlN缓冲层的厚度优选为0.4~100nm，所述第一和第二AlN缓冲层的合计厚度优选为30~200nm。由此，可形成不易产生裂缝且结晶性良好的AlN缓冲层。
在本发明中，在使所述第一AlN缓冲层生长的工序中，供给所述Al原料和所述N原料的时间分别优选为0.5~10秒。由此，可不使生产率恶化而形成高品质的AlN缓冲层。
在使所述第二AlN缓冲层生长的工序中，更优选交替地重复供给所述Al原料和所述N原料。通过并非同时而是交替地供给Al原料和N原料，可使第二AlN缓冲层的结晶性更加良好。
本发明的第III族氮化物半导体基板的制备方法优选在使所述第III族氮化物半导体层生长之前，还具备在900~1450℃下热处理已使所述第一和第二AlN缓冲层依次生长的所述Si基板的工序。根据该工序，可使在形成AlN缓冲层时扩散至Si基板中的第III族元素从表面向基板内部进一步扩散，从而提高与AlN缓冲层的界面附近的Si基板的电阻率。
在本发明中，所述Si基板优选具有从单晶硅的(111)面向<112>方向在0.1~1.5°的范围内倾斜的主面。由此，可改善第III族氮化物半导体层的上面的表面粗糙度。
在本发明中，使所述第III族氮化物半导体层生长的工序优选包括：在所述第二AlN缓冲层上在第三生长温度下使第一第III族氮化物半导体层生长的工序、和在所述第一第III族氮化物半导体层上在比所述第三生长温度高的第四生长温度下使第二第III族氮化物半导体层生长的工序。在这种情况下，优选所述第三生长温度为400~800℃，且所述第四生长温度为900~1200℃。另外，所述第一第III族氮化物半导体层的厚度优选为10~200nm。如上所述，通过使第一第III族氮化物半导体层在低温下生长，可抑制Ga等第III族元素通过AlN缓冲层扩散至Si基板中，可防止Si基板的表面电阻率的降低。
在本发明中，在使所述第一第III族氮化物半导体层生长的工序中，优选交替地重复供给第III族原料和N原料。
在本发明中，优选所述第一第III族氮化物半导体层包含AlGaN，且所述第二第III族氮化物半导体层包含GaN。
在本发明中，优选所述Si基板的电阻率为100Ωcm以上，所述Si基板含有选自C、Ge、Sn、O、H和第V族元素的一种杂质元素，且至少距离所述Si基板表面的深度为0.5~10μm的表层部所含的所述杂质元素的浓度为1×1012~1×1020atoms/cm3。由此，可抑制在形成AlN缓冲层时由于第III族元素扩散至Si基板中而导致的载流子的增加。
在本发明中，含有所述表层部的所述Si基板整体所含的所述杂质元素的浓度可为1×1012~1×1020atoms/cm3。或者，比所述表层部深的区域所含的所述杂质元素的浓度可比所述表层部低。
在所述杂质元素为C的情况下，所述表层部所含的所述杂质元素的浓度优选为1×1014~1×1017atoms/cm3。另外，在所述杂质元素为Ge或Sn的情况下，所述表层部所含的所述杂质元素的浓度优选为1×1014~1×1020atoms/cm3。
在所述杂质元素为O的情况下，所述表层部中的所述杂质元素的浓度优选为1×1015~5×1018atoms/cm3。另外，在所述杂质元素为H的情况下，所述表层部所含的所述杂质元素的浓度优选为1×1015~5×1018atoms/cm3。
在所述杂质元素含有选自N、P、As和Sb的至少一种第V族元素的情况下，优选所述表层部所含的所述杂质元素的浓度为1×1012~1×1019atoms/cm3，且比所述表层部深的区域所含的所述杂质元素的浓度为1×1014atoms/cm3以下。在这种情况下，所述Si基板中的所述杂质元素优选具有从所述表面朝向基板内部减少的浓度梯度。
在本发明中，在使所述第一AlN缓冲层生长的工序中，优选将含有N以外的第V族元素(P、As、Sb)的原料与所述Al原料或所述N原料同时供给。由此，可不在Si基板侧，而是在AlN缓冲层侧预先含有用于抑制第III族元素向Si基板中扩散所伴有的Si基板中的载流子增加的杂质元素。
本发明的第3方面的第III族氮化物半导体基板的制备方法的特征在于，所述制备方法具备：在Si基板上在900~1200℃的生长温度下使AlN缓冲层生长的工序、和在所述AlN缓冲层上使第III族氮化物半导体层生长的工序，所述Si基板的电阻率为100Ωcm以上，所述Si基板含有选自C、Ge、Sn、O和H的一种杂质元素，至少距离所述表面的深度为0.5~10μm的表层部所含的所述杂质元素的浓度为1×1014~1×1020atoms/cm3。根据本发明，可抑制在形成AlN缓冲层时由于第III族元素扩散至Si基板中而导致的载流子的增加。
在本发明中，含有所述表层部的所述Si基板整体所含的所述杂质元素的浓度可为1×1012~1×1020atoms/cm3。或者，比所述表层部深的区域所含的所述杂质元素的浓度可比所述表层部低。
在所述杂质元素为C的情况下，所述表层部所含的所述杂质元素的浓度优选为1×1014~1×1017atoms/cm3。另外，在所述杂质元素为Ge或Sn的情况下，所述表层部所含的所述杂质元素的浓度优选为1×1014~1×1020atoms/cm3。
在所述杂质元素为O的情况下，所述表层部中的所述杂质元素的浓度优选为1×1015~5×1018atoms/cm3。另外，在所述杂质元素为H的情况下，所述表层部所含的所述杂质元素的浓度优选为1×1015~5×1018atoms/cm3。
在所述杂质元素含有选自N、P、As和Sb的至少一种第V族元素的情况下，优选所述表层部所含的所述杂质元素的浓度为1×1012~1×1019atoms/cm3，且比所述表层部深的区域所含的所述杂质元素的浓度为1×1014atoms/cm3以下。在这种情况下，所述Si基板中的所述杂质元素优选具有从所述表面朝向基板内部减少的浓度梯度。
本发明的第III族氮化物半导体基板的制备方法优选在使所述第III族氮化物半导体层生长之前，还具备在900~1450℃下热处理已使所述AlN缓冲层生长的所述Si基板的工序。根据该工序，可使在形成AlN缓冲层时扩散至Si基板中的第III族元素从表面向基板内部进一步扩散，从而提高与AlN缓冲层的界面附近的Si基板的电阻率。
在本发明中，所述Si基板优选具有从单晶硅的(111)面向<112>方向在0.1~1.5°的范围内倾斜的主面。由此，可改善第III族氮化物半导体层的上面的表面粗糙度。
本发明的第4方面的第III族氮化物半导体基板的制备方法的特征在于，所述制备方法具备：在Si基板上使AlN缓冲层生长的工序、在900~1450℃下热处理已使所述AlN缓冲层生长的所述Si基板的工序、和在所述热处理后的所述AlN缓冲层上使第III族氮化物半导体层生长的工序。根据本发明，可使在形成AlN缓冲层时扩散至Si基板中的第III族元素从表面向基板内部进一步扩散，从而提高与AlN缓冲层的界面附近的Si基板的电阻率。
本发明的第5方面的第III族氮化物半导体基板的制备方法的特征在于，所述制备方法具备：在Si基板上使AlN缓冲层生长的工序、和在所述AlN缓冲层上使第III族氮化物半导体层生长的工序，所述Si基板具有从单晶硅的(111)面向<112>方向在0.1~1.5°的范围内倾斜的主面。由此，可改善第III族氮化物半导体层的上面的表面粗糙度。
发明效果
根据本发明，可提供当在Si基板上通过AlN缓冲层使第III族氮化物半导体层生长时可抑制由于第III族元素向Si基板中扩散而导致的Si基板的表面电阻率降低的第III族氮化物半导体基板的制备方法。
附图说明
[图1] 图1是表示本发明的第1实施方式的第III族氮化物半导体基板的结构的示意截面图。
[图2] 图2是用于说明本发明的第1实施方式的第III族氮化物半导体基板的制备方法的流程图。
[图3] 图3是用于说明本发明的第2实施方式的第III族氮化物半导体基板的制备方法的流程图。
[图4] 图4是用于说明本发明的第3实施方式的第III族氮化物半导体基板的制备方法的流程图。
[图5] 图5是表示本发明的第2实施方式的第III族氮化物半导体基板的结构的示意截面图。
[图6] 图6是用于说明本发明的第4实施方式的第III族氮化物半导体基板的制备方法的流程图。
[图7] 图7是用于说明本发明的第5实施方式的第III族氮化物半导体基板的制备方法的流程图。
[图8] 图8是用于说明本发明的第6实施方式的第III族氮化物半导体基板的制备方法的流程图。
[图9] 图9是表示本发明的第3实施方式的第III族氮化物半导体基板的结构的示意截面图。
[图10] 图10是用于说明本发明的第7实施方式的第III族氮化物半导体基板的制备方法的流程图。
[图11] 图11是用于说明本发明的第8实施方式的第III族氮化物半导体基板的制备方法的流程图。
[图12] 图12是表示本发明的第9实施方式的第III族氮化物半导体基板的制备方法所使用的Si基板的结构的图，上侧是Si基板的平面图，下侧是Si基板的侧视图。
[图13] 图13是总结实施例1~20以及比较例1~3的第III族氮化物半导体基板的GaN层的结晶性、Si基板表面的杂质浓度、载流子浓度的评价结果的表。
[图14] 图14是总结实施例21、22以及比较例4~7的第III族氮化物半导体基板的表面粗糙度的评价结果的表。
具体实施方式
以下，一边参照附图，一边对本发明的优选的实施方式进行详细地说明。
图1是表示本发明的第1实施方式的第III族氮化物半导体基板的结构的示意截面图。
如图1所示，该第III族氮化物半导体基板1具有在Si基板10上依次层合有AlN缓冲层20和第III族氮化物半导体层30的结构。Si基板10的电阻率优选为1000Ωcm以上。另外，Si基板10的面取向优选为(111)面，但也可为其它的面取向。
AlN缓冲层20是用于缓和Si基板10与第III族氮化物半导体层30之间的晶格失配的层，具有依次层合有第一AlN缓冲层21和第二AlN缓冲层22的双层结构。第一AlN缓冲层21是在400~800℃、优选400~600℃的低温下生长的层，第二AlN缓冲层22是在900~1200℃的高温下生长的层。
第一AlN缓冲层21的厚度优选为0.4~100nm、特别优选为0.4~50nm。其原因在于，在第一AlN缓冲层21的厚度比0.4nm薄时无法抑制第III族元素向Si基板10的扩散，在比100nm厚时AlN的结晶性恶化，在其上面形成的第III族氮化物半导体层30的结晶性也变差。
AlN缓冲层20的厚度、即第一AlN缓冲层21和第二AlN缓冲层22的合计厚度优选为30~200nm。其原因在于，在AlN缓冲层20的厚度比30nm薄时无法得到结晶性良好的AlN缓冲层20，在比200nm厚时变得容易在AlN缓冲层20中产生裂缝。
第III族氮化物半导体层30是包含作为第III族元素的Al、In、Ga中的至少一种与N的混晶的层，代表性的第III族氮化物半导体为GaN。第III族氮化物半导体层30的厚度无特殊限定，例如可设为1μm。
图2是用于说明第III族氮化物半导体基板1的制备方法的流程图。
如图2所示，在第III族氮化物半导体基板1的制备中，首先准备Si基板10 (步骤S11)。具体而言，在将Si基板10用HF和SC-1清洗之后，放置在MOCVD炉内。作为第III族氮化物半导体的成膜方法，优选采用MOCVD (Metal Organic Chemical Vapor Deposition：有机金属气相生长法)，也可采用HVPE (Hydride Vapor Phase Epitaxy：氢化物气相生长法)、MBE (Molecular Beam Epitaxy：分子束结晶生长法)等其它的生长方法，在这些成膜方法中可相同地抑制杂质向Si基板中的扩散。
接着，在Si基板10上形成第一AlN缓冲层21(步骤S12A)。在第一AlN缓冲层21的形成中，将TMA (三甲基铝)和NH3与H2载气同时引入至400~600℃的炉内而在Si基板10的表面使AlN生长。第一AlN缓冲层21的生长温度优选为400~600℃。其原因在于，在生长温度比400℃低的情况下AlN的结晶性恶化，从而对此后的第III族氮化物半导体材料的结晶性造成影响，在比600℃高的情况下抑制第III族元素向Si基板10扩散的效果小。如果第一AlN缓冲层21的生长温度为600℃以下，则可充分地提高抑制第III族元素向Si基板10扩散的效果。
在第一AlN缓冲层21的形成中，优选与NH3相比先引入TMA。其原因在于，若先引入NH3，则Si基板10的表面与NH3反应而被氮化，无法使结晶性好的AlN生长。特别是在Si基板10的面内的温度分布不均匀的情况下，可避免Si基板10的表面粗糙和此后的AlN或InAlGaN的结晶性恶化的情况。
在与NH3相比先引入TMA的情况下，优选与NH3相比先供给3~30秒的TMA，使得TMA分解出的Al原子在整个Si基板10中跨越1~10个原子层。在Al原子层比1个原子层薄的情况下，Si基板与NH3反应而被氮化，导致结晶性恶化。另一方面，在Al原子层比10个原子层厚的情况下，在Si表面产生Al微滴(Droplet)，促进与Si的合金化。其结果，在已合金化的基板上产生AlN的结晶性恶化。
在使第一AlN缓冲层21生长之前，为了除去Si基板10的表面的氧化膜，可烘焙Si基板10。此时的烘焙温度优选为第一AlN缓冲层21的生长温度以上。但是，由于在前一批中引入的Ga等第III族原料残留于炉内的情况下有它们被摄入Si基板10中之虞，所以在这种情况下优选不实施烘焙。
接着，在第一AlN缓冲层21上形成第二AlN缓冲层22 (步骤S12B)。在第二AlN缓冲层22的形成中，首先将炉内温度升温至900~1200℃。虽然在升温时可中断原料供给，但若考虑生产率，则优选一边供给原料一边升温。第二AlN缓冲层22的生长温度优选为900~1200℃。其原因在于，在生长温度比900℃低的情况下无法得到结晶性好的AlN，另外在通常的装置下无法适应比1200℃高的温度下的结晶生长。
接着，在第二AlN缓冲层22上形成第III族氮化物半导体层30 (步骤S13)。在第III族氮化物半导体层30的形成中，首先停止TMA的供给，取而代之的是，将第III族原料与NH3同时供给而使第III族氮化物半导体层30生长。第III族氮化物半导体层30的生长温度优选为900~1200℃。其原因在于，在生长温度比900℃低的情况下无法得到结晶性好的第III族氮化物半导体层。由此，完成在Si基板10上依次形成有第一AlN缓冲层21、第二AlN缓冲层22、第III族氮化物半导体层30的第III族氮化物半导体基板1。
在Si基板10上通过AlN缓冲层20使第III族氮化物半导体层30生长的工艺中，在为了使结晶性良好而使AlN缓冲层20从其生长初期在900℃以上的高温下生长的情况下，Si基板10与Al原料或残留在炉内的Ga或In等反应，第III族元素扩散至Si基板10中，Si基板10的表面电阻率降低。但是，在最初在400℃~600℃的低温下使第一AlN缓冲层21薄薄地生长之后、在900~1200℃的高温下使第二AlN缓冲层22生长的情况下，可抑制Si基板与第III族原料的反应。
如上所述，由于本实施方式的第III族氮化物半导体基板1的制备方法以400~600℃的低温和900~1200℃的高温这2个阶段使AlN缓冲层20生长，所以可一边维持AlN缓冲层20的结晶品质，一边降低第III族元素向Si基板10中的扩散，可防止Si基板10的表面电阻率的降低。
图3是用于说明本发明的第2实施方式的第III族氮化物半导体基板的制备方法的流程图。
如图3所示，该第III族氮化物半导体基板1的制备方法的特征在于，在第一AlN缓冲层21的形成(步骤S12A)中并非同时而是交替地重复供给作为Al原料的TMA和作为N原料的NH3。即，本实施方式的制备方法具有：准备Si基板10的工序(步骤S11)，通过交替地重复供给Al原料和N原料而在Si基板10上形成第一AlN缓冲层21的工序(步骤S12A)，在第一AlN缓冲层21上形成第二AlN缓冲层22的工序(步骤S12B)，和在第二AlN缓冲层22上形成第III族氮化物半导体层30的工序(步骤S13)。其它的条件与第1实施方式相同。
在TMA和NH3的交替供给中，例如重复以下工序：引入3秒的TMA，只引入3秒的H2载气，然后引入3秒的NH3，只引入6秒的H2载气。通过将Al原料和N原料交替地引入至炉内，即使使AlN在低温下生长，也可使结晶性提高。
供给TMA和NH3的时间分别优选为0.5~10秒。其原因在于，若TMA的供给时间比0.5秒短，则AlN的生长速度变慢，对生产率造成影响，若TMA的供给时间比10秒长，则AlN的结晶性恶化。另外，其原因在于，若NH3的供给时间比0.5秒短，则Al液滴残留在生长表面而阻碍结晶生长，若使NH3的供给时间比10秒长，则在AlN初期生长阶段由于NH3的过量供给而促进Si基板的氮化，AlN的结晶性恶化。需说明的是，供给原料的中断时间优选0~10秒。其原因在于，虽然缩短或取消供给原料的中断时间也不怎么影响结晶性，但若使供给原料的中断时间比10秒长，则生产率恶化。
对于引入AlN的原料的顺序，优选与NH3相比先引入TMA。其原因在于，若先引入NH3，则Si基板10的表面与NH3反应而被氮化，无法使结晶性好的AlN生长。特别是在Si基板10的面内的温度分布不均匀的情况下，可避免Si基板10的表面粗糙和此后的AlN或InAlGaN的结晶性恶化的情形。
在与NH3相比先引入TMA的情况下，优选与NH3相比先供给3~30秒的TMA，使得TMA分解出的Al原子在整个Si基板10中跨越1~10个原子层。在Al原子层比1个原子层薄的情况下，Si基板与NH3反应而被氮化，导致结晶性恶化。另一方面，在Al原子层比10个原子层厚的情况下，在Si表面产生Al微滴，促进与Si的合金化。其结果，在已合金化的基板上产生AlN的结晶性恶化。
第一AlN缓冲层21的生长温度优选为400~800℃、特别优选为400~600℃。其原因在于，在生长温度比400℃低的情况下无法得到结晶性好的AlN，在比800℃高的情况下抑制第III族元素向Si基板10扩散的效果小。在交替地供给TMA和NH3的情况下，由于在较低温度下也可使结晶性良好的AlN生长，所以使第一AlN缓冲层21的生长温度为600℃以下是有效的。如果第一AlN缓冲层21的生长温度为600℃以下，则可充分地提高抑制第III族元素向Si基板10扩散的效果。另外，在交替地供给TMA和NH3的情况下，不仅可使AlN的结晶性良好，而且可提高抑制第III族元素扩散的效果，对在600℃以上的温度下使AlN生长的情况是有利的。
在第二AlN缓冲层22的形成(步骤S12B)中，同时供给作为Al原料的TMA和作为N原料的NH3。如上所述，通过在800℃以下的低温下交替地供给TMA和NH3，可使结晶性提高，但通过在900℃以上的高温下连续供给TMA和NH3，也可一边实现结晶性的提高，一边通过缩短生长时间来实现生产率的提高。
如上所述，由于本实施方式的第III族氮化物半导体基板1的制备方法在以400~800℃的低温和900~1200℃的高温这2个阶段使AlN缓冲层20生长的同时，在形成第一AlN缓冲层21时交替地供给Al原料和N原料，所以可使AlN缓冲层20的结晶性良好，特别是可抑制在400~600℃的低温下使第一AlN缓冲层21生长时成为问题的结晶性的恶化，或者即使为600℃以上的生长温度，也可充分地抑制第III族元素的扩散。
图4是用于说明本发明的第3实施方式的第III族氮化物半导体基板1的制备方法的流程图。
如图4所示，该第III族氮化物半导体基板1的制备方法的特征在于，不仅在第一AlN缓冲层21的形成(步骤S12A)中，而且在第二AlN缓冲层22的形成(步骤S12B)中也交替地供给TMA和NH3。TMA和NH3的交替供给条件与第一AlN缓冲层21的情况相同。其它的条件也与第2实施方式相同。根据本实施方式，除了第2实施方式的效果以外，还可使AlN缓冲层的结晶性更好。即，可抑制基板上的TMA与NH3的不均匀反应，可使AlN的面内膜厚分布良好。原料的交替供给不仅改善AlN的膜厚分布，而且还有改善成为器件活性层的第III族氮化物半导体层的浓度分布的效果。需说明的是，虽然通过从低温生长时起交替地供给Al原料和N原料来提高AlN的均匀性的改善效果，但即使仅仅是只在高温生长时交替地供给Al原料和N原料，也有改善AlN的均匀性的效果。
图5是表示本发明的第2实施方式的第III族氮化物半导体基板的结构的示意截面图。
如图5所示，该第III族氮化物半导体基板2的特征在于，第III族氮化物半导体层30为双层结构，依次层合第一第III族氮化物半导体层31和第二第III族氮化物半导体层32。第一第III族氮化物半导体层31是在400~800℃的低温下生长的层，第二第III族氮化物半导体层32是在900~1200℃的高温下生长的层。其它的结构与第1实施方式相同。通过将第III族氮化物半导体层30制成双层结构，在抑制第III族元素通过AlN缓冲层20向Si基板10中扩散的同时，可使第III族氮化物半导体层30的结晶性良好。
图6是用于说明本发明的第4实施方式的第III族氮化物半导体基板的制备方法的流程图。
如图6所示，该第III族氮化物半导体基板2的制备方法的特征在于，在Si基板10上依次形成第一AlN缓冲层21和第二AlN缓冲层22的工序(步骤S12A、12B)之后，依次实施在400~800℃下形成第一第III族氮化物半导体层31的工序(步骤S13A)和在900~1200℃下形成第二第III族氮化物半导体层32的工序(步骤S13B)。
第一第III族氮化物半导体层31的生长温度优选为400~800℃，第二第III族氮化物半导体层32的生长温度优选为900~1200℃。另外，构成第二第III族氮化物半导体层32的第III族元素的组成也可不同于第一第III族氮化物半导体层31。因此，例如可将第一第III族氮化物半导体层31设为AlGaN层，将第二第III族氮化物半导体层32设为GaN层。通过将第一第III族氮化物半导体层31设为AlGaN层，可提高抑制Ga向Si基板中扩散的效果。
在第III族氮化物半导体层30的形成中，首先停止TMA的供给，将炉内温度降温至400~800℃。虽然在降温时可中断NH3的供给，但若考虑生产率，则优选一边供给NH3一边降温。然后，将第III族原料与NH3同时供给而使第III族氮化物半导体层30生长。
在AlN缓冲层20上使第III族氮化物半导体层30生长的工序中也有第III族元素通过第一和第二AlN缓冲层21、22向Si基板10中扩散之虞，但由于在厚度为200nm以下的生长初期使第III族氮化物半导体层在400~800℃的低温下生长，然后，在200nm以上的厚度下为了提高结晶性而使第III族氮化物半导体层在900~1200℃的高温下生长，所以可一边维持第III族氮化物半导体的结晶品质，一边进一步降低第III族元素向Si基板中的扩散。另外，由于在使第III族氮化物半导体层在低温下生长时交替地供给第III族原料和第V族原料，所以可使第III族氮化物的结晶性良好，可抑制在400~600℃的低温下使第III族氮化物半导体层生长时成为问题的结晶性的恶化。
图7是用于说明本发明的第5实施方式的第III族氮化物半导体基板的制备方法的流程图。
如图7所示，该第III族氮化物半导体基板2的制备方法的特征在于，不仅在第一AlN缓冲层21的形成(步骤12A)中，而且在第一第III族氮化物半导体层31的形成(步骤13A)中也交替地供给第III族原料和第V族原料。其它的条件与第4实施方式相同。如上所述，通过在使第一第III族氮化物半导体层31生长时将第III族原料和第V族原料交替地引入至炉内，可使低温生长下的结晶性提高。
图8是用于说明本发明的第6实施方式的第III族氮化物半导体基板的制备方法的流程图。
如图8所示，该第III族氮化物半导体基板的制备方法的特征在于，所述制备方法是第3和第5实施方式的组合，在第一AlN缓冲层21、第二AlN缓冲层22和第一第III族氮化物半导体层31的形成(步骤S12A、S12B、S13A)中交替地供给第III族原料和第V族原料。其它的条件与第3或第5实施方式相同。如上所述，通过在使AlN缓冲层和第III族氮化物半导体层生长时将第III族原料和第V族原料交替地引入至炉内，可使低温生长下的结晶性进一步提高。
图9是表示本发明的第3实施方式的第III族氮化物半导体基板的结构的示意截面图。
如图9所示，该第III族氮化物半导体基板3的特征在于，具备Si基板10、在Si基板10上形成的AlN缓冲层20和在AlN缓冲层20上形成的第III族氮化物半导体层30，AlN缓冲层20包含在900~1200℃下生长的高温缓冲层，Si基板10含有抑制第III族元素的扩散所伴有的载流子增加的C、Ge、Sn、O、H或第V族元素(N、P、As、Sb)的杂质。其它的结构与第1实施方式相同。
图10是用于说明本发明的第7实施方式的第III族氮化物半导体基板的制备方法的流程图。
如图10所示，在本实施方式的第III族氮化物半导体基板3的制备方法中，首先准备电阻率为100Ωcm以上，且含有1×1012~1×1019atoms/cm3的C、Ge、Sn、O、H或第V族元素(N、P、As、Sb)的Si基板10。这些杂质可只含有在距离表面的深度为0.5~10μm的表层部10a中，也可含有在整个基板中。这些杂质发挥抑制由于第III族元素扩散至Si基板10中而导致的载流子增加的作用。
<C>
在Si基板10含有C的情况下，至少表层部10a的C的浓度优选为1×1014~1×1017atoms/cm3。在这种情况下，可以是整个Si基板的C的浓度为1×1014~1×1017atoms/cm3，或者可以是只有表层部10a为1×1014~1×1017atoms/cm3，而比表层部10a深的基板内部为1×1014atoms/cm3以下。
<Ge、Sn>
在Si基板10含有Ge或Sn的情况下，至少表层部10a的Ge或Sn的浓度优选为1×1014~1×1020atoms/cm3。在这种情况下，可以是整个Si基板的Ge或Sn的浓度为1×1014~1×1020atoms/cm3，或者可以是只有表层部10a为1×1014~1×1020atoms/cm3，而比表层部10a深的基板内部为1×1014atoms/cm3以下。
<O>
Si基板10可在表层部10a含有更多的O。在这种情况下，可以是整个Si基板的O的浓度为1×1015~1×1018atoms/cm3，或者可以是只有表层部10a为1×1015~1×1018atoms/cm3，而比表层部10a深的基板内部为1×1014atoms/cm3以下。需说明的是，在只提高表层部10a的O的浓度的情况下，可通过向Si基板表面注入离子来进行。
<H>
Si基板10可在表层部10a含有更多的H。在这种情况下，优选Si基板10的表层部10a的H的浓度为1×1015~1×1018atoms/cm3，而比表层部10a深的基板内部的H的浓度比表层部10a低，且为1×1014atoms/cm3以下。
<第V族元素>
Si基板10可在表层部10a含有更多的第V族元素(N、P、As、Sb)。在这种情况下，优选表层部10a的第V族元素的浓度为1×1012~1×1019atoms/cm3，而比表层部10a深的基板内部的第V族元素的浓度比表层部10a低，且为1×1014atoms/cm3以下。Si基板10中的第V族元素的深度方向的浓度分布优选具有在表面最高、且从表面朝向基板内部逐渐减少的浓度梯度。
<N以外的第V族元素>
用于抑制由于扩散至Si基板10中的第III族元素而导致的载流子增加的第V族元素不是在Si基板10侧，而是在与Si基板10的表面接触的AlN缓冲层20侧含有。含有用于抑制载流子增加的第V族元素的AlN缓冲层20可通过在形成后述的AlN缓冲层20的工序(步骤S12)中将N以外的第V族原料(P、As、Sb)与第III族原料同时引入至炉内来形成。
接着，在Si基板10的上面使AlN缓冲层20在900~1200℃的高温下生长(步骤S12)。此时，即使Al或Ga等第III族元素扩散至Si基板10中，由于C、Ge、Sn、O、H或第V族元素也会使这些第III族元素的载流子失活，所以可抑制Si基板10的表面电阻率的降低。因此，通过使用这些特别的Si基板10，即使Al或Ga等第III族元素扩散至Si基板中，也可抑制表面电阻率的降低。
然后，通过在AlN缓冲层20上使第III族氮化物半导体层30在900~1200℃的高温下生长(步骤S13)，完成第III族氮化物半导体基板3。
如上所述，在使AlN缓冲层20从其生长初期在900~1200℃的高温下生长的情况下，Al或Ga等第III族元素扩散至Si基板10中，从而Si基板10的表面电阻率降低。但是，在Si基板10的表层部10a含有抑制由于第III族元素扩散而导致的载流子增加的杂质的情况下，即使第III族元素扩散至Si基板10中，也可抑制Si基板10的表面电阻率的降低。因此，可使AlN缓冲层20从生长初期在900~1200℃的高温下生长，可使结晶性良好的AlN生长。
含有抑制第III族元素扩散所伴有的载流子增加的C等杂质的Si基板在上述第1~第6实施方式的第III族氮化物半导体基板的制备方法中也可采用，但需要考虑第III族元素的扩散量(第III族扩散分布图)来确定Si基板中的杂质的浓度(第V族扩散分布图)。即，在如使AlN缓冲层只在900~1200℃的高温下生长的情况那样不应用抑制第III族元素扩散的工艺的情况下，由于第III族元素的扩散量增多，所以需要提高Si基板中的杂质的浓度，但在如第6实施方式那样的应用抑制第III族元素扩散的效果高的工艺的情况下，由于第III族元素向Si基板中的扩散量非常少，所以需要降低Si基板中的杂质的浓度。
图11是用于说明本发明的第8实施方式的第III族氮化物半导体基板的制备方法的流程图。
如图11所示，该第III族氮化物半导体基板1的制备方法的特征在于，在Si基板10上形成AlN缓冲层20之后且形成第III族氮化物半导体层30之前，进行900~1450℃的热处理。即，本实施方式的制备方法具有：准备Si基板10的工序(步骤S11)、在Si基板10上形成第一AlN缓冲层21的工序(步骤S12A)、在第一AlN缓冲层21上形成第二AlN缓冲层22的工序(步骤S12B)、热处理Si基板10的工序(步骤S20)、和在第二AlN缓冲层22上形成第III族氮化物半导体层30的工序(步骤S13)。其它的条件与第1实施方式相同。
热处理优选在NH3气氛中进行，优选在与形成AlN缓冲层20时相同的炉内作为连续的工艺实施，但也可从炉内取出并用另外的热处理炉处理。在相同的炉内进行热处理的情况下无法控制太高的温度，但可通过简化工艺来提高生产率。热处理时间适合为5分钟~1小时。其原因在于，在热处理时间比5分钟短的情况下扩散距离短而无法使电阻率充分地恢复，在比1小时长的情况下生产率恶化。
如上所述，热处理温度优选为900~1450℃。其原因在于，在热处理温度比900℃低的情况下扩散距离短而需要长时间的热处理，在比1450℃高的情况下Si基板10会熔融。如上所述，通过在形成AlN缓冲层20后进行热处理，因为可使在形成AlN缓冲层20时扩散至Si基板10中的第III族元素从基板表面进一步扩散至内部，所以可抑制基板表面电阻率的降低。
需说明的是，虽然将本实施方式中的热处理工序(步骤S20)应用于第1实施方式，但也可应用于第2~第7实施方式。另外，特别是对使用通常的Si基板依次形成如图10所示的AlN缓冲层20和第III族氮化物半导体层30的情况也是有效的。
图12是表示本发明的第9实施方式的第III族氮化物半导体基板的制备方法所使用的Si基板的结构的图，上侧为Si基板的平面图，下侧为Si基板的侧视图。
如图12所示，该第III族氮化物半导体基板1的制备方法的特征在于，使用具有从单晶硅的(111)面在0.1~1.5°的范围内向<112>方向倾斜的主面的Si基板10。在Si基板10上使AlN缓冲层20和第III族氮化物半导体层30生长的方法可为第1~第8实施方式中的任一种方法。
Si基板10的主面的倾斜角度优选为0.1~1.5°。其原因在于，在相对于(111)面的倾斜角度比0.1°小的情况下，由于第III族氮化物半导体呈岛状生长，所以在表面产生不规则的凹凸，在倾斜角度比1.5°大的情况下底层的AlN缓冲层的表面变粗糙，在其上面生长的第III族氮化物半导体层30的表面粗糙度变粗糙。如果倾斜角度在0.1~1.5°的范围内，则在Si基板10的表面存在微小的台阶，由于第III族氮化物半导体层30随着这些台阶生长，所以可抑制表面粗糙度。
Si基板10的主面的倾斜方向优选为<112>方向(参照箭头(A))。其原因在于，在倾斜方向为<112>方向的情况下，在六方晶的第III族氮化物半导体材料的(1-100)面聚集(会合)，因此与其它的方向相比，表面形态变好，表面粗糙度变小。
如上所述，由于本实施方式的第III族氮化物半导体基板的制备方法使用面取向相对于(111)面稍微倾斜的Si基板10，所以在Si基板10上通过AlN缓冲层20使第III族氮化物半导体层30生长的工艺中可改善第III族氮化物半导体层30的上面的表面粗糙度。因此，可抑制在第III族氮化物半导体层的上面制作的器件的界面散射而使器件特性提高。
以上，对本发明的优选的实施方式进行了说明，但并不将本发明限定于上述的实施方式，可在不脱离本发明的主旨的范围内进行各种变更，这些变更当然也包含在本发明的范围内。
例如，可将上述的第1~第9实施方式的第III族氮化物半导体基板的制备方法适宜组合。因此，如上所述，在第1~第6实施方式的半导体基板的制备方法中，也可使用含有抑制第III族元素扩散所伴有的载流子增加的杂质元素的Si基板10 (第7实施方式)。另外，在第1~第7实施方式中也可采用第8实施方式中的热处理，在第1~第8实施方式中也可采用第9实施方式中的Si基板10。
实施例
<实施例1>
在将电阻率为1000Ωcm、面取向为(111)的Si基板用HF和SC-1清洗之后，放置在MOCVD炉内。接着，在将炉内温度升温至550℃之后，将TMA和NH3与H2载气同时引入至炉内，在Si基板的上面生长30nm的第一AlN层。然后，一边继续供给原料，一边将炉内温度升温至1100℃，在第一AlN层的上面生长70nm的第二AlN层。
接着，停止TMA的供给，在一边继续供给NH3一边将炉内温度降温至1050℃之后，供给作为Ga源的TMG (三甲基镓)，从而在第二AlN层的上面生长1μm的GaN层。如此，得到在Si基板上依次层合有第一AlN层、第二AlN层、GaN层的实施例1的第III族氮化物半导体基板。
<实施例2>
除了在使第一AlN层生长时使用交替地供给TMA和NH3的方法以外，以与实施例1相同的条件制备第III族氮化物半导体基板。Si基板的准备与实施例1相同。接着，将TMA与H2载气同时引入至使炉内温度稳定在550℃的炉内3秒，只引入3秒的H2载气，然后将NH3与H2载气同时引入3秒，只引入6秒的H2载气。重复上述操作，生长30nm的第一AlN层。然后，在将炉内温度升温至1100℃之后，将TMA和NH3与H2载气同时引入，生长70nm的第二AlN层。
接着，停止TMA的供给，在一边继续供给NH3一边将炉内温度降温至1050℃之后，供给作为Ga源的TMG，从而在第二AlN层上生长1μm的GaN层。如此得到实施例2的第III族氮化物半导体基板。
<实施例3>
除了不仅是第一AlN层而且在使第二AlN层生长时也使用交替地供给TMA和NH3的方法以外，以与实施例1相同的条件制备第III族氮化物半导体基板。从Si基板的准备至第一AlN层的生长均与实施例2相同。
接着，在将炉内温度升温至1100℃之后，将TMA与H2载气同时引入3秒，只引入3秒的H2载气，然后将NH3与H2载气同时引入3秒，只引入6秒的H2载气。重复上述操作，生长70nm的第二AlN层。
然后，与实施例1相同地生长1μm的GaN层。如此得到实施例3的第III族氮化物半导体基板。
<实施例4>
除了在使GaN层生长时使用在低温和高温这2个阶段的温度下生长的方法以外，以与实施例1相同的条件制备第III族氮化物半导体基板。Si基板的准备与实施例1相同。接着，在使炉内温度升温至650℃并稳定之后，将TMA和NH3与H2载气同时引入至炉内，生长30nm的第一AlN层。
然后，一边继续供给原料一边将炉内温度升温至1100℃，生长70nm的第二AlN层。
接着，在将炉内温度降温至750℃之后，引入TMG，从而生长约150nm的第一GaN层。然后，一边继续供给TMG和NH3一边将炉内温度升温至1050℃，生长约850nm的第二GaN层。即，使第二GaN层继续生长至第一GaN层和第二GaN层的合计厚度为1μm。如此，得到在Si基板上依次层合有第一AlN层、第二AlN层、第一GaN层、第二GaN层的实施例4的第III族氮化物半导体基板。
<实施例5>
除了为了代替实施例4的第一GaN层而使AlGaN层生长，从而将TMA与TMG同时引入以外，以与实施例4相同的条件完成第III族氮化物半导体基板。即，得到在Si基板上依次层合有第一AlN层、第二AlN层、AlGaN层、GaN层的实施例5的第III族氮化物半导体基板。
<实施例6>
在使实施例5的第一GaN层生长时使用交替地供给TMG和NH3的方法。在使炉内温度稳定在750℃之后，将TMG与H2载气同时引入3秒，只引入3秒的H2载气，然后将NH3与H2载气同时引入3秒，只引入6秒的H2载气。重复上述操作，生长30nm的第一GaN层。
然后，切换为同时供给TMG和NH3，将炉内温度升温至1050℃，与实施例4相同地生长970nm的第二GaN层。如此得到实施例6的第III族氮化物半导体基板。
<实施例7>
AlN成膜工艺使用与实施例3相同的方法，GaN成膜工艺使用与实施例6相同的方法。即，在AlN成膜工艺中，不仅是第一AlN层而且在使第二AlN层生长时也交替地供给TMA和NH3。另外，在GaN成膜工艺中，在使第一GaN层生长时交替地供给TMG和NH3，在使第二GaN层生长时同时供给TMG和NH3。如此，完成在Si基板上依次层合有第一AlN层、第二AlN层、第一GaN层、第二GaN层的实施例7的第III族氮化物半导体基板。
<实施例8>
准备掺杂有C的电阻率为1000Ωcm的Si基板。Si基板中的C的平均浓度为1×1016atoms/cm3。然后，将TMA和NH3与H2载气同时引入至650℃的炉内，在Si基板上生长30nm的第一AlN层。进而，与实施例1相同地生长70nm的第二AlN层，进而生长1μm的GaN层。如此得到实施例8的第III族氮化物半导体基板。
<实施例9>
准备掺杂有Ge的电阻率为1000Ωcm的Si基板。Si基板中的Ge的平均浓度为1×1018atoms/cm3。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例9的第III族氮化物半导体基板。
<实施例10>
准备掺杂有Sn的电阻率为1000Ωcm的Si基板。Si基板中的Sn的平均浓度为1×1018atoms/cm3。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例10的第III族氮化物半导体基板。
<实施例11>
准备电阻率为1000Ωcm且含有1×1017atoms/cm3的O的Si基板，在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例11的第III族氮化物半导体基板。
<实施例12>
在电阻率为1000Ωcm的Si基板的表面外延生长5μm的含有1×1016atoms/cm3的C的Si。由此，得到只在从表面至深度为5μm的表层部含有1×1016atoms/cm3的C、而在比表层部深的基板内部C的浓度为1×1014atoms/cm3的Si基板。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例12的第III族氮化物半导体基板。
<实施例13>
在电阻率为1000Ωcm的Si基板的表面外延生长5μm的含有1×1018atoms/cm3的Ge的Si膜。由此，得到只在从表面至深度为5μm的表层部含有1×1018atoms/cm3的Ge、而在比表层部深的基板内部Ge的浓度为1×1014atoms/cm3的Si基板。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例13的第III族氮化物半导体基板。
<实施例14>
在电阻率为1000Ωcm的Si基板的表面外延生长5μm的含有1×1018atoms/cm3的Sn的Si膜。由此，得到只在从表面至深度为5μm的表层部含有1×1018atoms/cm3的Sn、而在比表层部深的基板内部Sn的浓度为1×1014atoms/cm3的Si基板。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例14的第III族氮化物半导体基板。
<实施例15>
在电阻率为1000Ωcm的Si基板的表面离子注入O。由此，得到只在从表面至深度为5μm的表层部以峰浓度计含有1×1017atoms/cm3的O、而在比表层部深的基板内部O的浓度为1×1014atoms/cm3的Si基板。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例15的第III族氮化物半导体基板。
<实施例16>
在Si基板的表面外延生长5μm的含有1×1018atoms/cm3的P的Si膜。由此，得到只在从表面至深度为5μm的表层部含有1×1016atoms/cm3的P、而在比表层部深的基板内部P的浓度为1×1014atoms/cm3的Si基板。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例16的第III族氮化物半导体基板。
<实施例17>
在Si基板的表面外延生长5μm的含有1×1018atoms/cm3的P的Si膜。由此，得到P的表面浓度为1×1016atoms/cm3、至深度为5μm P的浓度逐渐减少为1×1014atoms/cm3、且比5μm深的基板内部的P浓度为1×1014atoms/cm3的Si基板。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例17的第III族氮化物半导体基板。
<实施例18>
在电阻率为1000Ωcm的Si基板的表面离子注入H。由此，得到距离表面的深度为5μm的表层部的H的峰浓度为1×1017atoms/cm3、且比表层部深的基板内部的H浓度为1×1014atoms/cm3的Si基板。在该Si基板上分别生长30nm的第一AlN层、70nm的第二AlN层、1μm的GaN层。其它的条件与实施例8相同。由此，得到实施例18的第III族氮化物半导体基板。
<实施例19>
在将电阻率为1000Ωcm的Si基板用HF和SC-1清洗之后，放置在MOCVD炉内。接着，在将炉内温度升温至1100℃并稳定之后，将TMA、NH3和PH3与H2载气同时引入至炉内，生长30nm的掺杂有P的第一AlN层。需说明的是，PH3的流量按照可抵消Si基板的载流子浓度来确定。
接着，将炉内温度降温至1050℃。在降温时停止TMA的供给，但继续供给NH3。接着，在温度稳定在1050℃时供给作为Ga源的TMG，从而生长1μm的GaN层。由此，得到实施例19的第III族氮化物半导体基板。
<实施例20>
除了在Si基板上生长100nm的AlN层之后且生长1μm的GaN层之前、在相同的炉内实施30分钟的1100℃的热处理以外，以与实施例1相同的条件得到实施例20的第III族氮化物半导体基板。
<比较例1>
准备电阻率为1000Ωcm且C、Ge、Sn、O、P等杂质为1×1015atoms/cm3以下的Si基板。直到烘焙为止与实施例1相同地处理。接着，在使炉内温度稳定在650℃之后，将TMA和NH3与H2载气同时引入，生长30nm的第一AlN层。然后，原料维持原状且将炉内温度升温至1100℃，使第二AlN层生长。进而，在阻断TMA的供给并将炉内温度降温至1050℃之后，生长1μm的GaN层。如此，完成比较例1的第III族氮化物半导体基板。
<比较例2>
除了将第一AlN层的生长温度变更为350℃以外，以与实施例1相同的条件完成比较例2的第III族氮化物半导体基板。
<比较例3>
除了将第二AlN层的生长温度变更为800℃以外，以与实施例1相同的条件完成比较例3的第III族氮化物半导体基板。
评价以上的实施例1~17以及比较例1~3的第III族氮化物半导体基板的GaN层的结晶性、Si基板表面的Ga和Al的浓度、Si基板的载流子浓度。GaN层的结晶性通过X射线的摇摆曲线的半值宽度相对地进行评价。相对评价的基准值设为比较例1的值。半值宽度的值越低，表示结晶性越好。
Si基板表面的Ga和Al的浓度通过SIMS (Secondary Ion Mass Spectrometry：次级离子质谱分析法)进行评价。另外，Si基板的载流子浓度通过扩展电阻评价进行评价。Si基板中的Ga和Al的浓度越低越好，但重要的是对器件特性造成影响的载流子浓度低。
图13是总结实施例1~20以及比较例1~3的第III族氮化物半导体基板的GaN层的结晶性、Si基板表面的杂质浓度、载流子浓度的评价结果的表。各项目的值是以比较例1的值为基准的相对值。
如图13所示，关于GaN层的结晶性，实施例1~19以及比较例1的结晶性为1.2以下的良好的结果。特别是实施例2由于交替供给第一AlN层的原料，所以结晶性比实施例1好。另外，实施例3由于不仅是第一AlN层的原料而且第二AlN层的原料也交替供给，所以结晶性比实施例2更好。实施例4~19通过将第一AlN层的生长温度稍微提高至650℃，结晶性比实施例2更好。
另一方面，在比较例2中由于第一AlN层的生长温度低至350℃，所以结晶性的值为100，结晶性恶化。另外，在比较例3中由于第二AlN层的生长温度低至800℃，所以结晶性的值为30，结晶性稍微恶化。
关于Ga的浓度，在实施例1~7以及比较例2中通过使第一AlN层低温生长，从而抑制Ga的扩散，由此Si基板中的Ga浓度为0.05以下的非常低的值。特别是在实施例4中不仅是第一AlN层而且使第一GaN层也低温生长，由此Ga浓度为0.02，在实施例5中通过使AlGaN低温生长代替GaN，从而Ga浓度进一步降低为0.01。在实施例6中通过交替供给第一GaN层的原料，从而Ga的浓度降低为0.01。在实施例7中，由于不仅是第一AlN层的原料而且第二AlN层的原料也交替供给，因此Ga浓度降低为0.01。
但是，在实施例8~19以及比较例1中，通过将第一AlN层的生长温度稍微提高至650℃，从而Ga扩散，Si基板中的Ga浓度为1。在实施例20中，基板表面的Ga由于形成AlN层之后的热处理而扩散至基板内部，基板表面的Ga浓度降低为0.05。
关于Al的浓度，在实施例1~7中，通过使第一AlN层低温生长，从而抑制Al的扩散，由此Si基板中的Al浓度为0.04以下的非常低的值。另外，由于在比较例2中第一AlN层的生长温度低至350℃，在比较例3中第二AlN层的生长温度低至800℃，所以可抑制Al的扩散，Si基板中的Al浓度为0.03以下的非常低的值。
但是，在实施例8~19以及比较例1中，通过将第一AlN层的生长温度稍微提高至650℃，从而Al扩散，Si基板中的Al浓度为1。在实施例20中，基板表面的Ga由于形成AlN层之后的热处理而扩散至基板内部，基板表面的Ga浓度降低。
关于载流子浓度，在实施例1~7中，通过使第一AlN层低温生长，从而抑制Ga的扩散，由此载流子浓度为0.05以下的低的值。另外，在实施例8~18中，通过在Si基板中含有C等杂质，从而抑制Ga的扩散所伴有的Si基板中的载流子的增加。在实施例19中，不是Si基板而是在第一AlN层中含有作为n型杂质的P，由此抑制Ga的扩散所伴有的Si基板中的载流子的增加。在这些结果中，实施例17和19的载流子浓度最低为0.01，为与通常的Si基板相比几乎没有变化的载流子浓度。
但是，在比较例1中，第一AlN层的生长温度高，Ga 由于高温生长而扩散至Si基板中，由此载流子浓度也为1。比较例2与实施例1~7相同地可将载流子浓度抑制为低水平，但比较例3观察到载流子浓度增加。在实施例20中，基板表面的Ga由于形成AlN层之后的热处理而扩散至基板内部，基板表面的Ga浓度降低。
<实施例21>
为了对Si基板的面取向的影响进行考察，准备具有相对于(111)面向<112>方向(参照图12的箭头(A))倾斜0.2°的主面的Si基板。接着，在将Si基板用HF和SC-1清洗之后，放置在MOCVD炉内，在将炉内温度升温至1100℃之后，将TMA和NH3与H2载气同时引入至炉内，在Si基板的上面生长100nm的AlN层。接着，阻断TMA的供给，在一边继续供给NH3一边将炉内温度降温至1050℃之后，供给作为Ga源的TMG，从而在AlN层的上面生长1μm的GaN层。如此，得到在Si基板上依次层合有AlN层和GaN层的实施例21的第III族氮化物半导体基板。
<实施例22>
实施例22除了将Si基板的主面相对于(111)面的倾斜角度(偏离角度)向<112>方向设为1.5°以外，与实施例21相同。
<比较例4>
比较例4除了将Si基板的主面相对于(111)面的倾斜角度设为0°，即将Si基板的面取向设为(111)面以外，与实施例21相同。
<比较例5>
比较例5除了将Si基板的主面相对于(111)面的倾斜角度向<112>方向设为2°以外，与实施例21相同。
<比较例6>
比较例6除了将Si基板的主面相对于(111)面的倾斜角度向与<112>方向成45°的方向(参照图12的箭头(B))设为0.2°以外，与实施例21相同。
<比较例7>
比较例7除了将Si基板的主面相对于(111)面的倾斜角度向<110>方向(参照图12的箭头(C))倾斜0.2°以外，与实施例21相同。
用原子力显微镜观察通过以上工艺制备的实施例21、22和比较例4~7的第III族氮化物半导体层的表面来评价表面粗糙度。评价表面粗糙度的范围设为30μm×30μm和10μm×10μm这两种。将其结果示于图14中。
如图14所示，在30μm×30μm的宽范围内的表面粗糙度在实施例21、22中为1.2nm以下，但在比较例4~7中为1.6nm以上。若30μm×30μm下的表面粗糙度超过1.3nm，则对器件造成影响，但在实施例21、22中得到低于1.3nm的良好的结果。另外，在10μm×10μm的窄范围内的表面粗糙度在实施例21、22和比较例4中为0.6nm以下，但在比较例5~7中为1.0nm以上。若10μm×10μm下的表面粗糙度超过0.8μm，则对器件造成影响，但在实施例21、22中得到低于0.8μm的良好的结果。
符号说明
1、2、3 第III族氮化物半导体基板；
10 Si基板；
10a Si基板的表层部；
20 AlN缓冲层；
21 第一AlN缓冲层；
22 第二AlN缓冲层；
30 第III族氮化物半导体层；
31 第一第III族氮化物半导体层；
32 第二第III族氮化物半导体层。

Claims (53)

1.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上使第一AlN缓冲层生长的工序，
在所述第一AlN缓冲层上在比所述第一AlN缓冲层的生长温度高的温度下使第二AlN缓冲层生长的工序，和
在所述第二AlN缓冲层上使第III族氮化物半导体层生长的工序；
使所述第III族氮化物半导体层生长的工序包括：
在所述第二AlN缓冲层上使第一第III族氮化物半导体层生长的工序，和
在所述第一第III族氮化物半导体层上在比所述第一第III族氮化物半导体层的生长温度高的温度下使第二第III族氮化物半导体层生长的工序；
所述第一第III族氮化物半导体层的生长温度为400～800℃；
所述第一AlN缓冲层的生长温度为400～600℃、且比所述第一第III族氮化物半导体层的生长温度低。
2.根据权利要求1所述的第III族氮化物半导体基板的制备方法，其中，所述第二AlN缓冲层的生长温度为900～1200℃。
3.根据权利要求1或2所述的第III族氮化物半导体基板的制备方法，其中，所述第一AlN缓冲层的厚度为0.4～100nm。
4.根据权利要求1或2所述的第III族氮化物半导体基板的制备方法，其中，所述第一和第二AlN缓冲层的合计厚度为30～200nm。
5.根据权利要求1或2所述的第III族氮化物半导体基板的制备方法，其中，所述Si基板的电阻率为100Ωcm以上，所述Si基板含有选自C、Ge、Sn、O、H和第V族元素的一种杂质元素，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的所述杂质元素的浓度为1×1012～1×1020atoms/cm3。
6.根据权利要求5所述的第III族氮化物半导体基板的制备方法，其中，比所述表层部深的区域所含的所述杂质元素的浓度比所述表层部低。
7.根据权利要求1或2所述的第III族氮化物半导体基板的制备方法，其中，在使所述第III族氮化物半导体层生长之前，还具备在900～1450℃下热处理已使所述第一和第二AlN缓冲层依次生长的所述Si基板的工序。
8.根据权利要求1或2所述的第III族氮化物半导体基板的制备方法，其中，所述Si基板具有从单晶硅的(111)面向<112>方向在0.1～1.5°的范围内倾斜的主面。
9.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：在Si基板上在第一生长温度下使第一AlN缓冲层生长的工序，
在所述第一AlN缓冲层上在比所述第一生长温度高的第二生长温度下使第二AlN缓冲层生长的工序，和
在所述第二AlN缓冲层上使第III族氮化物半导体层生长的工序；
在使所述第一AlN缓冲层生长的工序中，交替地重复供给Al原料和N原料；
使所述第III族氮化物半导体层生长的工序包括：
在所述第二AlN缓冲层上在第三生长温度下使第一第III族氮化物半导体层生长的工序，和在所述第一第III族氮化物半导体层上在比所述第三生长温度高的第四生长温度下使第二第III族氮化物半导体层生长的工序，
所述Si基板的电阻率为100Ωcm以上，所述Si基板含有选自C、Ge、Sn、O、H和第V族元素的一种杂质元素，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的所述杂质元素的浓度为1×1012～1×1020atoms/cm3。
10.根据权利要求9所述的第III族氮化物半导体基板的制备方法，其中，所述第一生长温度为400～800℃，所述第二生长温度为900～1200℃。
11.根据权利要求10所述的第III族氮化物半导体基板的制备方法，其中，所述第一生长温度为400～600℃。
12.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，在使所述第一AlN缓冲层生长的工序中，与所述N原料相比先引入所述Al原料。
13.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，所述第一AlN缓冲层的厚度为0.4～100nm。
14.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，所述第一和第二AlN缓冲层的合计厚度为30～200nm。
15.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，在使所述第一AlN缓冲层生长的工序中，供给所述Al原料和所述N原料的时间分别为0.5～10秒。
16.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，在使所述第二AlN缓冲层生长的工序中，交替地重复供给所述Al原料和所述N原料。
17.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，在使所述第III族氮化物半导体层生长之前，还具备在900～1450℃下热处理已使所述第一和第二AlN缓冲层依次生长的所述Si基板的工序。
18.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，所述Si基板具有从单晶硅的(111)面向<112>方向在0.1～1.5°的范围内倾斜的主面。
19.根据权利要求9所述的第III族氮化物半导体基板的制备方法，其中，所述第三生长温度为400～800℃，所述第四生长温度为900～1200℃。
20.根据权利要求9或19的第III族氮化物半导体基板的制备方法，其中，所述第一第III族氮化物半导体层的厚度为10～200nm。
21.根据权利要求9或19所述的第III族氮化物半导体基板的制备方法，其中，在使所述第一第III族氮化物半导体层生长的工序中，交替地重复供给第III族原料和N原料。
22.根据权利要求9或19所述的第III族氮化物半导体基板的制备方法，其中，所述第一第III族氮化物半导体层包含AlGaN，
所述第二第III族氮化物半导体层包含GaN。
23.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，含有所述表层部的所述Si基板整体所含的所述杂质元素的浓度为1×1012～1×1020atoms/cm3。
24.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，比所述表层部深的区域所含的所述杂质元素的浓度比所述表层部低。
25.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为C，所述表层部所含的所述杂质元素的浓度为1×1014～1×1017atoms/cm3。
26.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为Ge或Sn，所述表层部所含的所述杂质元素的浓度为1×1014～1×1020atoms/cm3。
27.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为O，所述表层部所含的所述杂质元素的浓度为1×1015～5×1018atoms/cm3。
28.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为H，所述表层部所含的所述杂质元素的浓度为1×1015～5×1018atoms/cm3。
29.根据权利要求24所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为选自N、P、As和Sb的至少一种第V族元素，所述表层部所含的所述杂质元素的浓度为1×1012～1×1019atoms/cm3，比所述表层部深的区域所含的所述杂质元素的浓度为1×1014atoms/cm3以下。
30.根据权利要求29所述的第III族氮化物半导体基板的制备方法，其中，所述Si基板中的所述杂质元素具有从所述表面朝向基板内部减少的浓度梯度。
31.根据权利要求9～11中任一项所述的第III族氮化物半导体基板的制备方法，其中，在使所述第一AlN缓冲层生长的工序中，将含有N以外的第V族元素(P、As、Sb)的原料与所述Al原料或所述N原料同时供给。
32.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上在第一生长温度下使第一AlN缓冲层生长的工序，
在所述第一AlN缓冲层上在比所述第一生长温度高的第二生长温度下使第二AlN缓冲层生长的工序，和
在所述第二AlN缓冲层上使第III族氮化物半导体层生长的工序；
所述Si基板的电阻率为100Ωcm以上，所述Si基板含有选自C、Ge、Sn、O、H和第V族元素的一种杂质元素，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的所述杂质元素的浓度为1×1012～1×1020atoms/cm3；
比所述表层部深的区域所含的所述杂质元素的浓度比所述表层部低。
33.根据权利要求32所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为C，所述表层部所含的所述杂质元素的浓度为1×1014～1×1017atoms/cm3。
34.根据权利要求32所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为Ge或Sn，所述表层部所含的所述杂质元素的浓度为1×1014～1×1020atoms/cm3。
35.根据权利要求32所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为O，所述表层部所含的所述杂质元素的浓度为1×1015～5×1018atoms/cm3。
36.根据权利要求32所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为H，所述表层部所含的所述杂质元素的浓度为1×1015～5×1018atoms/cm3。
37.根据权利要求32所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为选自N、P、As和Sb的至少一种第V族元素，所述表层部所含的所述杂质元素的浓度为1×1012～1×1019atoms/cm3，比所述表层部深的区域所含的所述杂质元素的浓度为1×1014atoms/cm3以下。
38.根据权利要求37所述的第III族氮化物半导体基板的制备方法，其中，所述Si基板中的所述杂质元素具有从所述表面朝向基板内部减少的浓度梯度。
39.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上在第一生长温度下使第一AlN缓冲层生长的工序，
在所述第一AlN缓冲层上在比所述第一生长温度高的第二生长温度下使第二AlN缓冲层生长的工序，和
在所述第二AlN缓冲层上使第III族氮化物半导体层生长的工序；
所述Si基板的电阻率为100Ωcm以上，所述Si基板含有C作为杂质元素，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的C的浓度为1×1014～1×1017atoms/cm3。
40.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上在第一生长温度下使第一AlN缓冲层生长的工序，
在所述第一AlN缓冲层上在比所述第一生长温度高的第二生长温度下使第二AlN缓冲层生长的工序，和
在所述第二AlN缓冲层上使第III族氮化物半导体层生长的工序；
所述Si基板的电阻率为100Ωcm以上，所述Si基板含有Ge或Sn作为杂质元素，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的Ge或Sn的浓度为1×1014～1×1020atoms/cm3。
41.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上在第一生长温度下使第一AlN缓冲层生长的工序，
在所述第一AlN缓冲层上在比所述第一生长温度高的第二生长温度下使第二AlN缓冲层生长的工序，和
在所述第二AlN缓冲层上使第III族氮化物半导体层生长的工序；
所述Si基板的电阻率为100Ωcm以上，所述Si基板含有H作为杂质元素，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的H的浓度为1×1015～1×1018atoms/cm3。
42.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上在900～1200℃的生长温度下使AlN缓冲层生长的工序，和
在所述AlN缓冲层上使第III族氮化物半导体层生长的工序；
所述Si基板的电阻率为100Ωcm以上，
所述Si基板含有选自C、Ge、Sn、O、H和第V族元素的一种杂质元素，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的所述杂质元素的浓度为1×1012～1×1020atoms/cm3；
比所述表层部深的区域所含的所述杂质元素的浓度比所述表层部低。
43.根据权利要求42所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为C，所述表层部所含的所述杂质元素的浓度为1×1014～1×1017atoms/cm3。
44.根据权利要求42所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为Ge或Sn，所述表层部所含的所述杂质元素的浓度为1×1014～1×1020atoms/cm3。
45.根据权利要求42所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为O，所述表层部所含的所述杂质元素的浓度为1×1015～5×1018atoms/cm3。
46.根据权利要求42所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为H，所述表层部所含的所述杂质元素的浓度为1×1015～5×1018atoms/cm3。
47.根据权利要求42所述的第III族氮化物半导体基板的制备方法，其中，所述杂质元素为选自N、P、As和Sb的至少一种第V族元素，所述表层部所含的所述杂质元素的浓度为1×1012～1×1019atoms/cm3，比所述表层部深的区域所含的所述杂质元素的浓度为1×1014atoms/cm3以下。
48.根据权利要求42所述的第III族氮化物半导体基板的制备方法，其中，所述Si基板中的所述杂质元素具有从所述表面朝向基板内部减少的浓度梯度。
49.根据权利要求42～48中任一项所述的第III族氮化物半导体基板的制备方法，其中，在使所述第III族氮化物半导体层生长之前，还具备在900～1450℃下热处理已使所述AlN缓冲层生长的所述Si基板的工序。
50.根据权利要求42～48中任一项所述的第III族氮化物半导体基板的制备方法，其中，所述Si基板具有从单晶硅的(111)面向<112>方向在0.1～1.5°的范围内倾斜的主面。
51.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上在900～1200℃的生长温度下使AlN缓冲层生长的工序，和
在所述AlN缓冲层上使第III族氮化物半导体层生长的工序；
所述Si基板的电阻率为100Ωcm以上，
所述Si基板含有杂质元素，
所述杂质元素为C，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的所述杂质元素的浓度为1×1014～1×1017atoms/cm3。
52.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上在900～1200℃的生长温度下使AlN缓冲层生长的工序，和
在所述AlN缓冲层上使第III族氮化物半导体层生长的工序；
所述Si基板的电阻率为100Ωcm以上，
所述Si基板含有杂质元素，
所述杂质元素为Ge或Sn，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的所述杂质元素的浓度为1×1014～1×1020atoms/cm3。
53.第III族氮化物半导体基板的制备方法，其特征在于，所述制备方法具备：
在Si基板上在900～1200℃的生长温度下使AlN缓冲层生长的工序，和
在所述AlN缓冲层上使第III族氮化物半导体层生长的工序；
所述Si基板的电阻率为100Ωcm以上，
所述Si基板含有杂质元素，
所述杂质元素为H，至少距离所述Si基板表面的深度为0.5～10μm的表层部所含的所述杂质元素的浓度为1×1015～5×1018atoms/cm3。
CN201880082554.7A 2017-12-19 2018-10-02 第iii族氮化物半导体基板的制备方法 Active CN111527587B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017243117 2017-12-19
JP2017-243117 2017-12-19
PCT/JP2018/036851 WO2019123763A1 (ja) 2017-12-19 2018-10-02 Ｉｉｉ族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN111527587A CN111527587A (zh) 2020-08-11
CN111527587B true CN111527587B (zh) 2023-11-21

Family

ID=66994607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880082554.7A Active CN111527587B (zh) 2017-12-19 2018-10-02 第iii族氮化物半导体基板的制备方法

Country Status (7)

Country Link
US (2) US20210151314A1 (zh)
EP (1) EP3731260A4 (zh)
JP (1) JP6933265B2 (zh)
KR (1) KR102374879B1 (zh)
CN (1) CN111527587B (zh)
TW (1) TWI699462B (zh)
WO (1) WO2019123763A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513206B1 (ko) * 2018-05-23 2023-03-23 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
WO2022038826A1 (ja) * 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
CN113394316A (zh) * 2021-06-15 2021-09-14 厦门士兰明镓化合物半导体有限公司 深紫外发光元件及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
KR20090081879A (ko) * 2008-01-25 2009-07-29 삼성전자주식회사 질화물 반도체 기판의 제조방법
JP2010251743A (ja) * 2009-03-27 2010-11-04 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
CN102714145A (zh) * 2009-03-27 2012-10-03 同和控股（集团）有限公司 第iii族氮化物半导体生长基板、第iii族氮化物半导体外延基板、第iii族氮化物半导体元件和第iii族氮化物半导体自立基板、及它们的制造方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
CN104201196A (zh) * 2014-08-13 2014-12-10 中国电子科技集团公司第五十五研究所 表面无微裂纹的Si基III族氮化物外延片
CN105493241A (zh) * 2013-08-09 2016-04-13 同和电子科技有限公司 第iii族氮化物半导体外延基板和第iii族氮化物半导体发光元件以及它们的制造方法
KR20160061340A (ko) * 2013-09-23 2016-05-31 울트라테크 인크. 실리콘 기판들 상에 디바이스 품질 갈륨 질화물층들을 형성하기 위한 방법 및 장치
KR20160063360A (ko) * 2013-09-24 2016-06-03 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼의 제조 방법
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびＧａＮテンプレート

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
JP2003086837A (ja) 2001-09-14 2003-03-20 Sharp Corp 窒化物半導体素子とその製造方法
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
JP4727169B2 (ja) * 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
JP4679810B2 (ja) 2003-08-27 2011-05-11 日本碍子株式会社 エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
JP2006351641A (ja) * 2005-06-13 2006-12-28 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
JP5649005B2 (ja) * 2009-03-03 2015-01-07 宇部興産株式会社 発光素子形成用複合基板、発光ダイオード素子及びその製造方法
JP5112370B2 (ja) * 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
TW201039381A (en) * 2009-04-29 2010-11-01 Applied Materials Inc Method of forming in-situ pre-GaN deposition layer in HVPE
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5548905B2 (ja) * 2010-08-30 2014-07-16 古河電気工業株式会社 窒化物系化合物半導体素子およびその製造方法
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US8778783B2 (en) * 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US8399367B2 (en) * 2011-06-28 2013-03-19 Nitride Solutions, Inc. Process for high-pressure nitrogen annealing of metal nitrides
JP5179635B1 (ja) 2011-09-26 2013-04-10 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
EP2832900B8 (en) * 2012-03-28 2019-09-11 Kabushiki Kaisha Toyota Chuo Kenkyusho Laminated substrate of silicon single crystal and group iii nitride single crystal with off angle
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
TW201438270A (zh) * 2013-03-25 2014-10-01 Tekcore Co Ltd 降低氮化鎵之缺陷密度的成長方法
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
KR102098250B1 (ko) * 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
WO2015134135A1 (en) * 2014-03-05 2015-09-11 Applied Materials, Inc. Critical chamber component surface improvement to reduce chamber particles
FR3026557B1 (fr) * 2014-09-26 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage d'un semi-conducteur a base de gan
US20160293399A1 (en) * 2015-04-03 2016-10-06 Hermes-Epitek Corp. Semiconductor multilayer structure and fabrication method thereof
CN107615447B (zh) * 2015-05-29 2021-01-19 美国亚德诺半导体公司 具有陷阱富集区域的氮化镓设备
US9627473B2 (en) * 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
CN105336579B (zh) * 2015-09-29 2018-07-10 安徽三安光电有限公司 一种半导体元件及其制备方法
JP2016154221A (ja) * 2016-01-18 2016-08-25 住友電気工業株式会社 半導体基板および半導体装置
CN105609603A (zh) * 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
PL3460858T3 (pl) * 2017-09-20 2020-11-16 Instytut Technologii Materialów Elektronicznych Sposób wytwarzania kolumnowych struktur elektroluminescencyjnych UV i struktury wytworzone tym sposobem

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
KR20090081879A (ko) * 2008-01-25 2009-07-29 삼성전자주식회사 질화물 반도체 기판의 제조방법
JP2010251743A (ja) * 2009-03-27 2010-11-04 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
CN102714145A (zh) * 2009-03-27 2012-10-03 同和控股（集团）有限公司 第iii族氮化物半导体生长基板、第iii族氮化物半导体外延基板、第iii族氮化物半导体元件和第iii族氮化物半导体自立基板、及它们的制造方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
CN105493241A (zh) * 2013-08-09 2016-04-13 同和电子科技有限公司 第iii族氮化物半导体外延基板和第iii族氮化物半导体发光元件以及它们的制造方法
KR20160061340A (ko) * 2013-09-23 2016-05-31 울트라테크 인크. 실리콘 기판들 상에 디바이스 품질 갈륨 질화물층들을 형성하기 위한 방법 및 장치
KR20160063360A (ko) * 2013-09-24 2016-06-03 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼의 제조 방법
CN104201196A (zh) * 2014-08-13 2014-12-10 中国电子科技集团公司第五十五研究所 表面无微裂纹的Si基III族氮化物外延片
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびＧａＮテンプレート

Also Published As

Publication number Publication date
KR102374879B1 (ko) 2022-03-15
EP3731260A4 (en) 2021-12-22
EP3731260A1 (en) 2020-10-28
US20240071756A1 (en) 2024-02-29
TWI699462B (zh) 2020-07-21
WO2019123763A1 (ja) 2019-06-27
TW201928131A (zh) 2019-07-16
KR20200069377A (ko) 2020-06-16
JPWO2019123763A1 (ja) 2020-12-17
US20210151314A1 (en) 2021-05-20
CN111527587A (zh) 2020-08-11
JP6933265B2 (ja) 2021-09-08

Similar Documents

Publication Publication Date Title
CN111527587B (zh) 第iii族氮化物半导体基板的制备方法
JP5378829B2 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
US6989287B2 (en) Method for producing nitride semiconductor, semiconductor wafer and semiconductor device
KR20080092253A (ko) Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법
JPH09134878A (ja) 窒化ガリウム系化合物半導体の製造方法
US8039130B2 (en) Method of forming group-III nitride crystal, layered structure and epitaxial substrate
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2005210084A (ja) エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板
KR20110015009A (ko) 질소 화합물 반도체 기판의 제조 방법 및 질소 화합물 반도체 기판, 단결정 ＳｉＣ 기판의 제조 방법 및 단결정 ＳｉＣ 기판
JP4940928B2 (ja) 窒化物半導体の製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
KR102513206B1 (ko) Ⅲ족 질화물 반도체 기판의 제조 방법
JP2004533725A (ja) 半導体層成長方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP3785059B2 (ja) 窒化物半導体の製造方法
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
KR20100105073A (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
JPH0529653A (ja) 半導体素子
JP5510467B2 (ja) 窒化物半導体の製造方法
JPH09293678A (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子
KR20000074495A (ko) 질화물 반도체 제조방법
JPH09188598A (ja) 窒化ガリウム単結晶薄膜の製造方法
JP2010028147A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant