KR20090081879A - 질화물 반도체 기판의 제조방법 - Google Patents

질화물 반도체 기판의 제조방법 Download PDF

Info

Publication number
KR20090081879A
KR20090081879A KR1020080008030A KR20080008030A KR20090081879A KR 20090081879 A KR20090081879 A KR 20090081879A KR 1020080008030 A KR1020080008030 A KR 1020080008030A KR 20080008030 A KR20080008030 A KR 20080008030A KR 20090081879 A KR20090081879 A KR 20090081879A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
aln
semiconductor substrate
buffer layer
Prior art date
Application number
KR1020080008030A
Other languages
English (en)
Other versions
KR101281684B1 (ko
Inventor
박성수
윤대호
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020080008030A priority Critical patent/KR101281684B1/ko
Priority to US12/216,743 priority patent/US7915150B2/en
Publication of KR20090081879A publication Critical patent/KR20090081879A/ko
Application granted granted Critical
Publication of KR101281684B1 publication Critical patent/KR101281684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

질화물반도체 기판의 제조방법에 관해 기술된다. 기판 제조방법은 Si 기판을 이용하며 질화물반도체은 AlN의
Figure 112008006434313-PAT00001
면, 즉 결정면(crystallographic plane)에 대해 이루어진다. AlN은 Si 기판의 (100) 면에 형성되며, 열처리에 의해
Figure 112008006434313-PAT00002
면을 을 가진다. 본 발명의 제조방법은 저렴한 (100) Si 기판을 이용하므로 제품 단가를 낮출 수 있고, 대구경의 질화물반도체 기판을 용이하게 얻을 수 있다.
질화물, 반도체, 성장

Description

질화물 반도체 기판의 제조방법{Fabrication method of nitride semiconductor substrate}
질화물 반도체 기판의 제조방법에 관해 개시된다.
GaN 반도체 등 질화물 반도체는 전자산업을 진일보시킬 수 있는 재료로 기대되고 있다. 이는 질화물 반도체가 가진 고유의 뛰어난 물리, 화학적 특성에 기인한다. 즉, 기존의 Si 반도체나 GaAs 화합물 반도체와는 달리 GaN는 직접 천이형의 밴드갭 구조를 가지면서 In 이나 Al의 합금을 통해 1.9 ~ 6.2eV 까지 밴드갭 조절이 가능함으로 광소자로서의 이용 가치가 매우 높다. 또한 GaN 는 항복 전압이 높고 고온에서도 안정하기 때문에 기존의 재료들로는 구현하지 못하는 고출력 소자나 고온 전자 소자등 여러 분야에 유용하다. 예를 들어 풀 컬러 디스플레이(Full color display)를 이용하는 대형 전광판이나, 신호등, 광기록 매체의 광원, 자동차 엔진의 고출력 트랜지스터 등이 있다.
종래 GaN 계 반도체 소자, 예를 들어 질화물 반도체 레이저 다이오드는 일반적으로 c-면(plane) GaN 기판 위에 구현되었다. 그러나 c-면은 극성면(polar plane)으로 알려져 있고, 분극화(polarization)에 의해 형성된 내부 전기장의 영향 으로 전자(electron)과 정공(hole)의 결합 확률이 감소될 수 있으며, 결국 상기 레이저 다이오드의 발광효율이 낮아질 수 있다. 이러한 문제를 해결하기 위해 종래에는 사파이어(sapphire)의 r-면 위에 a-면 GaN 을 결정성장(epitaxial growth) 시킴으로써 반도체 디바이스를 구현했지만 r-면 사파이어 기판의 (11-20) 면과 a-면 GaN의 (1-100) 면과의 격자부정합(lattice mismatch)이 16.2% 정도로 상당히 크기 때문에, r-면 사파이어가 단가가 비쌀 뿐만 아니라 위에 적층된 a-면 GaN 층에 스트레인(strain)에 의한 결함이 우려된다.
예시적 실시예(Examplary ebmodiment)는 저렴 비용으로 양질의 질화물 반도체 기판을 제조하는 방법을 제시한다.
다른 예시적 실시예는 Si 기판 위에 비극성(non-polar) GaN epitaxial layer (m-plane) 을 성장시키기 위한 버퍼층의 제조방법을 제시한다.
예시적 실시예에 따른 질화물 반도체 기판 제조방법은:
Si 기판의 (100) 면에
Figure 112008006434313-PAT00003
면을 가지는 육방정계 버퍼층(Hexagonal buffer layer)을 형성하는 단계;
상기 버퍼층 위에
Figure 112008006434313-PAT00004
면을 가지는 질화물 반도체 층을 성장(Epitaxial growth )하는 단계; 를 포함한다.
상기 버퍼층은 AlN, TiN, HfN, GaN, InN 또는 ZrN 중의 어느 하나의 물질을 포함할 수 있다. 상기 버퍼층의 형성 단계는 비정질층 형성 단계와 비정질층의 열처리에 의한 결정화 단계를 포함할 수 있다. 비정질층은 물리적 증착(Physical Vapor deposition, PVD)에 의해 200~1500 Å 범위의 두께로 형성될 수 있으며, 이 경우 버퍼층이 형성되는 과정에서 Si 기판의 온도는 100 ℃ 이하일 수 있다. 물리적 증착을 위한 전구체(precusor)로는 순금속이나 질화물이 사용될 수 있다. 비정질층의 결정화시 열처리는 900 ℃ ~ 950 ℃ 범위 내에서 30분 ~ 60분 동안 진행될 수 있으며, 분위기 가스로는 질소 또는 암모니아 가스가 사용될 수 있다. 분위기 가스로 암모니아 가스 사용하는 경우, 암모니아 분위기 가스는 600 ℃ 에서 주입될 수 있다.
다른 예시적 실시예에 따른 질화물 반도체 기판 제조방법은:
Si 기판의 (100) 면에 비정질 AlN 층을 증착하는 단계;
상기 비정질 AlN을 열처리하여
Figure 112008006434313-PAT00005
면을 가지는 AlN 결정층을 형성하는 단계; 그리고
상기 AlN 결정막 위에
Figure 112008006434313-PAT00006
면을 가지는 GaN 을 결정성장하는 단계; 를 포함한다.
상기 비정질 AlN 층을 형성하는 단계는 AlN 층은 200~1500 Å 범위의 두께를 가지도록 조절된다.
AlN 결정층을 형성하는 단계는 900 ℃ ~ 950 ℃ 범위 내에서 30분 ~ 60 분동안의 열처리 과정을 포함한다.
본 발명의 예시적 실시예는 Si 기판을 이용하여 대구경의 질화물 반도체 기판을 염가로 제조할 수 있는 방법을 개시한다.
질화물 반도체층의 제조 단계는 Si 기판 (100) 면에
Figure 112008006434313-PAT00007
질화물 버퍼층을 형성한 후, 질화물 버퍼층 위에
Figure 112008006434313-PAT00008
질화물 반도체층을 성장시킨다.
도 1은 본 발명에 따른 예시적 실시예에 따른 Si 기판(10)과 이 위에 형성된 육방정계 질화물 버퍼층(20)과 육방정계 질화물 반도체층(30)을 적층 구조를 보인다.
본 발명의 예시적 실시예에 따르면
Figure 112008006434313-PAT00009
질화물 버퍼층(20)이 Si 기판(10)의 (100) 면에 형성된다. 그리고 질화물 반도체층(30)은 질화물 버퍼층(20)의
Figure 112008006434313-PAT00010
면 상에 성장된다. (100) 면을 가지는 Si 기판(10)은 종래에 질화물 반도체 제조에 사용하던 SiC 기판이나 사파이어 기판에 비해 저렴하며 또한 구경 또한 크다.
상기 버퍼층은 육방정계
Figure 112008006434313-PAT00011
면의 구현이 가능한 AlN, TiN, HfN, GaN, InN 또는 ZrN 중의 어느 하나의 물질을 포함할 수 있다. 본 발명의 모범적 실시예는 버퍼층(20)을 AlN 으로 형성한다. 버퍼층의 형성 단계는 AlN, TiN, HfN, GaN, InN 또는 ZrN 증착하여 비정질층을 얻는 단계와 이를 열처리하여 결정화하는 단계를 포함한다. 비정질 질화물 버퍼층을 형성하는 방법으로 물리적 증착(PVD)이 이용될 수 있다. 비정질 질화물 버퍼층의 두께는 200~1500 Å 범위내로 조절할 수 있으며, 증착시 기판은 저온, 예를 들어 100 ℃ 이하를 유지할 수 있다. 물리적 증착을 위한 전구체(precusor)로는 일반적인 순금속이나 질화물이 사용될 수 있다. 비정질 질화물을 결정화하는 과정에서 비정질 질화물의 열처리는 900 ℃ ~ 950 ℃ 범위 내에서 30분 ~ 60분 동안 진행될 수 있다. 분위기 가스로는 질소 또는 암모니아 가스가 사용될 수 있으며, 암모니아 가스는 증착 챔버의 온도를 600 ℃ 유지하는 상태에서 주입할 수 있다.
이하에서는 질화물 버퍼층의 재료로 AlN, 그리고 결정성장 대상 물질로 GaN 을 이용함으로써 AlN 버퍼층 위에 GaN 반도체 층의 성장방법이 설명된다.
첫 번째 단계로서, Si (100) 기판을 세척(cleaning)한다. 이 과정은 산화막과 유기물 등의 원치 않는 물질은 제거하여 결정성장(epitaxial growth)에서 부정적인 요소를 제거하는 것이다. 세척 과정은 세정제를 달리하는 여러 단계의 초음파 세척 과정을 포함할 수 있는데, 예를 들어 첫번째 세정에서 hydrofluoric acid(HF), 두번째 세정에서 trichloroethylene(TCE), 그리고 세번째 세정에서 ethanol 등을 이용한다. 이 과정에서 Si 기판에 존재하는 자연 산화막과 유기물이 제거된다.
두번째 단계로, Si 기판의 (100) 면에 스퍼터링 드의 PVD에 의해 비정질 질화 알루미늄 (AlN)을 증착한다. 비정질 AlN의 두께는 200~1500Å 정도가 되도록 증착 두께가 조절되는 것이 필요하다.
마지막 단계는 상기 얻어진 비정질의 버퍼층을 질소나 암모니아 분위기 내에서 900 ℃ 내지 950 ℃에서 30분 내지 60 분 동안 열처리 한다. 열처리 시간이 짧거나 온도 너무 낮을 경우에 결정화가 분완전하게 진행될 있고, 반대로 열처리 시간과 온도가 과하게 길거나 높은 경우 준안정한 결정구조인 m-plane에서 안정한 결정구조인 c-plane으로 옮겨갈 수 있고 따라서 적절한 온도 및 시간 제어가 필요하다. 이때에 즉, 시간 및 온도들을 적절히 조절하면서 결정화를 진행함으로써 AlN 결정의 우선성장 방향이 c-plane 방향이 되도록 한다.
도 2a 내지 도 2c 를 참조하면서 GaN 반도체 기판의 제조방법의 단계별 공정 을 구체적으로 설명한다.
도 2a에 도시된 바와 같이, Si 기판을 습식 크리닝에 의해 산화물 및 유기물등을 제거한다. HF를 이용해 먼저 기판 표면의 자연 산화막을 제거하고 TCE와 ethanol으로 유기물을 제거한다. 각 단계는 약 10분씩 초음파 세정에 의해 진행된다.
도 2b에 도시된 바와 같이, Si 기판(10)의 (100) 면 위에 PVD에 의해 비정질 AlN (a-AlN)을 증착한다. AlN 증착 전에 알곤 플라즈마를 이용한 건식 세척을 100mtorr에서 10분 수행한다. 예시적 실시예는 PVD로서 RF sputtering 을 이용했는데 40℃ 이하, 7×10-7 torr 이하의 베이스 압력(Base pressure) 하에서 진행되며, 2:3 비율로 혼합된 질소와 알곤을 이용해 플라즈마를 생성한다. 타겟으로 Al 타겟이 이용하여 Si 기판(10)에 100nm 의 두께로 비정질 AlN 버퍼층(20a)을 형성한다. 비정질 AlN 버퍼층(20a)을 얻은 후 이를 질소 분위에서 열처리하여 결정함으로써 (1010) 면을 가지는 m-plane AlN 버퍼층(20)을 완성한다. 예시적 실시예는 열처리 온도를 900 ℃ 내지 950 ℃ 범위 내에서 30분 내지 60 분 동안 열처리를 진행한다.
도 2c에 도시된 바와 같이, 상기 AlN 버퍼층(20) 위에 일반적인 과정을 통해 GaN 을 결정 성장 시켜, 목적하는 GaN 반도체 층(30)을 얻는다. 이상과 같은 과정을 통해 저렴하면서 대구경이 Si 기판위에 m-plane GaN 을 형성할 수 있게 된다.
도 3은 본 발명에 따른 질화물 반도체 층(기판)을 제조하는 도 2a ~ 2c의 과정 등을 포괄하는 질화물 반도체 기판 제조 공정의 흐름도이다.
도 4는 Si 기판의 (100) 면에 a-AlN을 증착한 후 질소 분위기에서 여러 열처리 조건에 따른 AlN 결정의 XRD 결과를 보인다.
도 4에 도시된 바와 같이 950℃ AlN
Figure 112008006434313-PAT00012
이 나타나고 그 외 온도에서는 뚜렷한 피크가 관측되지 않음을 알 수 있다. 이러한 결과를 통해서 900 ℃ 내지 950℃ 온도 범위의 열처리를 통해서 AlN
Figure 112008006434313-PAT00013
을 얻을 수 있음을 추정할 수 있다.
도 5에 도시된 바와 같이, 900℃ 와 950℃에서 열처리함에 있어서, 열처리 시간을 60 분과 30 분으로 하였을때 AlN
Figure 112008006434313-PAT00014
이 관측되고, 열처리하지 않았을 때에는 나타나지 않음을 알 수 있다. 결과적으로 900 ℃ ~ 950 ℃ 범위 내에서 30분 ~ 60 분 동안의 열처리 과정을 통해 AlN
Figure 112008006434313-PAT00015
을 얻을 수 있음을 알 수 있다. 여기에서 열처리 온도나 시간은 AlN 버퍼층의 두께에 의존하였다. 위와 같이 AlN
Figure 112008006434313-PAT00016
위에 질화물 반도체, 예를 들어 GaN을 성장시키게 되면 m-plane의 비극성 (Non polar) GaN
Figure 112008006434313-PAT00017
을 얻을 수 있을 것이다. 질화물 버퍼층의 다른 재료로서는 AlN, TiN, HfN, GaN, InN 또는 ZrN 이 있다. 그리고 질화물 버퍼층에 성장되는 질화물 반도체 재료로는 Ga, Al, In 또는 이들의 합금을 포함할 수 있다.
도 1은 본 발명의 예시적 실시예에 따른 질화물 반도체 기판의 단면도이다.
도 2a 내지 도 2c는 본 발명의 예시적 실시예에 따른 질화물 반도체 기판의 제조 공정을 단계적으로 보인다.
도 3은 본 발명의 본 발명의 예시적 실시예에 따른 질화물 반도체 기판의 제조 공정 흐름도이다.
도 4는 본 발명의 본 발명의 예시적 실시예에 따라 다른 온도 조건 별 AlN 결정층의 XRD 패턴이다.
도 5는 본 발명의 본 발명의 예시적 실시예에 따라 열처리 시간 조건 별 AlN 결정층의 XRD 패턴이다.

Claims (15)

  1. Si 기판의 (100) 면에
    Figure 112008006434313-PAT00018
    면을 가지는 육방정계 버퍼층(Hexagonal buffer layer)을 형성하는 단계;
    상기 버퍼층 위에
    Figure 112008006434313-PAT00019
    면을 가지는 질화물 반도체 층을 성장(Epitaxial growth )하는 단계; 를 포함하는 질화물 반도체 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 버퍼층은 AlN, TiN, HfN, GaN, InN 또는 ZrN 중의 어느 하나의 물질을 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 버퍼층의 형성 단계는 비정질층 형성 단계와 비정질층의 열처리에 의한 결정화 단계를 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 비정질층은 물리적 증착(Physical Vapor deposition, PVD)에 의해 형성하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 버퍼층은 200~1500 Å 범위 내의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  6. 제 3 항에 있어서,
    비정질층의 결정화시 열처리는 900 ℃ ~ 950 ℃ 범위 내에서 실시하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 열처리는 30분 내지 60 분 동안 진행하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  8. 제 1 항 내지 제 7 항 중의 어느 한 항에 있어서,
    상기 질화물 반도체층은 Ga, Al, In 또는 이들의 합금을 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  9. 제 8 항에 있어서,
    상기 버퍼층은 AlN, TiN, HfN, GaN, InN 또는 ZrN 중의 어느 하나의 물질을 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  10. 제 1 항에 있어서,
    상기 버퍼층은 AlN 이며, 질화물 반도체층은 GaN 인 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  11. Si 기판의 (100) 면에 비정질 AlN 층을 증착하는 단계;
    상기 비정질 AlN을 열처리하여
    Figure 112008006434313-PAT00020
    면을 가지는 AlN 결정층을 형성하는 단계; 그리고
    상기 AlN 결정층 위에
    Figure 112008006434313-PAT00021
    면을 가지는 GaN 을 결정성장하는 단계; 를 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 AlN 결정층의 형성 단계는 비정질층 형성 단계와 비정질층의 열처리에 의한 결정화 단계를 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 AlN 결정층은 200~1500 Å 범위 내의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 비정질 AlN의 결정화시 열처리는 900 ℃ ~ 950 ℃ 범위 내에서 실시하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 열처리는 30분 내지 60 분 동안 진행하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
KR1020080008030A 2008-01-25 2008-01-25 질화물 반도체 기판의 제조방법 KR101281684B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080008030A KR101281684B1 (ko) 2008-01-25 2008-01-25 질화물 반도체 기판의 제조방법
US12/216,743 US7915150B2 (en) 2008-01-25 2008-07-10 Method of manufacturing nitride semiconductor substrate using epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080008030A KR101281684B1 (ko) 2008-01-25 2008-01-25 질화물 반도체 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090081879A true KR20090081879A (ko) 2009-07-29
KR101281684B1 KR101281684B1 (ko) 2013-07-05

Family

ID=40899667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080008030A KR101281684B1 (ko) 2008-01-25 2008-01-25 질화물 반도체 기판의 제조방법

Country Status (2)

Country Link
US (1) US7915150B2 (ko)
KR (1) KR101281684B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013163323A1 (en) * 2012-04-26 2013-10-31 Applied Materials, Inc. Pvd buffer layers for led fabrication
KR20200069377A (ko) * 2017-12-19 2020-06-16 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
KR20230033592A (ko) 2021-08-31 2023-03-08 고려대학교 산학협력단 반도체 기판 및 반도체 박막 증착 장치
KR20230055956A (ko) 2021-10-19 2023-04-26 고려대학교 산학협력단 발광소자-박막트랜지스터 인테그레이션 구조

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
KR102608902B1 (ko) 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
KR20180069403A (ko) 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
CN108573853B (zh) * 2017-03-09 2021-01-29 合肥彩虹蓝光科技有限公司 一种GaN基HEMT器件外延结构及其生长方法
US11699586B2 (en) * 2019-08-13 2023-07-11 Enkris Semiconductor, Inc. Method of manufacturing nitride semiconductor substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959136A (en) * 1986-09-17 1990-09-25 Eastman Kodak Company Method for making an amorphous aluminum-nitrogen alloy layer
US6743300B2 (en) * 2002-01-15 2004-06-01 Donald Gray Multistep single chamber parts proceeding method
JP3948960B2 (ja) 2002-01-16 2007-07-25 東京エレクトロン株式会社 超音波洗浄装置
US20080223434A1 (en) * 2007-02-19 2008-09-18 Showa Denko K.K. Solar cell and process for producing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013163323A1 (en) * 2012-04-26 2013-10-31 Applied Materials, Inc. Pvd buffer layers for led fabrication
US9396933B2 (en) 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US11011676B2 (en) 2012-04-26 2021-05-18 Applied Materials, Inc. PVD buffer layers for LED fabrication
KR20200069377A (ko) * 2017-12-19 2020-06-16 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
CN111527587A (zh) * 2017-12-19 2020-08-11 胜高股份有限公司 第iii族氮化物半导体基板的制备方法
CN111527587B (zh) * 2017-12-19 2023-11-21 胜高股份有限公司 第iii族氮化物半导体基板的制备方法
KR20230033592A (ko) 2021-08-31 2023-03-08 고려대학교 산학협력단 반도체 기판 및 반도체 박막 증착 장치
KR20230055956A (ko) 2021-10-19 2023-04-26 고려대학교 산학협력단 발광소자-박막트랜지스터 인테그레이션 구조

Also Published As

Publication number Publication date
US20090191695A1 (en) 2009-07-30
US7915150B2 (en) 2011-03-29
KR101281684B1 (ko) 2013-07-05

Similar Documents

Publication Publication Date Title
KR101281684B1 (ko) 질화물 반도체 기판의 제조방법
JP4249184B2 (ja) 窒化物半導体成長用基板
CN102714145B (zh) 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
TWI575772B (zh) 沉積iii族氮化物半導體薄膜的方法
JP2006523033A (ja) シリコン上に単結晶ＧａＮを成長させる方法
KR20080010261A (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
JPH10163114A (ja) 半導体装置およびその製造方法
KR20090023198A (ko) Ⅲ족 질화물 반도체와 그 제조 방법
TW201413787A (zh) 用以生產三族氮化物半導體之方法
JP4301592B2 (ja) 窒化物半導体層付き基板の製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2004111883A (ja) 薄膜素子およびその製造方法
JP3353527B2 (ja) 窒化ガリウム系半導体の製造方法
US20110062437A1 (en) Method for growing non-polar m-plane epitaxial layer of wurtzite semiconductors on single crystal oxide substrates
KR100243623B1 (ko) 에피택셜 웨이퍼 및 이의 제조방법
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2003178976A (ja) 半導体装置およびその製造方法
KR20090081693A (ko) 질화물 반도체 및 그 제조 방법
JP2002274997A (ja) ＧａＮ系化合物半導体結晶の製造方法
JP4421830B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
KR100461505B1 (ko) 질화물 반도체 기판의 제조 방법
JP3152152B2 (ja) 化合物半導体エピタキシャルウエハ
US20230141370A1 (en) Semiconductor growth-anneal cycling

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7