KR20230033592A - 반도체 기판 및 반도체 박막 증착 장치 - Google Patents

반도체 기판 및 반도체 박막 증착 장치 Download PDF

Info

Publication number
KR20230033592A
KR20230033592A KR1020220104180A KR20220104180A KR20230033592A KR 20230033592 A KR20230033592 A KR 20230033592A KR 1020220104180 A KR1020220104180 A KR 1020220104180A KR 20220104180 A KR20220104180 A KR 20220104180A KR 20230033592 A KR20230033592 A KR 20230033592A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
semiconductor
thin film
ion beam
Prior art date
Application number
KR1020220104180A
Other languages
English (en)
Inventor
이인환
손호기
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to PCT/KR2022/012488 priority Critical patent/WO2023033428A1/ko
Publication of KR20230033592A publication Critical patent/KR20230033592A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명의 반도체 기판은 기판, 및 상기 기판 상부에 배치되는 반도체층을 포함할 수 있다. 상기 반도체층은 박막 성장 공정 단계에서 스퍼터링 방식에 추가 에너지가 공급됨으로써 증착될 수 있다. 상기 추가 에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나일 수 있다. 예를 들어, 상기 기판은 유리 기판이고, 상기 반도체층은 단일 결정면을 가지는 질화물 반도체층일 수 있다. 상기 반도체층은 상기 추가 에너지로 상기 이온빔이 사용되는 이온빔 스퍼터링에 의해 증착될 수 있다.

Description

반도체 기판 및 반도체 박막 증착 장치{SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR THIN FILM DEPOSITION DEVICE}
본 발명은 반도체 기판 및 반도체 박막 증착 장치에 관한 것으로, 보다 상세하게는 이온빔 스퍼터링을 이용하여 박막 증착 온도를 낮추고, 박막 성장 단계에서부터 단일한 결정면을 가지는 질화물 반도체층을 성장시키는 반도체 기판 및 반도체 박막 증착 장치에 관한 것이다.
GaN 반도체 등 질화물 반도체는 전자산업을 진일보시킬 수 있는 재료로 기대되고 있다. 이는 질화물 반도체가 가진 고유의 뛰어난 물리, 화학적 특성에 기인한다. 즉, 기존의 Si 반도체나 GaAs 화합물 반도체와는 달리 GaN는 직접 천이형의 밴드갭 구조를 가지면서 In 이나 Al의 합금을 통해 0.8 ~ 6.2eV 까지 밴드갭 조절이 가능하므로 발광다이오드(light emitting diode(LED)) 등의 광소자로서의 이용 가치가 매우 높다. 또한 GaN는 항복 전압이 높고 고온에서도 안정하기 때문에 기존의 재료들로는 구현하지 못하는 고출력 소자나 고온 전자 소자등 여러 분야에서 유용하다. 예를 들어 풀 컬러 디스 플레이(Full color display)를 이용하는 TV, 대형 전광판이나, 신호등, 광기록 매체의 광원, 자동차 엔진의 고출력 트랜지스터 등이 있다.
종래 질화물 반도체 단결정을 형성하는 대표적인 기술로는 MOCVD (Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법 등이 있는데 이러한 방법들에 의해 질화물 반도체 박막을 얻기 위해서는 기판 온도를 1,000 내지 1,100 ℃ 정도로 가열된 상태를 유지하여야 한다. 이에 따라, 질화물 반도체 박막이 형성되는 기판은 변형 온도가 상대적으로 높은 단결정 사파이어(Al2O3), 실리콘(Si), 실리콘 카바이드(SiC) 등으로 한정되었다. 그러나, 사파이어 기판의 경우, 6인치 이상의 대면적 웨이퍼 생산이 힘들고, 생산단가가 높아 대형 TV와 같은 대면적 디스플레이를 구현하는데 어려움이 있다. 또한, 사파이어 기판의 경우 기판의 열팽창으로 인한 기판 자체의 뒤틀림 등 열화 문제가 발생할 수 있고, 기판 위에 형성된 질화물 반도체 박막과 기판의 격자 상수(lattice constant)의 차이 및 열팽창 계수의 차이로 인한 박막의 손상이 문제될 수 있다.
특히, MOCVD 방법을 이용하여 단결정 사파이어 기판 상에 질화물 반도체 박막을 성장시키는 경우, 예컨대 마이크로 LED(Micro LED) 디스플레이 제조 과정에 LED를 유리 기판 등의 제2 기판에 전사(transfer)하는 공정이 필수적이다. LED 전사가 필요한 경우, LED 제작 및 트랜스퍼 공정 비용이 많이 소모되므로, 디스플레이의 생산 비용이 크게 증가되고, 결과적으로, 마이크로 LED 등의 발광 소자를 이용한 대형 TV의 생산 비용이 증가하게 된다.
따라서, 사파이어 기판 이외에 다른 기판에 질화물 반도체 박막을 성장시킬 수 있는 질화물 반도체의 구조 및 제조 방법이 제안되었다. 예를 들어, 한국공개특허 제10-2009-0081879호 “질화물 반도체 기판의 제조 방법”은 단일한 결정면을 가지는 Si 기판을 사용하여 단일한 결정면을 가지는 알루미늄 질화물을 성장시켜 질화물 반도체를 제작하는 제조 방법을 제안한다. 예를 들어, 한국공개특허 제10-2012-0076000호 “펄스상의 ＤＣ 바이어스 기판 적용에 의한 3족 질화물의 상온 스퍼터링 방법”은 기판 바이어스를 적용한 상온 스퍼터링 방법을 통해 성장 온도를 낮추어 결정성이 향상된 질화물 기판 제조 방법을 제안한다.
다만, 종래에 비정질 기판 또는 다결정 기판 상에서 단일한 결정면을 가지는 갈륨 질화물 반도체 박막을 성장시킨 연구 결과는 없었다.
한국공개특허 제10-2009-0081879호 “질화물 반도체 기판의 제조 방법” 한국공개특허 제10-2012-0076000호 “펄스상의 ＤＣ 바이어스 기판 적용에 의한 3족 질화물의 상온 스퍼터링 방법”
본 발명의 일 목적은 박막 성장 과정에 스퍼터링 이온빔을 제공하여 기존 공정 대비 박막의 성장 온도를 낮춘 반도체 기판을 제공하는 것이다.
본 발명의 다른 목적은 유리, 폴리이미드 등의 고분자 필름, 스테인리스 스틸 등의 기판 상에 질화물 반도체층을 직접 증착하여, 별도의 트랜스퍼 공정 없이도 마이크로 LED 디스플레이를 생산할 수 있는 반도체 기판의 제조 방법을 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 기판은 기판, 및 상기 기판 상부에 배치되는 반도체층을 포함할 수 있다. 상기 반도체층은 박막 성장 공정 단계에서 스퍼터링 방식에 추가 에너지가 공급됨으로써 증착될 수 있다. 상기 추가 에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나일 수 있다.
일 실시예에서, 상기 기판은 유리 기판이고, 상기 반도체층은 단일 결정면을 가지는 질화물 반도체층일 수 있다. 상기 반도체층은 상기 추가 에너지로 상기 이온빔이 사용되는 이온빔 스퍼터링에 의해 증착될 수 있다.
일 실시예에서, 상기 이온빔 스퍼터링에는 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나가 사용될 수 있다.
일 실시예에서, 상기 이온빔 스퍼터링에 사용되는 스퍼터링 타겟은 갈륨(Ga) 또는 갈륨 질화물(GaN) 등을 포함할 수 있다.
일 실시예에서, 상기 반도체층은 상기 박막 성장 공정 단계에서 증착 온도가 600도(℃) 이하일 수 있다.
일 실시예에서, 상기 기판은 비정질 기판 및 다결정 기판 중 적어도 하나일 수 있다.
일 실시예에서, 상기 기판은 유리 기판, 쿼츠 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.
일 실시예에서, 상기 반도체층은 다결정, 마이크로결정, 및 나노결정 중 어느 하나의 결정구조를 가지는 실리콘 반도체층일 수 있다.
일 실시예에서, 상기 반도체층은 InGaZnO 기반의 산화물 반도체층일 수 있다.
일 실시예에서, 상기 반도체층은 CuInSe2 기반 1-3-5족 화합물 반도체층일 수 있다.
일 실시예에서, 상기 기판과 상기 반도체층 사이에 배치되고, 알루미늄 질화물 및 아연 산화물로 중 적어도 하나로 구성되는 중간층을 더 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 박막 증착 장치는 기판의 상부에 스퍼터링 방식으로 단일 결정면을 가지는 질화물 반도체층을 성장시키는 박막 증착부, 및 상기 기판에 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나의 추가 에너지를 공급하는 에너지 공급부를 포함할 수 있다. 상기 에너지 공급부는 상기 박막 증착부가 상기 기판의 상부에 상기 질화물 반도체층을 성장시키는 동시에 상기 기판에 상기 추가 에너지를 공급할 수 있다.
본 발명의 실시예들에 따른 반도체 기판은 박막 성장 과정에 스퍼터링 이온빔이 추가 에너지로 공급되어 박막 증착에 필요한 에너지의 일부를 이온빔의 운동에너지로부터 제공받으므로, 기존 공정 대비 박막 성장의 온도가 낮아질 수 있다. 따라서, 본 발명에 의하면, 변형 온도가 650도(℃) 이하인 유리 기판, 쿼츠 기판, 스테인리스 스틸 기판, 및 고분자 기판이 반도체층 성막 공정에 사용 가능할 수 있다.
또한, 본 발명은 이온빔 스퍼터링을 이용하여 박막 성장 단계에서부터 단일한 결정면을 가지는 질화물 반도체 박막을 성장시킬 수 있으므로, 질화물 반도체 기판의 생산 공정이 간소화되고, 질화물 반도체 기판의 제조 비용이 감소할 수 있다.
특히, 본 발명의 실시예들에 따른 반도체 기판은 유리 기판 상에 질화물 반도체층이 직접 증착될 수 있으므로, 마이크로 LED 디스플레이 생산 공정에서 발광 소자 칩 제작과 트랜스퍼 공정이 생략될 수 있다. 따라서, LED 칩 제작과 트랜스퍼 공정에 따른 생산 비용이 감소하므로, 마이크로 LED 등의 발광 소자를 포함하는 대형 TV의 제조 비용이 크게 감소될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 반도체 기판의 단면도이다.
도 2는 도 1의 반도체 기판의 제조 방법을 나타내는 순서도이다.
도 3은 도 1의 반도체 기판을 제조하기 위한 반도체 박막 증착 장치를 나타내는 도면이다.
도 4는 박막 성장 공정 단계에서 반도체층이 증착되는 것을 나타내는 도면이다.
도 5는 박막 성장 공정 단계의 일 예시를 나타내는 개념도이다.
도 6은 도 1의 반도체 기판이 트랜스퍼 공정 없이 디스플레이 백플레인 상에서 직접 제조되는 일 예시를 나타내는 도면이다.
도 7은 중간층이 추가된 반도체 기판의 단면도이다.
도 8은 도 7의 반도체 기판의 제조 방법을 나타내는 순서도이다.
도 9는 사파이어 기판에서 추가 에너지의 유무에 따른 반도체층의 성장을 비교하는 XRD 분석 그래프이다.
도 10은 도 9의 XRD 분석 그래프에 대응되는 반도체층을 나타내는 광학 이미지이다.
도 11은 유리 기판에서 추가 에너지의 유무에 따른 반도체층의 성장을 비교하는 XRD 분석 그래프이다.
도 12는 도 11의 XRD 분석 그래프에 대응되는 반도체층을 나타내는 광학 이미지이다.
도 13은 본 발명의 스퍼터링 방식에 추가 에너지가 가하는 방식과 기존의 MOCVD 방식의 반도체층을 비교하는 그래프이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예들에 따른 반도체 기판(10)의 단면도이고, 도 2는 도 1의 반도체 기판(10)의 제조 방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 반도체 기판(10)은 기판(100), 및 기판(100) 상부에 배치되는 반도체층(200)을 포함할 수 있다.
일 실시예에서, 상기 반도체층(200)은 단일 결정면을 가지는 질화물 반도체층일 수 있다.
다만, 후술하는 본 발명의 반도체층(200)이 질화물 반도체층에 한정되는 것은 아니다.
예를 들어, 상기 반도체층(200)은 다결정, 마이크로결정, 및 나노결정 중 어느 하나의 결정구조를 가지는 실리콘 반도체층일 수 있다.
예를 들어, 상기 반도체층(200)은 InGaZnO 기반의 산화물 반도체층일 수 있다.
예를 들어, 상기 반도체층(200)은 CuInSe2 기반 1-3-5족 화합물 반도체층일 수 있다.
반도체층(200)을 증착하는 종래의 대표적인 기술로는 MOCVD(Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법 등이 있다. 이러한 종래의 방법들에 의해 반도체층(200)을 증착하기 위해서는 기판(100) 온도를 1,000도(℃) 내지 1,100도(℃) 정도로 가열된 상태를 유지하여야 한다.
따라서, MOCVD(Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법을 사용하는 경우, 반도체 박막이 형성되는 기판(100)은 변형 온도가 상대적으로 높은 단결정 사파이어(Al2O3), 실리콘(Si), 실리콘 카바이드(SiC) 등으로 한정되었다.
그러나, 이들 기판(100)은 12인치 이상의 대면적 웨이퍼 생산이 힘들고, 생산 단가가 높아 대형 TV와 같은 대면적 디스플레이를 구현하는데 어려움이 있다.
또한, 사파이어 기판 상에 반도체 박막을 성장시키는 경우, 마이크로 LED(Micro LED) 제조 과정에 발광 소자를 유리 기판에 전사하는 트랜스퍼 공정이 필수적이므로, 트랜스퍼 공정에 따른 마이크로 LED의 생산 비용이 크게 증가되는 문제가 있다.
이러한 문제를 해결하기 위하여, 본 발명에 따른 반도체 기판(10)에 포함된 반도체층(200)은 스퍼터링 방식에 추가 에너지가 가해지는 방식으로 증착될 수 있다.
도 2를 참조하면, 본 발명의 반도체 기판(10)은 스퍼터링 방식으로 질화물 박막을 성장시키는 단계(S110) 및 반도체층(200)에 이온빔을 조사하는 단계(S120) 통해 제조될 수 있다.
일 실시예에서, 질화물 박막을 성장시키는 단계(S110) 및 반도체층(200)에 이온빔을 조사하는 단계(S120)는 동시에 수행될 수 있다.
즉, 상기 반도체층(200)은 박막 성장 공정 단계에서 스퍼터링 방식에 추가 에너지가 동시에 공급됨으로써 증착될 수 있다.
상기 추가 에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나일 수 있다.
예를 들어, 본 발명의 반도체 기판(10)은 박막 성장 과정에서 스퍼터링 이온빔이 제공될 수 있다.
이 경우, 반도체층(200) 증착에 필요한 에너지의 일부를 이온빔의 운동에너지로 제공받으므로, 반도체 기판(10)은 기존 공정 대비 박막의 성장 온도를 낮출 수 있다.
상기 기판(100)은 비정질 기판 및 다결정 기판 중 적어도 하나일 수 있다.
예를 들어, 상기 기판(100)은 유리 기판, 쿼츠 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.
본 발명에 의하면, 변형 온도가 650도(℃)이하인 유리 기판(100), 쿼츠 기판(100), 스테인리스 스틸 기판(100), 및 고분자 기판(100)을 단일한 결정면을 가지는 갈륨 질화물 박막을 증착하는데 사용할 수 있다.
일 실시예에서, 상기 기판(100)은 유리 기판이고, 상기 반도체층(200)은 단일 결정면을 가지는 질화물 반도체층일 수 있다.
예를 들어, 유리 기판 상에서, 질화물 반도체층이 상기 추가 에너지로 상기 이온빔이 사용되는 이온빔 스퍼터링에 의해 증착될 수 있다.
도 3은 도 1의 반도체 기판(10)을 제조하기 위한 반도체 박막 증착 장치를 나타내는 도면이고, 도 4는 박막 성장 공정 단계에서 반도체층(200)이 증착되는 것을 나타내는 도면이다.
도 3을 참조하면, 본 발명의 반도체 기판(10)은 반도체 박막 증착 장치를 이용하여 제조될 수 있다.
반도체 박막 증착 장치는 반도체 기판(10)을 제조하기 위한 복수의 구성요소를 포함할 수 있다.
예를 들어, 반도체 박막 증착 장치는 박막 증착부(1000) 및 에너지 공급부(2000)를 포함할 수 있다.
박막 증착부(1000)는 기판(100)의 상부에 스퍼터링 방식으로 단일 결정면을 가지는 질화물 반도체층을 성장시킬 수 있다.
에너지 공급부(2000)는 상기 기판(100)에 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나의 추가 에너지를 공급할 수 있다.
예를 들어, 상기 에너지 공급부(2000)는 상기 박막 증착부(1000)가 상기 기판(100)의 상부에 상기 질화물 반도체층을 성장시키는 동시에 상기 기판(100)에 상기 추가 에너지를 공급할 수 있다.
도 4에서 보듯이, 반도체 박막 증착 장치는 이온빔 스퍼터링을 이용하여 기판(100) 상에 반도체층(200)을 증착할 수 있다.
예를 들어, 박막 증착부(1000)가 기판(100)의 상부에 스퍼터링 방식으로 단일 결정면을 가지는 질화물 반도체층을 성장시킴과 동시에, 에너지 공급부(2000)가 상기 기판(100)에 상기 이온빔을 공급할 수 있다.
상기 이온빔 스퍼터링에 사용되는 스퍼터링 타겟은 갈륨(Ga) 또는 갈륨 질화물(GaN) 등을 포함할 수 있다.
예를 들어, 상기 박막 증착부(1000)는 갈륨(Ga) 및 갈륨 질화물(GaN) 중 적어도 하나를 스퍼터링 타겟으로 하여 질화물 반도체층을 성장시킬 수 있다.
상기 이온빔 스퍼터링에는 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나가 사용될 수 있다.
예를 들어, 상기 에너지 공급부(2000)는 상기 기판(100)에 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나를 포함하는 이온빔을 공급할 수 있다.
일 실시예에서, 상기 반도체층(200)은 상기 박막 성장 공정 단계에서 증착 온도가 600도(℃) 이하일 수 있다.
예를 들어, 상기 반도체층(200)은 상기 이온빔 스퍼터링에 의해 600도(℃) 이하의 온도에서, 시간당 300nm의 속도로 증착될 수 있다.
도 5는 박막 성장 공정 단계의 일 예시를 나타내는 개념도이다.
도 5에서 보듯이, 반도체 박막 증착 장치는 반도체층(200) 증착에 필요한 에너지의 일부를 열에너지가 아닌 추가 에너지(예컨대, 이온빔 에너지, 플라즈마 에너지, 및 UV 에너지)로 제공할 수 있다.
즉, 반도체 박막 증착 장치는 반도체층(200)에 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나의 추가적인 에너지를 공급함으로써, 기판 상의 반도체층(200)에 도달한 원자 및 분자의 이동도를 향상시킬 수 있다.
예를 들어, 도 5와 같이, 박막 증착부(1000)로부터 출력된 스퍼터링 타겟은 열에너지 대신 에너지 공급부(2000)로부터 출력된 이온의 운동에너지를 흡수하여 반도체층(200)에 증착될 수 있다.
이와 같이, 이온의 운동에너지에 의해 성장되고 있는 갈륨 및 질소 입자들의 표면 이동도가 증가되는 경우, 박막 결정 성장에 필요한 에너지가 상대적으로 감소하므로, 기판(100)의 온도를 낮게 유지할 수 있다.
따라서, 반도체 박막 증착 장치는 기판(100)에 가해지는 열에너지를 최소화하므로, 기존 공정 대비 반도체 기판(10)의 박막 성장 온도를 낮출 수 있다.
또한, 반도체 기판(10)은 이온빔 스퍼터링을 이용하여 박막 성장 단계에서부터 단일한 결정면을 가지는 질화물 반도체 박막을 성장시키므로, 반도체 기판(10)의 생산 공정이 간소화되고, 반도체 기판(10)의 제조 비용이 감소할 수 있다.
도 6은 도 1의 반도체 기판(10)이 트랜스퍼 공정 없이 디스플레이 백플레인(20) 상에서 직접 제조되는 일 예시를 나타내는 도면이다.
도 6에서는 상기 기판(100)은 유리 기판이고, 상기 반도체층(200)은 단일 결정면을 가지는 질화물 반도체층인 경우를 예시하였다.
도 6을 참조하면, 반도체 기판(10)은 백플레인(20) 상에 직접 제조될 수 있다.
구체적으로, 반도체 기판(10)은 질화물 박막 성장 과정에 스퍼터링 이온빔이 제공되어, 반도체층(200) 증착에 필요한 에너지의 일부를 이온빔의 운동에너지로부터 제공받을 수 있다.
따라서, 질화물 반도체층(200a)은 변형 온도가 650도(℃) 이하인 유리 기판(100a) 상에 증착될 수 있다.
도 6에서 보듯이, 질화물 반도체층(200a)이 유리 기판(100a) 상에서 직접 증착되는 경우, 사파이어 기판에서 질화물 반도체층(200a)이 증착되는 경우와 달리, 반도체 기판(10)이 백플레인(20) 상에 직접 제조될 수 있다.
따라서, 본 발명의 반도체 기판(10) 제조 방법에 의하는 경우, 마이크로 LED 디스플레이 생산 공정에서 발광 소자 칩 제작 및 발광 소자의 트랜스퍼 공정이 생략될 수 있다.
따라서, 본 발명을 적용하는 경우, 발광 소자 칩 제작 및 트랜스퍼 공정에 따른 생산 비용이 감소하므로, 대면적 4K Micro-LED TV 등 마이크로 LED를 포함하는 대형 디스플레이의 제조 비용을 획기적으로 절감할 수 있다.
도 7은 중간층(300)이 추가된 반도체 기판(10)의 단면도이고, 도 8은 도 7의 반도체 기판(10)의 제조 방법을 나타내는 순서도이다.
도 7을 참조하면, 반도체 기판(10)은 기판(100)과 반도체층(200) 사이에 배치되고, 알루미늄 질화물 및 아연 산화물로 중 적어도 하나로 구성되는 중간층(300)을 더 포함할 수 있다.
도 8에서 보듯이, 본 발명의 반도체 기판(10)은 기판(100) 상에 중간층(300)을 형성하는 단계(S210), 스퍼터링 방식으로 질화물 박막을 성장시키는 단계(S220) 및 반도체층(200)에 이온빔을 조사하는 단계(S230) 통해 제조될 수 있다.
즉, 반도체 기판(10)은, 기판(100)의 상부에 중간층(300)이 증착된 이후, 중간층(300)의 상부에 질화물 반도체층이 증착되는 공정 순서로 제조될 수 있다.
기판(100)은 비정질 기판 또는 다결정 기판일 수 있다. 예를 들어, 기판(100)은 유리 기판, 쿼츠 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.
중간층(300)은 기판(100)과 반도체층(200) 사이에 배치될 수 있다.
중간층(300)은 반도체층(200)의 증착을 용이하게 하기 위한 층일 수 있다.
예를 들어, 중간층(300)은 질화물 반도체층이 단일 결정면을 가질 수 있도록 돕는 알루미늄 질화물 또는 아연 산화물 등으로 구성될 수 있다.
상기 반도체층(200)은 중간층(300) 상부에 증착될 수 있다. 반도체층(200)은 단일 결정면을 가지는 질화물 반도체층 수 있다.
반도체층(200)은 박막 성장 공정 단계에서 이온빔이 기판(100)에 조사되는 이온빔 스퍼터링으로 증착될 수 있다.
예를 들어, 질화물 박막을 성장시키는 단계(S220) 및 반도체층(200)에 이온빔을 조사하는 단계(S230)는 동시에 수행될 수 있다.
일 실시예에 있어서, 상기 이온빔 스퍼터링에는 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나가 사용될 수 있다.
일 실시예에 있어서, 상기 이온빔 스퍼터링에 사용되는 스퍼터링 타겟은 갈륨(Ga) 또는 갈륨 질화물(GaN)을 포함할 수 있다.
반도체층(200)이 증착될 때, 박막 성장 단계에 기판(100)에 이온빔이 조사됨으로써, 성장되고 있는 갈륨 및 질소 입자들의 표면 이동도가 증가될 수 있다.
이온빔 조사에 의해 성장되고 있는 갈륨 및 질소 입자들의 표면 이동도가 증가되는 경우 박막 결정 성장에 필요한 에너지가 상대적으로 감소하므로, 기판(100)의 온도를 낮게 유지할 수 있다.
예를 들어, 이온빔 스퍼터링은 박막 성장 단계에서 기판(100)의 온도를 600도(℃) 이하로 유지할 수 있다.
도 9는 사파이어 기판에서 추가 에너지의 유무에 따른 반도체층(200)의 성장을 비교하는 XRD 분석 그래프이고, 도 10은 도 9의 XRD 분석 그래프에 대응되는 반도체층(200)을 나타내는 광학 이미지이다.
도 9를 참조하면, 이온빔이 추가 에너지로 공급되지 않은 상단의 그래프의 경우, 이온빔이 추가 에너지로 공급된 하단의 그래프 대비 GaN(101) 성장 및 GaN(002) 성장률이 낮은 것을 알 수 있다.
또한, 이온빔이 추가 에너지로 공급된 하단의 그래프의 경우, 670도(℃) 및 570도(℃)의 저온 박막 증착에서도 c축 성장이 명확하게 나타남을 확인할 수 있다.
또한, 도 10에서 보듯이, 이온빔이 추가 에너지로 공급된 하단의 광학 이미지의 경우, 이온빔이 추가 에너지로 공급되지 않은 상단의 광학 이미지 대비 평평하고 균일한 GaN 박막이 형성된 것을 확인할 수 있다.
도 11은 유리 기판에서 추가 에너지의 유무에 따른 반도체층(200)의 성장을 비교하는 XRD 분석 그래프이고, 도 12는 도 11의 XRD 분석 그래프에 대응되는 반도체층(200)을 나타내는 광학 이미지이다.
도 11을 참조하면, 본 발명의 반도체 기판(10)은 박막 성장 온도를 최소화할 수 있으므로, 반도체층(200)이 변형 온도가 650도(℃) 이하인 유리 기판 상에 증착될 수 있다.
유리 기판 상에 이온빔이 추가 에너지로 공급된 하단의 그래프의 경우, 이온빔이 추가 에너지로 공급되지 않은 상단의 그래프 대비 GaN(002)의 방향성이 증가한 것을 알 수 있다.
도 12에서 보듯이, 유리 기판 상에 이온빔이 추가 에너지로 공급된 하단의 광학 이미지의 경우, 이온빔이 추가 에너지로 공급되지 않은 상단의 광학 이미지 대비 표면이 균질하게 배열되는 것을 확인할 수 있다.
즉, 유리 기판 상에 이온빔이 추가 에너지로 공급되는 경우, 이온의 운동 에너지가 표면 원자의 확산을 촉진하므로, 반도체층(200)의 박막 표면이 균질해지는 것을 알 수 있다.
도 13은 본 발명의 스퍼터링 방식에 추가 에너지가 가하는 방식과 기존의 MOCVD 방식의 반도체층(200)을 비교하는 그래프이다.
도 13을 참조하면, 기존의 MOCVD 방식의 경우 1030도(℃)에서 박막 성장이 이루어지는 반면, 본 발명에 의하는 경우 570도(℃)의 저온에서 박막 성장이 가능함을 알 수 있다.
이와 같이, 본 발명에 의하면, 기존 공정 대비 박막 성장의 온도가 낮아지므로, 변형 온도가 650도(℃) 이하인 유리 기판, 쿼츠 기판, 스테인리스 스틸 기판, 및 고분자 기판이 반도체층(200) 성막 공정에 사용 가능할 수 있다.
한편, 본 발명의 반도체 기판(10)은 다양한 반도체 기반 어플리케이션에 적용될 수 있다.
예를 들어, 본 발명의 반도체 기판(10)은 발광다이오드(LED), 전력반도체소자, 박막트랜지스터(thin flim transistor), 태양전지 등에 적용될 수 있다.
특히, 본 발명의 반도체 기판(10)이 마이크로 LED 디스플레이에 적용되는 경우, 발광 소자 칩 제작 및 트랜스퍼 공정에 따른 생산 비용이 감소하므로, 대면적 4K Micro-LED TV 등 마이크로 LED를 포함하는 대형 디스플레이의 제조 비용을 획기적으로 절감할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
10: 반도체 기판
100: 기판
200: 반도체층
300: 중간층
1000: 박막 증착부
2000: 에너지 공급부
20: 백플레인

Claims (12)

  1. 기판; 및
    상기 기판 상부에 배치되는 반도체층을 포함하고,
    상기 반도체층은 박막 성장 공정 단계에서 스퍼터링 방식에 추가 에너지가 공급됨으로써 증착되고,
    상기 추가 에너지는,
    이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나인 것을 특징으로 하는
    반도체 기판.
  2. 제1항에 있어서,
    상기 기판은 유리 기판이고,
    상기 반도체층은 단일 결정면을 가지는 질화물 반도체층이고,
    상기 반도체층은 상기 추가 에너지로 상기 이온빔이 사용되는 이온빔 스퍼터링에 의해 증착되는 것을 특징으로 하는,
    반도체 기판.
  3. 제2항에 있어서,
    상기 이온빔 스퍼터링에는 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나가 사용되는 것을 특징으로 하는
    반도체 기판.
  4. 제2항에 있어서,
    상기 이온빔 스퍼터링에 사용되는 스퍼터링 타겟은 갈륨(Ga) 또는 갈륨 질화물(GaN) 등을 포함하는 것을 특징으로 하는
    반도체 기판.
  5. 제2항에 있어서,
    상기 반도체층은,
    상기 박막 성장 공정 단계에서 증착 온도가 600도(℃) 이하인 것을 특징으로 하는
    반도체 기판.
  6. 제1항에 있어서,
    상기 기판은,
    비정질 기판 및 다결정 기판 중 적어도 하나인 것을 특징으로 하는
    반도체 기판.
  7. 제6항에 있어서,
    상기 기판은,
    유리 기판, 쿼츠 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나인 것을 특징으로 하는
    반도체 기판.
  8. 제1항에 있어서,
    상기 반도체층은,
    다결정, 마이크로결정, 및 나노결정 중 어느 하나의 결정구조를 가지는 실리콘 반도체층인 것을 특징으로 하는,
    반도체 기판.
  9. 제1항에 있어서,
    상기 반도체층은,
    InGaZnO 기반의 산화물 반도체층인 것을 특징으로 하는,
    반도체 기판.
  10. 제1항에 있어서,
    상기 반도체층은,
    CuInSe2 기반 1-3-5족 화합물 반도체층인 것을 특징으로 하는,
    반도체 기판.
  11. 제1항에 있어서,
    상기 기판과 상기 반도체층 사이에 배치되고, 알루미늄 질화물 및 아연 산화물로 중 적어도 하나로 구성되는 중간층을 더 포함하는 것을 특징으로 하는
    반도체 기판.
  12. 기판의 상부에 스퍼터링 방식으로 단일 결정면을 가지는 질화물 반도체층을 성장시키는 박막 증착부; 및
    상기 기판에 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나의 추가 에너지를 공급하는 에너지 공급부를 포함하고,
    상기 에너지 공급부는,
    상기 박막 증착부가 상기 기판의 상부에 상기 질화물 반도체층을 성장시키는 동시에 상기 기판에 상기 추가 에너지를 공급하는 것을 특징으로 하는
    반도체 박막 증착 장치.
KR1020220104180A 2021-08-31 2022-08-19 반도체 기판 및 반도체 박막 증착 장치 KR20230033592A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/012488 WO2023033428A1 (ko) 2021-08-31 2022-08-22 반도체 기판 및 반도체 박막 증착 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210115764 2021-08-31
KR1020210115764 2021-08-31

Publications (1)

Publication Number Publication Date
KR20230033592A true KR20230033592A (ko) 2023-03-08

Family

ID=85507943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220104180A KR20230033592A (ko) 2021-08-31 2022-08-19 반도체 기판 및 반도체 박막 증착 장치

Country Status (1)

Country Link
KR (1) KR20230033592A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090081879A (ko) 2008-01-25 2009-07-29 삼성전자주식회사 질화물 반도체 기판의 제조방법
KR20120076000A (ko) 2010-12-29 2012-07-09 한국세라믹기술원 펄스상의 ｄｃ 바이어스 기판 적용에 의한 3족 질화물의 상온 스퍼터링 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090081879A (ko) 2008-01-25 2009-07-29 삼성전자주식회사 질화물 반도체 기판의 제조방법
KR20120076000A (ko) 2010-12-29 2012-07-09 한국세라믹기술원 펄스상의 ｄｃ 바이어스 기판 적용에 의한 3족 질화물의 상온 스퍼터링 방법

Similar Documents

Publication Publication Date Title
CN104428441B (zh) 由物理气相沉积形成的氮化铝缓冲层和活性层
CN101378015B (zh) Ⅲ族氮化物半导体和其制造方法
US10879062B2 (en) Group IIIA-nitride growth method and system
CN104246980A (zh) 用于led制造的pvd缓冲层
TW201349351A (zh) 於矽基板上形成ｉｉｉ／ｖ族共形層之方法
KR20150007350A (ko) Iii족 질화물 반도체 필름을 증착하는 방법
CN113206003A (zh) 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法
GB2320365A (en) Method of making a gallium nitride crystal for a semiconductor device
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP2002249400A (ja) 化合物半導体単結晶の製造方法およびその利用
CN108878588A (zh) 基于石墨烯插入层结构的氮化镓基光电探测器的制备方法
KR20230033592A (ko) 반도체 기판 및 반도체 박막 증착 장치
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
CN106847668A (zh) 一种在Ga‑极性GaN模板上生长极性交替的GaN结构的方法
Agarwal et al. Effect of growth parameters on the MOVPE of GaAs/Ge for solar cell applications
JP2013211442A (ja) 窒化物半導体エピタキシャルウェハの製造方法
JPH033233A (ja) 化合物半導体単結晶薄膜の成長方法
US20100187539A1 (en) Compound semiconductor epitaxial wafer and fabrication method thereof
WO2023033428A1 (ko) 반도체 기판 및 반도체 박막 증착 장치
WO2003056073A1 (fr) Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication
JP5954677B2 (ja) ＩＩＩ／ＶＳｉテンプレートの製造方法およびＩＩＩ／Ｖ半導体ベースの半導体部品をモノリシック集積化する方法
CN105762065B (zh) 一种高晶体质量的氮化物外延生长的方法
JP2002053398A (ja) 結晶基板
CN113517174B (zh) 一种ε-Ga2O3薄膜的制备方法及ε-Ga2O3薄膜
TWI684681B (zh) 電子裝置、發光元件、成長基板及其製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal