CN101378015B - Ⅲ族氮化物半导体和其制造方法 - Google Patents

Ⅲ族氮化物半导体和其制造方法 Download PDF

Info

Publication number
CN101378015B
CN101378015B CN2008102149034A CN200810214903A CN101378015B CN 101378015 B CN101378015 B CN 101378015B CN 2008102149034 A CN2008102149034 A CN 2008102149034A CN 200810214903 A CN200810214903 A CN 200810214903A CN 101378015 B CN101378015 B CN 101378015B
Authority
CN
China
Prior art keywords
layer
aln
iii
substrate
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102149034A
Other languages
English (en)
Other versions
CN101378015A (zh
Inventor
八百隆文
曹明焕
鸟羽隆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN101378015A publication Critical patent/CN101378015A/zh
Application granted granted Critical
Publication of CN101378015B publication Critical patent/CN101378015B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及III族氮化物半导体和其制造方法。III族氮化物半导体的制造方法，其具有下述工序：在AlN模板基板或者AlN单晶基板上形成金属层的工序，所述AlN模板基板或者AlN单晶基板是在包含蓝宝石、SiC、Si的任一者的基板上以0.1μm～10μm的厚度形成AlN单晶层而成的；将该金属层在混合了氨的气体氛围下进行加热氮化处理，形成具有大致三角锥或者三角梯形状的多个微结晶的金属氮化物层的工序；在该金属氮化层上形成III族氮化物半导体层的工序。

Description

Ⅲ族氮化物半导体和其制造方法
技术领域
本发明涉及可降低位错密度的III族氮化物半导体和其制造方法，进而，涉及从基底基板分离得到的III族氮化物独立基板。
背景技术
III族氮化物半导体作为用于制造发光装置和电子装置等的材料而被实用化，进而由于其适用于现有半导体材料所不能覆盖的领域，因而受到人们的瞩目。
在制造这些装置时，通常在基板结晶上进行III族氮化物半导体层的外延生长。对于Si或GaAs等的情况，作为上述基板结晶，大口径、低缺陷密度的晶片在工业上被制造，并进行晶格匹配类的装置制造。但是，对于III族氮化物半导体的情况，由于不存在质量优良、价格便宜的均质外延用基板，所以现状是通常不得不用蓝宝石基板等晶格常数或热膨胀系数等不同的异种基板来代替。因此，对于在蓝宝石基板上生长的III族氮化物半导体结晶，通常引入109至1010/cm2左右的位错密度。
对于蓝色LED(发光二极管)的情况，特别地，即使在上述高位错密度的状态下也可以实现高效率的发光，判定此时发光层中的In的组成波动是有利的。但是，对于作为下一代DVD用光源使用的发光波长为405nm的蓝紫激光，以与上述LED相比，相差悬殊的高电流注入密度使其运行，因而有在发光条纹中存在并形成非发光中心的位错增加，发光效率急剧降低这样的寿命恶化问题。另外，在紫外区域的发光元件中，为了形成合适的混晶组成而对于In的添加量有限制，产生与短波长元件一样的由形成非发光中心的位错导致的效率·寿命降低的问题。进而，即使对于双极型的电子装置元件，也有由于位错的存在而使漏电流增加或元件特性恶化等的问题。因此，位错密度的降低成为大的课题(高桥清监修、长谷川文夫·吉川明彦编著“ワイドギヤツプ半導体光·電子デバイス”森北出版(2006年3月))。
另一方面，需要谋求上述各种装置的特性提高，例如为了实现高功率化而需要谋求散热性的提高等。特别对于照明用途或车的前照灯用途的LED或高频率·高功率装置，这成为今后重要的研究课题。即，伴随着提高工作部位的效率并降低发热量，需要高效地使生成的热量释放。对于前者，有结晶缺陷的降低或元件结构的合理化等的对策，对于后者，同样有元件结构的合理化，或由基底基板的磨削导致的薄片化，从低热传导率的基板分离结晶层并转移至高热传导率的基板，或者使用热传导率高的基板等的对策。
典型的半导体用基板材料在室温附近的热传导率为150W/mK(Si)、50W/mK(GaAs)、42W/mK(蓝宝石)、450W/mK(SiC)，由于通常作为III族氮化物半导体使用的蓝宝石基板的热传导率低，所以作为上述对策，提出了用激光剥离法从蓝宝石基板上分离生长的结晶层的方法。另外，如果能够将热传导率良好的GaN(230W/mK)或AlN(330W/mK)作为基板使用，则可以期待在具有降低结晶缺陷的效果的同时，在散热上也是有利的，但现状有不存在质量良好、价格便宜的基板的问题(W.S.Wong等“Damage-free separationof GaN thin films from sapphiresubstrates”Appl.Phys.Lett.72(1998)P.599、”IME Cimproves GaN HEMTs”Compound Semiconductor，October(2005)P.16)。
对于在蓝宝石基板上生长的III族氮化物半导体结晶的位错密度的降低，提出了如下的方案：III族氮化物缓冲层的改良；由称作为ELO(外延横向附生，Epitaxial Lateral Overgrowth)的绝缘膜上的横方向生长导致的从基底基板上的贯穿错位的传播抑制；通过称作为PENDEO外延法的、在凹凸加工基板的凸部上面配置III族氮化物种层并从其侧面沿横方向生长成中空的方法而产生从基底基板上的贯穿位错的传播抑制等。虽然也依赖于生长膜厚，但根据这些方法可以使位错密度降低1～2个数量级左右。另外，通过用GaN进行结晶层的生长，同时进行位错之间的反应，可以引起位错的消减，使位错密度降低，因此能够用可高速外延的HVPE(氢化物气相外延，Hidride Vapor Phase Epitaxy)法进行低位错密度的厚膜结晶的开发。当生长到数百μm至1mm左右的厚度时，位错密度降低至107至106/cm2的数量级，因此特别地，能够以独立基板或模板基板用途作为目标来进行开发制造。其中，为了得到独立基板，使用如上述所示的激光剥离法，即从蓝宝石基板背面侧对表面的GaN进行248nm的准分子激光的纳秒脉冲照射，将GaN分解并使其与基板分离。此时，多有不能完全剥离整个面，或者产生裂缝等的成品率的问题，因此形成成本升高的主要原因。(天野等“サフアイア基板上III族窒化物半導体成畏における低温堆積層の効果と機構”应用物理68(1999)P.768、A.Sakai等“Defectstructure in selectively grown GaN films with low threading dislocation density”Appl.Phys.Lett.71(1997)P.2259、K.Linthicum等“Pendeoepitaxy of gallium nitride thin films”Appl.Phys.Lett.75(1999)P.196、S.K.Mathis等“Modeling of threadingdislocation in growing GaN layer”J.Crystal Growth 231(2001)P.371))。
发明内容
本发明人们提出了下述的技术方案，即，当在蓝宝石基板上以规定的条件形成特定金属种类的金属氮化物缓冲层时，在其上生长的GaN单晶层的结晶性与目前使用了AlN或者GaN低温缓冲层的蓝宝石基板上的GaN的结晶性相比，具有同等或者良好的结晶性，且选择性地对金属氮化物缓冲层进行化学蚀刻，将基底蓝宝石基板与生长层分离，可以制造独立基板或者个别半导体芯片。当在蓝宝石(0001)基板上，形成10nm至40nm厚度的金属Cr层，并在含有氨的气体氛围下以1040℃以上的温度进行氮化，或者用MOCVD法形成CrN并在其上用HVPE法使GaN生长时，可以得到下述的结果，即，形成C轴波动(Tilt：倾斜)的指标的XRD(X射线衍射)(0002)衍射的半峰全宽(FWHM：半峰全宽，Full Width at Half Maximum)为240秒至560秒左右，另外形成C面的面内旋转波动(Twist：扭曲)的指标的(10-11)或者(11-20)衍射的半峰全宽为370秒至650秒左右的范围。生长后的CrN缓冲层可以例如用过氯酸与硝酸铈铵的混合液选择性地进行蚀刻，因此能够将独立基板或者个别的半导体芯片从蓝宝石基板上分离，即可进行化学剥离。
如上述那样，发现了在蓝宝石基板上可选择蚀刻，并能够供给III族氮化物半导体结晶的生长的方法，但作为课题，可以列举结晶缺陷的进一步降低以及在利用选择蚀刻进行的基底基板与生长层的分离中所需时间的缩短。即，关于结晶缺陷，期望元件特性或寿命等的可靠性进一步提高，需要继续降低位错密度。当蓝宝石基板上的金属氮化物缓冲层为CrN，金属Cr的膜厚为15至30nm时，具有对于结晶性的最优值，当该膜厚高至45nm左右时，可以得到GaN的单晶层，但是如果超过50nm，则氮化处理后的CrN层的结晶性大幅度降低，在其上生长的GaN呈镶嵌状或多晶化。
对于化学剥离所需要的时间，CrN的膜厚厚时是有利的，但这需要与结晶性的确保进行折衷的选择，特别对于独立基板的大面积化，这是应该改善的课题。蚀刻速度由于在液体组成或液体温度、搅拌条件等方面受到影响，所以难以一概用数值表述，但当Cr成膜厚度为20nm时，对于边长为300μm的方形芯片，需要10～15分钟左右，当将2英寸口径的独立基板进行化学剥离时，需要数十小时。对于前者，作为加工时间，是可以容许的范围，但对于后者，需要进行改善。在大面积化时，有下述的问题：由于成膜的Cr膜厚的面内分布有变大的倾向，因此为了避免部分凹坑的产生或多晶化，需要考虑加工限度(process margin)，将Cr厚度条件设定在安全的一侧(适当条件的中心或稍薄)，即使对于更厚的金属氮化物缓冲层，也有实现提高结晶性维持的课题。如蓝色LED那样，对于In的组成波动有利并能够大幅阻止由位错导致的发光效率的降低的用途，有只要结晶性不变差，就不如相比于位错密度，更注重剥离性的情况，但当在蓝宝石基板上Cr层厚时，有GaN层多晶化这样大的课题。
本发明的目的在于提供在III族氮化物半导体的位错密度进一步降低的同时，特别能够将独立基板制造时的化学剥离所需的时间大幅缩短的方法。
根据本发明，提供了III族氮化物半导体的制造方法，其特征在于，具有下述工序：在AlN模板基板或者AlN单晶基板上形成金属层的工序，所述AlN模板基板或者AlN单晶基板是在包含蓝宝石、SiC、Si的任一者的基板上以0.1μm～10μm的厚度形成AlN单晶层而成的；将该金属层在混合了氨的气体氛围下进行加热氮化处理，形成具有大致三角锥(triangular-pyramid)或者三角梯(triangular-trapezoid)形状的多个微结晶的金属氮化物层的工序；在该金属氮化层上形成III族氮化物半导体层的工序。
在该制造方法中，进而也可以具有下述的工序，即，利用化学蚀刻将上述金属氮化物层溶解除去，将上述模板基板或者AlN单晶基板与上述III族氮化物层分离，由此形成III族氮化物半导体的独立基板或者半导体元件。另外，上述AlN模板基板或者上述AlN单晶基板的(0002)X射线摇摆曲线的半峰全宽也可以为200秒以下，(11-20)的半峰全宽也可以为2500秒以下。另外，上述金属层可以是含有选自Cr、V、Zr、Nb、Ti中的至少1种以上的单层膜·多层膜·合金膜的任一种。另外，在上述混合了氨的气体氛围下的加热氮化温度为900～1200℃的范围，氮化时间可以是1分钟～90分钟。另外，上述加热氮化处理前的金属层的平均厚度可以为4～300nm的范围。
另外，根据本发明，提供一种III族氮化物半导体，其包含在金属氮化层上成膜的III族氮化物半导体层，其特征在于，上述金属氮化物层是具有大致三角锥或者三角梯形状的多个微结晶的金属氮化物层，上述金属氮化物层通过将在AlN模板基板或者AlN单晶基板上成膜的金属层在混合了氨的气体氛围下进行加热氮化处理来形成，所述AlN模板基板或者AlN单晶基板是在包含蓝宝石、SiC、Si的任一者的基板上以0.1μm～10μm的厚度形成AlN单晶层而成的。
对于该III族氮化物半导体，上述AlN模板基板或者上述AlN单晶基板的(0002)X射线摇摆曲线的半峰全宽也可以为200秒以下，(11-20)的半峰全宽也可以为2500秒以下。另外，上述金属氮化物也可以含有选自Cr、V、Zr、Nb、Ti中的至少1种以上。另外，上述金属氮化物层的平均厚度可以为6～450nm的范围。
另外，根据本发明，提供一种III族氮化物独立基板，其是在上述III族氮化物半导体中将上述金属氮化物层利用化学蚀刻溶解除去而成的，其特征在于，在(000-1)N(氮)极性面上具有大致三角锥或者三角梯状的凹坑或者坑洼。
另外，根据本发明，提供一种III族氮化物半导体元件，其特征在于，在(000-1)N(氮)极性面上具有大致三角锥或者三角梯状的凹坑或者坑洼，所述(000-1)N(氮)极性面是在上述III族氮化物半导体中，利用化学蚀刻将上述金属氮化物层溶解除去而成的面。III族氮化物半导体元件可以列举例如发光元件等。
本发明人们发现了在蓝宝石基板上形成金属氮化物层，得到可化学剥离的III族氮化物半导体的方法。本发明人们将上述方法应用于AlN上后，得到了超出预想的结果。
如果以金属为Cr的情况作为例子进行阐述，则有
(1)与将蓝宝石(0001)基板上的Cr氮化而形成CrN的情况相比，在将AlN(0001)上的Cr氮化来形成CrN时，CrN本身的结晶性极大提高。作为一个例子，初始的Cr膜厚为20nm、氮化温度为1080℃、氮化时间为30分钟时的比较示于图1。XRD的Cr(111)衍射的半峰全宽可以从蓝宝石基板上(图1-a)的4059sec降低至AlN上(图1-b)的347sec，降低了一个数量级。
(2)将Cr氮化、进而利用原子排列的重排列而使CrN的结晶性为规定水平以下所需要的处理时间，相对于蓝宝石(0001)基板，在AlN(0001)上用非常短的时间就可以完成。作为一个例子，表示除使氮化处理时间为3分钟以外，其他在与上述同样的条件下进行处理时的AlN(0001)上的XRD的Cr(111)衍射(图1-c))结果，半峰全宽为624sec，即使是1/l0的氮化处理时间，与蓝宝石基板上相比，结晶性也变得良好。学术上的理由仍不明确，认为对从基底基板上的固相外延生长(原子重排)的驱动力(影响力)对于AlN(0001)这一方来说是大的。
(3)当在蓝宝石(0001)基板上，Cr膜厚为50nm以上时，氮化后的CrN的结晶性不能达到HVPE法中的GaN单晶生长所需要的结晶性，从而形成嵌镶状或多晶。但是，在AlN(0001)面上即使将Cr膜厚加厚至300nm左右，也可以进行GaN的单晶生长。认为这与如上述那样的对CrN固相外延生长的驱动力比蓝宝石基板大有关。由于可将Cr膜厚，即氮化后的CrN膜厚加厚，所以能够大幅缩短化学剥离的蚀刻时间。
(4)可以得到下述那样的良好的结晶性，即，对于通过将AlN(0001)上的Cr膜厚和氮化条件进行优化而在其上用HVPE法生长的GaN结晶的XRD半峰全宽，以作为C轴波动的指标的(0002)衍射的半峰全宽表示为150sec以下，以作为C面内的旋转波动的指标的(11-20)衍射的半峰全宽表示为250sec以下。这些值降低至在蓝宝石(0001)基板上的CrN缓冲层上以同样条件生长的GaN的XRD半峰全宽的1/3左右。另外，与用HVPE法在AlN(0001)上直接生长GaN层的情况相比，即使将Cr膜厚加厚至300nm左右，也可以降低XRD(11-20)衍射的半峰全宽。
使用AlN模板或者AlN单晶基板，可大量生产低位错密度的III族氮化物半导体，同时通过可化学剥离的制造方法，能够得到低位错密度的III族氮化物半导体的独立基板、半导体元件。
附图说明
图1(a)是表示将蓝宝石基板上的Cr(20nm)在1080℃下进行30分钟氮化处理后样品的XRD的CrN(111)衍射图形的曲线图。图1(b)是表示将AlN模板上的Cr(20nm)在1080℃下进行30分钟氮化处理后样品的XRD的CrN(111)衍射图形的曲线图。图1(c)是表示将AlN模板上的Cr(20nm)在1080℃下进行3分钟氮化处理后样品的XRD的CrN(111)衍射图形的曲线图。
图2(a)是表示在蓝宝石(0001)基板上形成20nm厚度的Cr的样品的XRD图形的曲线图。图2(b)是表示将与上述相同的样品在1080℃下进行3分钟氮化处理后样品的XRD图形的曲线图。图2(c)是表示在AlN(0001)上形成20nm膜厚的Cr、在1080℃下进行3分钟的氮化处理后生长了GaN的样品的XRD图形的曲线图。图2(d)是表示在AlN(0001)上形成200nm膜厚的Cr、在1080℃下进行30分钟的氮化处理后生长了GaN的样品的XRD图形的曲线图。
图3是改变AlN(0001)上的Cr层平均厚度和在1080℃的氮化温度下的氮化时间时的CrN微结晶的形态SEM观察结果的说明图。
图4表示将AlN(0001)上的Cr层平均膜厚为4nm的样品在1080℃下进行氮化时随氮化时间的形态变化，是对于微结晶的形状(三角锤形状)和AlN晶格的排列关系的说明图。
图5是将AlN(0001)上的Cr层平均膜厚为20nm的样品在1080℃下进行氮化时随氮化时间的形态变化的说明图。
图6是表示将AlN(0001)上的Cr层平均膜厚为100nm的样品在1080℃下进行氮化时随氮化时间的形态变化，和对于微结晶的形状(三角梯形状)和AlN晶格的排列关系的说明图。
图7是将AlN(0001)上的Cr层平均膜厚为200nm的样品在1080℃下进行氮化时随氮化时间的形态变化的说明图。
图8(a)是表示Cr层的平均膜厚与GaN的XRD(0002)衍射的半峰全宽的关系的氮化处理时间依赖性的曲线图。图8(b)是表示Cr层的平均膜厚与GaN的XRD(11-20)衍射的半峰全宽的关系的氮化处理时间依赖性的曲线图。
图9(A)是在AlN(0001)上直接生长GaN层时，利用截面TEM得到的位错的观察结果的说明图。(a)(b)(c)是改变测定方向(g值)所观察到的结果。图9(B)是在AlN(0001)上将Cr层成膜并用氮化处理形成CrN后来生长GaN层时，利用截面TEM得到的位错的观察结果的说明图。(d)(e)(f)是改变测定方向(g值)所观察到的结果。
图10(a)是表示AlN(0002)衍射的半峰全宽与GaN(0002)半峰全宽的关系的曲线图。图10(b)是表示AlN(11-20)衍射的半峰全宽与GaN(11-20)半峰全宽的关系的曲线图。
图11是蓝宝石基板上的AlN层的截面TEM照片。
图12是表示GaN结晶的XRD半峰全宽与蓝宝石(0001)基板上的Cr层的平均厚度依赖性的曲线图。
具体实施方式
以下，参考附图来说明本发明的实施方式。并且，在本说明书和附图中，对于实质上具有同一功能构成的构成要素，通过标记相同的符号而省略重复说明。
简单地表示了使用金属氮化物作为用于形成III族氮化物半导体层的缓冲层时的制造工序，接着对于最佳实施方式进行说明。并且，这里，半导体层包括单层或者叠层的状态。
首先，在起初生长用的基底基板上用溅射法或真空蒸镀法等将规定的金属以规定厚度形成金属层。接着引入到III族氮化物半导体生长装置、例如HVPE生长装置中并在高纯度氢或者氮气氛围中开始升温。从规定的温度，即，使用的金属发生氮化反应的起始温度附近开始供给氮氢化物，例如氨气或肼气，进而升温至氮化处理温度，在该温度下进行规定时间的氮化处理，使其转化为用于形成III族氮化物半导体层的金属氮化物缓冲层。通常在蓝宝石基板、SiC基板、Si基板上形成III族氮化物半导体层时，形成III族氮化物半导体的低温缓冲层，但在本方式中没有该必要。
接着，调节至III族氮化物半导体的生长温度，开始III族原料气体的供给，开始成膜。根据生长的层结构，在生长中途适当改变成膜温度或供给气体种类·流量比等，在作为目的的成膜结束的阶段开始冷却。如果达到冷却中途的规定温度，则停止氨气或肼气的供给，在高纯度氢或者氮气氛围中进行冷却，结束生长工序。
作为III族氮化物半导体和III族氮化物半导体的独立基板或者半导体元件的制造的一个例子，在蓝宝石基板(Al2O3)上作为第l层设置AlN单晶层(以下称作为AlN模板)。除了上述蓝宝石基板以外，可以使用SiC基板、Si基板等根据所需要半导体而能够适用的基板。进而也可以使用AlN单晶基板。另外，除了AlN以外，作为与III族氮化物半导体之间的晶格不匹配的比例小的层，也可以选择AlGaN、GaN。在本实施例中，使用在蓝宝石(0001)面上利用MOCVD法形成约1μm厚的AlN单晶层的模板基板。使用AlN模板的XRD的半峰全宽对于(0002)衍射约为100sec，(11-20)衍射的半峰全宽约为1200sec至1400sec。
规定的金属层在利用氨气·肼气等的氮氢化物进行氮化的阶段，需要满足作为用于生长III族氮化物半导体层的缓冲层的条件。具体来说，在氮化阶段，需要处于相对于与基底层或者基底基板面垂直的方向、并非无规则地沿规定的方位聚拢的状态，且相对于基底层或者基底基板的面内没有弯曲的状况。即，不仅是只沿与基底垂直的方向进行取向的意思，还必须能够抑制面内的区域旋转波动。在AlN(0001)c面上，金属氮化物形成岩盐型或者六方晶结构，与基底垂直的方向对于前者为<111>方向，对于后者为<0001>方向，同时需要相对于基底的面内，前者为三角形的底边，对于后者，后者的a轴与AlN(0001)面内的a轴方向平行。优选原子间隔接近于AlN(0001)面内的a轴的晶格常数，进而优选对于III族氮化物半导体的生长温度具有耐热，并难以产生相互扩散或合金化等，以及热膨胀系数也接近。以上是为了提高III族氮化物半导体结晶的结晶性所需要的必要条件。
另外，当通过化学剥离法来分离基底层或者基底基板与III族氮化物半导体层时，是否存在下述那样的药水也是重要的选择条件，所述药水不会给III族氮化物半导体层和在转印中使用的接合金属或者合金带来破坏，仅选择性地对作为缓冲层的金属氮化物层进行化学蚀刻。
作为满足这些条件的金属，优选Cr、V、Zr、Nb、Ti，选择它们中的至少1种以上，以单层、多层膜、合金等的方式来使用。并且，这些金属在氮化处理后形成岩盐型结晶结构。对于CrN，高氯酸或者硝酸和硝酸铈铵溶液可以在不会给III族氮化物半导体以及Au-Sn合金焊料带来破坏的情况下进行选择蚀刻。对于VN、ZnN、NbN，可以使用氢氟酸与硝酸的混合液，对于TiN，可以使用氢氟酸系的蚀刻液。
作为在AlN模板基板或者AlN单晶基板上形成金属层的成膜方法，可以使用溅射法或者真空蒸镀法等。成膜时的基板温度优选为50℃以上，更高的温度对于提高金属膜的取向性这方面是优选的，但冷却时间变长，使生产率降低，因此上限为800℃左右。金属层在规定的平均厚度、即4nm～300nm的范围下成膜。进而优选30nm～200nm，这是因为化学剥离的生产率高的缘故。
当平均膜厚小于4nm时，在氮化处理后基底的AlN表面的暴露比例高，从而在III族氮化物半导体层的生长开始时，从AlN基底和金属氮化物微结晶这两者上开始生长，结晶性的提高效果少，另外III族氮化物半导体层与AlN基底层的直接接触比例增大，在后来进行化学剥离时，蚀刻液难以浸透，分离困难。另外，当超过300nm时，氮化处理时间变长，生产率显著降低，以及从AlN基底上进行的固相外延生长的驱动力降低，因此金属氮化物层的结晶性不充分，不能得到在其上形成的III族氮化物半导体层的结晶性也充分的样品。并且对于这一点，与氮化处理条件也密切相关，因此结合其他途径进行说明。
在形成上述金属层后，将其引入III族氮化物半导体层的生长装置，在高纯度氢或者氮或者He、Ar气体的单体或者混合气体氛围中升温，从与金属层氮化的起始温度相比稍低的温度开始供给例如高纯度氨气。氨气将上述气体作为载气以混合气体的状态供给。将氮化处理的最高温度定义为氮化温度，将在该温度下的保持时间定义为氮化时间。
当温度低时，氮化反应慢，因此需要增加处理时间，对于高温的情况，除了缩短时间，还需要通过从基底层上进行的固相外延生长的驱动力、利用原子的重排列对金属氮化物缓冲层的结晶结构、取向、面内的区域旋转波动的抑制状态进行控制。以HVPE法的例子来说，反应管口径约为φ80mm时，氨气的流量为1000sccm左右。当金属为Cr时，从氮化温度约为600℃的温度开始供给。优选炉的升温速度约为30℃/分钟，氮化温度为900℃～1200℃的温度，氮化时间为1分钟～90分钟。对于氮化时间，只要当金属的膜厚薄时为短时间，当膜厚厚时，适当在该范围内进行调节来延长时间即可。
图2表示在蓝宝石基板上形成20nm的Cr的阶段的X射线衍射的结果(图2-a))，在成膜的阶段，Cr表面为<110>方向，即使在该状态下使III族氮化物半导体层生长，也不满足上述重要条件，不能得到单晶膜。接着，在1080℃的氮化温度下进行3分钟氮化处理后的X射线衍射的结果示于图2-b。由于因氮化处理导致的原子的重排列，CrN表面变为<111>方向，开始成为能够得到III族氮化物半导体层的单晶的状况。但是，此时有由于氮化不充分而残留有Cr的<110>状态的情况。
另一方面，在AlN(0001)模板基板上形成与上述具有相同厚度的Cr后，进行相同条件的氮化处理，接着在其上生长了GaN的样品的X射线衍射的结果示于图2-c。此时，仅能观测到CrN(111)峰，不能观测到Cr(110)峰，暗示对于氮化前和氮化后的原子重排列，AlN(0001)上的情况与蓝宝石基板上的情况相比，较快地进行。另外，在AlN模板基板上形成200nm的Cr并在1080℃下进行30分钟的氮化处理后，接着生长了GaN的样品的X射线衍射的结果示于图2-d。此时，Cr层的层厚比上述厚，因此以Cr金属的状态残留。
如上述那样，准备到氮化处理阶段为止的样品，所述氮化处理根据金属层的厚度来设定氮化处理时间，使在AlN(0001)模板基板上成膜的Cr的平均层厚在4nm～300nm的范围、氮化处理时间在3分钟～120分钟的范围下进行变化。并且，氮化温度为1080℃。样品表面的SEM观察的结果示于图3。当在该温度条件下改变时间对Cr层进行氮化处理时，可知根据初始的Cr的层厚和处理时间的不同，而使Cr氮化物的结晶形态发生变化。对于层薄的情况，可知能够形成三角锥形状的微结晶。另外，也可以确认三角锥的底边的方向聚拢，进而底边与AlN(0001)的3个a轴方向平行。
当膜厚厚、氮化时间短时，例如当平均膜厚为200nm，氮化时间为3分钟时，处于刚氮化和原子的重排列开始的阶段，呈不定形的状态。对于层厚的情况，当延长氮化时间时，形成底边的方向与AlN(0001)的3个a轴方向平行聚拢的三角梯形状，但当过度地延长氮化处理时间，例如进行120分钟的氮化处理时，由于表面迁移而凝聚·肥大化，同时三角梯形状不定形化。并且，对于初始Cr平均层厚为4nm时的SEM图像，由于微结晶粒子的尺寸微小，所以为了获知状态而进行放大。进而详细来说，图4表示初始Cr层平均层厚为4nm时的由氮化时间导致的形状变化，图5表示Cr层平均层厚为20nm时的变化。
两种Cr平均层厚都在短时间内形成三角锥形状的CrN(111)微结晶，但如果经过30分钟的氮化处理时间，则由于其间表面的迁移，导致凝聚并肥大化，或者三角锥形状破坏。进而如果继续进行氮化处理直至120分钟，则再次形成三角形的微结晶结构。但这是如在图5所示那样的台形的形状，与在短时间内形成的微结晶是不同的物质。能量分散型EPMA分析的结果表明，对于三角梯微结晶，其表面为CrN，基座部为富Al组成的AlCrN混晶。(也可以确认在硝酸铈铵类蚀刻液中基座部不溶解。)
图6表示Cr平均层厚为100nm的情况，图7表示Cr平均层厚为200nm的情况，此时的三角梯形状的微结晶也是CrN，在硝酸铈铵类蚀刻液液体中可以溶解。
如以上那样得到三角锥形状或者三角梯形状的形状，其底边的方向与AlN(0001)的3个a轴平行，进而为了避免不定形化而使用的氮化条件只要根据金属层的厚度设定为适当的条件即可。并且，利用本发明得到的氮化后的金属氮化物如这里所示的那样是具有凹凸的三维结构，因此层厚以用截面的凹凸的积分面积除以测定距离而求得的平均层厚来定义。
接着，对于III族氮化物半导体层的生长进行说明。在进行上述金属层的氮化处理，并在AlN(0001)模板基板表面上形成多个大致为三角锥或者三角梯形状的微结晶后，为了例如以GaN的生长来进行第1层的生长，而在HVPE法的例子中使基板温度降低至900℃。此时，载气的流量为了V/III比或生长速度的设定而改变为适当的条件。开始生长的准备完成后，从加热至850℃的金属Ga的上游侧伴随着载气开始流入盐酸气体，生成含有GaCl的原料气体。在基板附近将生成的含有GaCI的原料气体与混合了氨的气体混合，供给至金属氮化物缓冲层上，开始GaN的结晶生长。标准情况下，在降温至900℃后经过15分钟的时刻开始生长。此时，盐酸气体的流量设定为80sccm，进行例如5分钟的生长。一旦停止盐酸气体的供给即可以中断生长。
接着，作为第2层的生长条件，使基板温度上升至1050℃，进行气体流量其他条件的设定，并与上述同样以例如40sccm的流量进行盐酸气体的供给，由此使第2层的GaN层生长。在形成了需要的生长厚度的阶段停止盐酸气体的供给，开始冷却。氨气的供给在基板温度变为600℃以下的阶段停止，在氮气氛围下进行冷却。冷却至可取出的温度后，从装置上取出基板，结束生长。
在缓冲层上以上述的制造条件使GaN层生长，所述缓冲层在2英寸口径的AlN(0001)模板基板上的Cr层厚度为4nm～300nm的范围、氮化时间为1分钟～120分钟的范围下使CrN的结构形态发生变化。GaN的生长膜厚为13μm至15μm。生长后的结晶用作为C轴方向的波动指标的(0002)X射线衍射的半峰全宽、c面面内的旋转波动(扭曲)的指标的(11-20)衍射的半峰全宽来进行评价。(0002)衍射的结果示于图8-a，(11-20)衍射的结果示于图8-b。并且当Cr膜厚为零时，在AlN(0001)模板上不形成Cr层而直接生长GaN层。
首先，作为(0002)衍射的结果，Cr平均膜厚为大约100nm的厚度，半峰全宽缓慢增加，但如果该膜厚超过100nm，则半峰全宽的增加倾向变得显著。在超过100nm的区域，当氮化时间短时，该倾向变得显著。这可以用下述原因来解释，即，如图2所示的那样，金属层的氮化不充分，不仅残留有CrN(111)还残留Cr(110)。当Cr层的平均层厚时，为了降低(0002)衍射的半峰全宽，需要将氮化时间设定的稍长一些。
接着，对于(11-20)衍射的情况，Cr平均层厚为50nm以下，当进行短时间的氮化处理时，可以大幅降低半峰全宽。对于在三角锥形状的多个CrN微结晶上生长GaN的情况，由于在生长开始时从这些微结晶的平面(facet faces)(三角锥的面)进行横方向生长，所以从CrN微结晶上进行的贯穿位错难以传播至GaN结晶，因此可以降低半峰全宽(位错密度的符号)。当Cr平均层厚超过100nm时，在进行短时间的氮化处理的情况下，半峰全宽大，当氮化处理时间为中间的时间时，可以得到最小值，相反即使进行长时间的氮化处理，半峰全宽也变大，这可以对应于先前图6、图7所示的伴随氮化处理时间的进行，CrN的形状·形态的变化来说明。
图9对于在AlN(0001)模板基板上用HVPE法直接生长GaN层的情况与在CrN缓冲层上同样生长GaN层而成的样品的截面TEM图像进行比较，所述CrN缓冲层在AlN(0001)模板基板上形成20nm的Cr层并使氮化时间为3分钟来形成。当直接生长GaN时，可知从AlN以及在表面产生的位错传播至GaN层。另一方面，可知在生长于CrN缓冲层上的GaN层中，AlN中的贯穿位错几乎不传播而被遮掩。AlN膜板基板的XRD半峰全宽对于(0002)衍射为100sec左右，对于(11-20)衍射为1200sec至1400sec，如图8所示的那样，当直接生长GaN层时，GaN层的XRD半峰全宽对于(0002)衍射为129sec，对于(11-20)衍射为1364sec，从形成几乎同样的数值(位错密度)。另一方面，可知当CrN缓冲层上的GaN层的XRD半峰全宽对于(0002)衍射为139sec，对于(11-20)衍射为230sec时，特别对于面内扭曲的减少具有很大的效果。
另外，由图8-b)所示，即使Cr层的平均层厚为4～300nm的任一厚度，如果根据各层厚选择适当的氮化处理条件，也可以与直接生长GaN层的情况相比降低(11-20)衍射的半峰全宽的数值。对于蓝色LED用途等，有位错不会带来发光效率降低这样坏的影响的情况，因此也可以为了提高生产率而注重化学剥离性，形成最大限度的Cr层厚度。Cr层的平均厚度的容许范围与蓝宝石基板上的情况相比扩大了约7倍。
如上述那样，能够把握由Cr层的平均厚度或氮化时间导致的CrN形态变化以及在其上的GaN层生长条件，因此可以调查使用的AlN(0001)模板的结晶性给GaN层的结晶性带来的影响。
为进行比较而使用的AlN模板是完全在蓝宝石(0001)面上生长而成的，AlN层的厚度为0.1～12.5μm的范围，AlN层的XRD半峰全宽对于(0002)衍射为50sec～280sec的范围，对于(11-20)衍射为550秒～2850sec的范围。在AlN(0001)模板上利用溅射法形成平均层厚为35nm的Cr层，将其引入HVPE装置后，在除氮化处理时间为5分钟以外，其他与上述同样的条件下生长厚度为12至14μm的GaN层。
图10表示使用的AlN模板的XRD半峰全宽与生长的GaN层的XRD半峰全宽的关系。首先，对于作为c轴波动的指标的(0002)衍射，如图10-a)那样几乎与使用的AlN层的半峰全宽呈比例。(半峰全宽增加20～50sec左右)。因此，为了减少c轴的波动，优选使用XRD半峰全宽窄的AlN。接着，对于作为面内区域旋转的指标的(11-20)衍射的半峰全宽，由于先前所示的三角锥形状的CrN的贯穿位错的抑制效果而导致GaN层的半峰全宽大幅降低，但当使用的AlN的半峰全宽超过2500sec时，抑制效果削弱。
如上述那样，为了生长结晶性良好的GaN层，对于使用的AlN(0001)模板基板或者单晶的XRD半峰全宽，优选(0002)衍射、(11-20)衍射的半峰全宽分别为200sec以下，2500sec以下。
另外，图11表示AlN层的截面TEM照片，当蓝宝石基板上的AlN层的厚度小于0.1μm时，在AlN生长表面产生的大量位错在由位错之间的反应导致的位错消减现象的过程中，因此CrN缓冲层的引入效果消弱，从而优选0.1μm以上的AlN层。另外，当模板的AlN层的厚度超过l0μm时，模板制造的生产率显著降低，因此优选10μm以下。
最后，对于在上述段落中说明的样品的化学剥离性进行说明。当在不引入Cr层的状态下直接生长GaN时，当然不能蚀刻，对于Cr层薄的情况，金属的氮化在短时间内完成，进而在固相外延生长中的三角锥形状的形成也在短时间内结束，另外各个三角锥的尺寸也是小的。但是如果继续进行过度的氮化，则由表面迁移产生结晶粒子的肥大化。由于形成肥大化，因而周围的微结晶理应供给原子，该部分的AlN表面暴露出来。因此，即使GaN的生长从CrN微结晶的平面沿横方向生长，但由于AlN表面与GaN层直接接触，因而两者也产生粘合，显著阻碍了蚀刻液的流入，在由蚀刻导致的分离花费时间，或者根据情况而不能进行由蚀刻导致的分离。因此，AlN的暴露率优选在规定的面积比以下，但如果暴露部分的状态变化，即由于各个暴露部分的大小或连续·不连续状况或间隔等多方面的原因，难以一概数值化。对于改变Cr层的平均膜厚和在1080℃的氮化温度下的氮化处理时间、并在其上生长GaN层而成的样品，将用化学蚀刻可分离GaN层与AlN模板基板的区域用图3的斜线网格区域表示。另外，将结晶性良好的区域用灰色区域表示。这是氮化温度为1080℃的情况，如果根据各种层厚或金属种类将氮化温度或氮化处理时间在权利要求的范围内进行调节，则即使对于更薄的膜厚，也可以进行由蚀刻导致的分离，相反即使对于厚的金属层厚，也可以谋求结晶性的提高。对此在下面的实施例中进行说明。
以上，将对于蓝宝石基板上的AlN(0001)上的Cr的结果进行了说明，但发现V、Nb和Zr、Ti也与Cr具有同样的效果，所述V、Nb在将金属层成膜于模板基板或基板上的阶段，表现面心立方的(110)取向，通过进行氮化处理转化为岩盐型结构而形成(111)取向，所述Zr、Ti在成膜阶段由六方最密填充结构通过氮化处理转化为岩盐型结构而形成(111)取向。
以上，一边在实施方式中表现具体例子一边对本发明进行详细说明，但本发明不限定于上述发明的实施方式，只要在不脱离本发明范畴的范围下可以进行所有的改变或变形。
实施例
以下，对于上述说明的III族氮化物半导体层以及III族氮化物半导体的独立基板或者半导体元件和其制造方法，根据实施例进行说明。(实施例1)
使用蓝宝石基板上的AlN(0001)模板的XRD(0002)衍射的半峰全宽约为100sec、(11-20)衍射的半峰全宽约为1200sec至1400sec的样品。AlN层的厚度为1.0μm。在AlN(0001)面上形成平均层厚为35nm的Cr层后，引入HVPE装置使氮化处理温度为1095℃、氮化时间为1分钟来形成CrN层，然后生长厚度为12μm的GaN层。当得到的结晶的XRD(0002)衍射的半峰全宽为121sec，(11-20)衍射的半峰全宽为210sec时，结晶性非常良好。以边长300μm的正方形进行划线，用80℃的硝酸铈铵类蚀刻液来蚀刻CrN层，结果可以用约8分钟结束蚀刻，将GaN层分离。在GaN层的(000-1)N(氮)面上可以观察到以边长为约20nm～约400nm的倒三角锥状为主体的凹坑。
(实施例2)
相对于实施例1，除了使Cr层的平均膜厚为50nm、氮化温度为1110℃以外，其他以与实施例1相同的条件来生长GaN层。当得到结晶的XRD(0002)衍射的半峰全宽为128sec，(11-20)衍射的半峰全宽为250sec时，与图8所示的1080℃下Cr层的平均膜厚为50nm的结晶性相比，结晶性得到改善，变得非常良好。以边长300μm的正方形进行划线，用80℃的硝酸铈铵类蚀刻液来蚀刻CrN层，结果可以用约5分钟结束蚀刻，将GaN层分离。在GaN层的(000-1)N(氮)面上可以观察到以边长为约30nm～约500nm的倒三角锥状为主体的凹坑。
(实施例3)
相对于实施例1，除了使Cr层的平均膜厚为100nm、氮化时间为4分钟以外，其他以与实施例1相同的条件来生长GaN层。当得到结晶的XRD(0002)衍射的半峰全宽为162sec，(11-20)衍射的半峰全宽为420sec时，与图8所示的1080℃下Cr层的平均膜厚为100nm的结晶性相比，结晶性得到改善，变得非常良好。以边长300μm的正方形进行划线，用80℃的硝酸铈铵类蚀刻液来蚀刻CrN层，结果可以用约3分钟结束蚀刻，将GaN层分离。在GaN层的(000-1)N(氮)面上可以观察到以边长为约30nm～约500nm的倒三角锥状凹坑为主体的倒三角梯状的坑洼。
(实施例4)
相对于实施例1，除了使Cr层的平均膜厚为150nm、氮化时间为7分钟、GaN层的生长厚度为530μm以外，其他以与实施例1相同的条件来生长GaN层。将得到的2英寸口径的基板用80℃的硝酸铈铵类蚀刻液从基板侧面进行CrN层的选择蚀刻，结果用8小时结束蚀刻，能够以无裂缝的状态得到2英寸口径的GaN独立基板。当在取出蓝宝石基板的状态下的GaN层的XRD(0002)衍射的半峰全宽为73sec，(11-20)衍射的半峰全宽为82sec时，显示出非常良好的结晶性。另外，GaN层的(000-1)N(氮)面产生了边长为约50nm～约700nm的倒三角锥状凹坑或者倒三角梯状的坑洼。
(实施例5)
相对于实施例3，除了使GaN层的生长膜厚为165μm以外，其他以与实施例3相同的条件来生长GaN层。当得到GaN层的XRD(0002)衍射的半峰全宽为94sec，(11-20)衍射的半峰全宽为98sec时，结晶性非常良好。进而在GaN层上利用MOCVD法进行假定了InGaN系LED结构的牺牲外延生长。含有GaN缓冲层的叠层部的厚度约为5μm。由于仅有剥离性的确认试验，所以不进行装置电极加工，使用80℃的硝酸铈铵类蚀刻液从2英寸基板的侧面来蚀刻CrN层，结果可以用约11小时以无裂缝的状态分离GaN层。在GaN层的(000-1)N(氮)面上可以观察到以边长为约30nm～约600nm的倒三角锥状凹坑为主体的倒三角梯状的坑洼。
(比较例1)
相对于实施例1，在AlN模板上不形成Cr，并在没有氮化处理工序的情况下直接生长III族氮化物(例如GaN)。GaN生长开始的条件与实施例1相同。将得到的GaN层的结晶性用XRD(0002)和(11-20)衍射的半峰全宽评价，结果对于(0002)衍射为129sec，对于(11-20)衍射为1364sec。由此可知，本实施例1～5中的(11-20)衍射的半峰全宽都大幅度降低，结晶性得到改善。另外，由于没有CrN层，不能进行由化学蚀刻导致的GaN层的分离。
(比较例2)
在蓝宝石(0001)基板上用溅射法使Cr成膜，并在1080℃的氮化温度下进行30分钟的氮化处理后，进行GaN的生长。优选初始的Cr平均层厚为l0～40nm，当小于l0nm时，可以观察到结晶性的恶化，当为50nm以上时，CrN层和在其上生长的GaN如图12所示的那样呈镶嵌状或多晶化(由含有本发明人的特愿2006-272321)。因此，与本申请的实施范围相比，三角锥形状的CrN被优选形成的厚度范围窄，需要的氮化时间也长。(0002)衍射的半峰全宽为240sec至560sec左右，另外(10-11)或者(11-20)衍射的半峰全宽为370sec至650sec左右的范围，即使对于最佳情况的半峰全宽，也是实施例的约2至4倍。用单晶膜得到的Cr层的上限膜厚与本申请相比也在1/7左右，有与结晶性提高或大口径化，以及批量生产相对应的问题。
从实施例1～5和比较例1可知，通过在AlN上设置有CrN层，对于全部的实施例，(11-20)衍射的半峰全宽大幅降低，结晶性得到改善。另外，对于起初没有金属氮化物层的情况，不能进行GaN层的分离，所述GaN层在理论上不能进行选择化学蚀刻。另外，从比较例2和实施例可知，与在蓝宝石上相比，AlN上的Cr层在氮化后的结晶性良好，且单晶膜可以生长的上限也可以增加7倍左右的厚度。因此，容易进行结晶缺陷的降低和由化学蚀刻导致的III族氮化物层的分离。

Claims (11)

1.III族氮化物半导体的制造方法，其具有下述工序：
在AlN模板基板或者AlN单晶基板上形成平均厚度为4～300nm的金属层的工序，所述AlN模板基板是在包含蓝宝石、SiC、Si的任一者的基板上以0.1μm～10μm的厚度形成AlN单晶层而成的；
将该金属层在混合了氨的气体氛围下进行加热氮化处理，形成具有大致三角锥或者三角梯形状的多个微结晶的金属氮化物层的工序；
在该金属氮化层上形成III族氮化物半导体层的工序。
2.如权利要求1所述的III族氮化物半导体的制造方法，还具有下述的工序，即，利用化学蚀刻将上述金属氮化物层溶解除去，将上述模板基板或者AlN单晶基板与上述III族氮化物层分离，由此形成III族氮化物半导体的独立基板或者半导体元件。
3.如权利要求1所述的III族氮化物半导体的制造方法，其中，上述AlN模板基板或者上述AlN单晶基板的(0002)X射线摇摆曲线的半峰全宽为200秒以下，(11-20)X射线摇摆曲线的半峰全宽为2500秒以下。
4.如权利要求1所述的III族氮化物半导体的制造方法，其中，上述金属层是含有选自Cr、V、Zr、Nb、Ti中的至少1种以上的单层膜、多层膜或合金膜的任一种。
5.如权利要求1所述的III族氮化物半导体的制造方法，其中，在上述混合了氨的气体氛围下的加热氮化温度为900～1200℃的范围，氮化时间为1分钟～90分钟。
6.包含在金属氮化层上成膜的III族氮化物半导体层的III族氮化物半导体，
上述金属氮化物层是具有大致三角锥或者三角梯形状的多个微结晶的金属氮化物层，
上述金属氮化物层通过将在AlN模板基板或者AlN单晶基板上成膜且平均厚度为4～300nm的金属层在混合了氨的气体氛围下进行加热氮化处理来形成，所述AlN模板基板是在包含蓝宝石、SiC、Si的任一者的基板上以0.1μm～10μm的厚度形成AlN单晶层而成的。
7.如权利要求6所述的III族氮化物半导体，其中，上述AlN模板基板或者上述AlN单晶基板的(0002)X射线摇摆曲线的半峰全宽为200秒以下，(11-20)X射线摇摆曲线的半峰全宽为2500秒以下。
8.如权利要求6所述的III族氮化物半导体，其中，上述金属氮化物含有选自Cr、V、Zr、Nb、Ti中的至少1种以上。
9.如权利要求6所述的III族氮化物半导体，其中，上述金属氮化物层的平均厚度为6～450nm的范围。
10.III族氮化物独立基板，其是在如权利要求6所述的III族氮化物半导体中将上述金属氮化物层利用化学蚀刻溶解除去而成的，其中，在(000-1)N极性面上具有大致三角锥或者三角梯状的凹坑或者坑洼。
11.III族氮化物半导体元件，其中，在(000-1)N极性面上具有大致三角锥或者三角梯状的凹坑或者坑洼，所述(000-1)N极性面是在如权利要求6所述的III族氮化物半导体中，利用化学蚀刻将上述金属氮化物层溶解除去而成的面。
CN2008102149034A 2007-08-28 2008-08-28 Ⅲ族氮化物半导体和其制造方法 Expired - Fee Related CN101378015B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007221774A JP5060875B2 (ja) 2007-08-28 2007-08-28 Ｉｉｉ族窒化物半導体とその製造方法
JP2007221774 2007-08-28
JP2007-221774 2007-08-28

Publications (2)

Publication Number Publication Date
CN101378015A CN101378015A (zh) 2009-03-04
CN101378015B true CN101378015B (zh) 2012-03-28

Family

ID=39938135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102149034A Expired - Fee Related CN101378015B (zh) 2007-08-28 2008-08-28 Ⅲ族氮化物半导体和其制造方法

Country Status (6)

Country Link
US (1) US8216869B2 (zh)
EP (1) EP2031642A3 (zh)
JP (1) JP5060875B2 (zh)
KR (1) KR20090023198A (zh)
CN (1) CN101378015B (zh)
TW (1) TWI462154B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893360B1 (ko) * 2008-05-02 2009-04-15 (주)그랜드 텍 질화갈륨 단결정의 성장을 위한 버퍼층의 형성방법
JP5684551B2 (ja) * 2008-12-26 2015-03-11 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
US8736025B2 (en) 2008-12-26 2014-05-27 Dowa Electroncs Materials Co., Ltd. III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
EP2413350A4 (en) 2009-03-27 2013-10-23 Dowa Holdings Co Ltd GROUP III NITRIDE SEMICONDUCTOR GROWTH SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR COMPONENT, AUTONOMOUS SUBSTRATE FOR GROUP III NITRIDE SEMICONDUCTORS AND METHODS OF MAKING SAME MANUFACTURING
JP2010278470A (ja) * 2009-03-27 2010-12-09 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2011151393A (ja) * 2009-12-24 2011-08-04 Dowa Electronics Materials Co Ltd バーチカル型ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2012015303A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体基板および半導体装置
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
JP5847732B2 (ja) 2010-12-28 2016-01-27 Ｄｏｗａエレクトロニクス株式会社 半導体装置及びその製造方法
CN102610705A (zh) * 2011-01-24 2012-07-25 鸿富锦精密工业（深圳）有限公司 氮化镓基板的制作方法
TWI469389B (zh) * 2012-06-19 2015-01-11 Lextar Electronics Corp 垂直式固態發光元件之製程
CN116314508A (zh) * 2023-05-22 2023-06-23 江西兆驰半导体有限公司 一种高光效led外延片及其制备方法、led芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302082A (zh) * 1999-12-14 2001-07-04 理化学研究所 半导体层的形成方法
JP2005343704A (ja) * 2004-05-31 2005-12-15 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841146B2 (ja) * 2000-06-23 2006-11-01 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005005378A (ja) * 2003-06-10 2005-01-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその製造方法
JP4172657B2 (ja) * 2005-04-04 2008-10-29 株式会社 東北テクノアーチ ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP4554469B2 (ja) * 2005-08-18 2010-09-29 日本碍子株式会社 Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
WO2007023911A1 (ja) * 2005-08-25 2007-03-01 Tohoku Techno Arch Co., Ltd. 半導体基板製造方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
WO2008048303A2 (en) * 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
WO2007072984A1 (ja) * 2005-12-20 2007-06-28 Tohoku Techno Arch Co., Ltd. 半導体基板の製造方法及び素子構造の製造方法
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302082A (zh) * 1999-12-14 2001-07-04 理化学研究所 半导体层的形成方法
JP2005343704A (ja) * 2004-05-31 2005-12-15 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶の製造方法

Also Published As

Publication number Publication date
JP5060875B2 (ja) 2012-10-31
TW200933705A (en) 2009-08-01
JP2009054888A (ja) 2009-03-12
TWI462154B (zh) 2014-11-21
KR20090023198A (ko) 2009-03-04
EP2031642A2 (en) 2009-03-04
US20090057835A1 (en) 2009-03-05
EP2031642A3 (en) 2014-07-02
CN101378015A (zh) 2009-03-04
US8216869B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
CN101378015B (zh) Ⅲ族氮化物半导体和其制造方法
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
JP5079361B2 (ja) ＡｌＧａＮ結晶層の形成方法
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
TWI221638B (en) Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
CN100592470C (zh) 硅基氮化物单晶薄膜的外延生长方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP2009071279A (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
CN106206258A (zh) 在硅衬底上形成GaN层的方法以及GaN衬底
JP2002249400A (ja) 化合物半導体単結晶の製造方法およびその利用
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
JP2003073197A (ja) 半導体結晶の製造方法
JP5733258B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
JP3785566B2 (ja) ＧａＮ系化合物半導体結晶の製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
WO2014141959A1 (ja) 窒化ガリウム（ＧａＮ）自立基板の製造方法及び製造装置
US20100264424A1 (en) GaN LAYER CONTAINING MULTILAYER SUBSTRATE, PROCESS FOR PRODUCING SAME, AND DEVICE
JP2005101623A (ja) Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2002053398A (ja) 結晶基板
JP3214349B2 (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子
Fan et al. Influence of in-situ deposited SiNx interlayer on crystal quality of GaN epitaxial films
TWI684681B (zh) 電子裝置、發光元件、成長基板及其製造方法
TW445657B (en) GaN system compound semiconductor and method for growing crystal thereof
JPH0214513A (ja) 化合物半導体層の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: DOWA ELECTRONICS MATERIALS CO.

Owner name: DOWA ELECTRONICS MATERIALS CO.

Free format text: FORMER OWNER: TOHOKU TECHNO ARCH CO., LTD.

Effective date: 20100903

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: SENDAI CITY, MIYAGI, JAPAN TO: TOKYO TO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100903

Address after: Tokyo, Japan

Applicant after: DOWA ELECTRONICS MATERIALS Co.,Ltd.

Address before: Sendai City, Miyagi Prefecture, Japan

Applicant before: Tohoku Technology Messenger Co.,Ltd.

Co-applicant before: DOWA ELECTRONICS MATERIALS Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

CF01 Termination of patent right due to non-payment of annual fee