JP2012015303A - 半導体基板および半導体装置 - Google Patents

半導体基板および半導体装置 Download PDF

Info

Publication number
JP2012015303A
JP2012015303A JP2010150058A JP2010150058A JP2012015303A JP 2012015303 A JP2012015303 A JP 2012015303A JP 2010150058 A JP2010150058 A JP 2010150058A JP 2010150058 A JP2010150058 A JP 2010150058A JP 2012015303 A JP2012015303 A JP 2012015303A
Authority
JP
Japan
Prior art keywords
layer
gan
semiconductor
semiconductor substrate
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010150058A
Other languages
English (en)
Inventor
Isao Makabe
勇夫 眞壁
Keiichi Yui
圭一 由比
Takeshi Nakada
健 中田
Takamitsu Kitamura
崇光 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010150058A priority Critical patent/JP2012015303A/ja
Priority to US13/172,426 priority patent/US8546813B2/en
Publication of JP2012015303A publication Critical patent/JP2012015303A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】反りの小さな半導体基板および半導体装置を提供する。
【解決手段】Ｓｉ基板１０上に接して形成されたＸ線回折による（００２）面のロッキングカーブ半値幅が１５００秒以下のＡｌＮ層１２と、ＡｌＮ層１２上に形成されたＧａＮ系半導体層１４と、を具備する半導体基板であって、その反りの曲率半径は±２５ｍ以上であり、反り量は、半導体基板の大きさを４インチとした場合、±５０μｍ以下である。ＧａＮ系半導体層１４はＡｌＮ層１２から圧縮応力を受ける。
【選択図】図１

Description

本発明は半導体基板および半導体装置に関し、例えばＳｉ基板上にＡｌＮ層が形成された半導体基板および半導体装置に関する。
窒化ガリウム（ＧａＮ）系半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子、短波長で発光する発光ダイオードやレーザダイオードとして用いられている。これらの半導体装置のうち、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ、発光装置として、レーザダイオード（ＬＤ）および発光ダイオード（ＬＥＤ）などの開発が進められている。
ＧａＮ系半導体層を成長する基板として一般にサファイア基板やＳｉＣ（炭化シリコン）基板等が用いられている。サファイア基板やＳｉＣ基板は高価なため、Ｓｉ（シリコン）基板上にＧａＮ系半導体層を成長する技術が開発されている。ＳｉとＧａとは反応し易いため、Ｓｉ基板とＧａＮ系半導体層との間にバリア層としてＡｌＮ（窒化アルミニウム）層が設けられる。（例えば特許文献１）。ＡｌＮ層上にＧａＮ層を形成する際にＡｌＮ層とＧａＮ層との間にＡｌＧａＮ層を形成することにより、ＧａＮ層の結晶性を向上させ、かつ反りを低減させることが知られている（例えば、特許文献１）
特開２００８−１６６３４９号公報
しかしながら、ＡｌＮ層上にＡｌＧａＮ層を設けても反りが低減しないことがあることがわかった。本発明は、反りの小さな半導体基板および半導体装置を提供することを目的とする。
本発明は、Ｓｉ基板上に接して形成されたＸ線回折による（００２）面のロッキングカーブ半値幅が１５００秒以下のＡｌＮ層と、前記ＡｌＮ層上に形成されたＧａＮ系半導体層と、を具備することを特徴とする半導体基板および半導体装置である。本発明によれば、反りの小さな半導体基板および半導体装置を提供することができる。
上記構成において、前記半導体基板の反りの曲率半径は±２５ｍ以上である構成とすることができる。上記構成において、前記半導体基板の反り量は、半導体基板の大きさを４インチとした場合、±５０μｍ以下である構成とすることができる。
上記構成において、前記ＧａＮ系半導体層は前記ＡｌＮ層から圧縮応力を受ける構成とすることができる。上記構成において、前記ＧａＮ系半導体層はＡｌｘＧａ１−ｘＮ層および前記ＡｌｘＧａ１−ｘＮ層上に形成されたＧａＮ層を含み構成され、前記ＡｌｘＧａ１−ｘＮ層のａ軸長は、ａ軸長をＡ ｎｍとしたとき、Ａ＜０．００７７ｘ＋０．３１８９である構成とすることができる。
上記構成において、前記ＡｌＮ層の膜厚は１００ｎｍ以上である構成とすることができる。上記構成において、前記ＧａＮ系半導体層はＡｌｘＧａ１−ｘＮ層であり、ｘは０．３以上０．６以下である構成とすることができる。
本発明によれば、反りの小さな半導体基板および半導体装置を提供することができる。
図１（ａ）から図１（ｃ）は、実施例１に係る半導体基板の製造方法を示す断面図である。 図２はウエハの反り量を示すウエハの図である。 図３は、ＡｌＮ（００２）面のロッキングカーブの半値幅に対するＳＯＲＩを示した図である。 図４は、ＡｌＧａＮ層のＡｌ組成比に対するａ軸長を示す図である。 図５は、実施例２に係る半導体装置の断面図である。
図面を用いて、本発明の実施例について説明する。
実施例１は、ＨＥＭＴ（High Electron Mobility Transistor）用半導体基板の例である。図１（ａ）から図１（ｃ）は、実施例１に係る半導体基板の製造方法を示す断面図である。厚さが６２５μｍで４インチのＳｉウエハであるＳｉ基板１０を準備する。Ｓｉ基板１０の表面にＮ原料を供給せずにＡｌ原料を供給する。これをＡｌ原料の先流しという。図１（ａ）のように、Ｓｉ基板１０の（１１１）面上に接してバッファ層としてＡｌＮ層１２をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用い形成する。各条件は以下である。
Ａｌ原料先流し条件
先流しガス：ＴＭＡ（トリメチルアルミニウム）
先流し総量：２０μｍｏｌ
熱処理温度：１０５０℃
ガス圧力： １００ｔｏｒｒ
ＡｌＮ層１２形成条件
原料ガス：ＴＭＡ、ＮＨ３（アンモニア）
成長温度：１１５０℃
ガス圧力：１００ｔｏｒｒ
成長膜厚：３００ｎｍ
図１（ｂ）のように、ＡｌＮ層１２上にＧａＮ系半導体層としてＡｌＧａＮ層１４をＭＯＣＶＤ法を用い形成する。ＡｌＧａＮ層１４の成長条件は以下である。
ＡｌＧａＮ層１４形成条件
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ（トリメチルガリウム）
成長温度：１１００℃
ガス圧力：１００ｔｏｒｒ
ドープ： アンドープ
Ａｌ組成比：０．５
膜厚： １００ｎｍ
図１（ｃ）のように、ＡｌＧａＮ層１４上に電子走行層としてＧａＮ層１６をＭＯＣＶＤ法を用い形成する。ＧａＮ層１６の膜厚は１０００ｎｍである。ＧａＮ層１６上に電子供給層としてＡｌＧａＮ層１８を形成する。ＡｌＧａＮ層１８の膜厚は２０nｍであり、Ａｌ組成比は０．２である。ＡｌＧａＮ層１８上にキャップ層としてＧａＮ層２０を形成する。ＧａＮ層２０の膜厚は２ｎｍであり、ｎ型である。各層の成長面は（０００１）面である。以上により、ＨＥＭＴ用の半導体基板が完成する。
ＡｌＮ層１２の膜質は、ＡｌＮ層１２を成長する際の成長温度、成長レート等を制御することで制御することができる。そこで、ＡｌＮ層１２の成長条件を変え、図１（ａ）の状態でＸ線回折によるＡｌＮの（００２）面のロッキングカーブの半値幅を測定した。同じ条件でＡｌＮ層１２を成長したウエハを用い、図１（ｃ）の半導体基板を作成し、ウエハの反り量を測定した。図２はウエハの反り量を示すウエハの図である。図２のように、エピタキシャル層を上にし、ウエハ３０の端を平面３２に接触させた状態で、最も下に凸となっている箇所３４と平面３２との距離を反り量ＳＯＲＩとした。図２のように、下に凸となっている場合の反り量をプラス、上に凸になっている場合の反り量をマイナスとした。
図３は、ＡｌＮ（００２）面のロッキングカーブの半値幅に対する反り量ＳＯＲＩを示した図である。図３のように、ロッキングカーブの半値幅が小さくなると反り量ＳＯＲＩが小さくなる。ロッキングカーブの半値幅はＡｌＮ層１２の結晶性を表している。ロッキングカーブの半値幅が大きい場合、ＡｌＮ層１２のグレインが小さく各グレインの結晶方位のばらつきが大きいことを示している。一方、ロッキングカーブの半値幅が小さい場合、ＡｌＮ層１２のグレインが大きく単結晶により近い状態である。
特許文献１に記載されているように、ＡｌＧａＮ層１４により、反り量が低減するのは以下のように考えられている。すなわち、各層の成長温度は１０００℃前後のため、線熱膨張係数の差に起因して反りが発生する。ＧａＮ層１６の線熱膨張係数はＳｉやＡｌＮに比べ大きいため、ＧａＮ層１６だけではウエハは、下に凸となるように反ってしまう。つまりＧａＮ層１６が伸張応力を発生する。特に、良好な半導体装置を作製するためには、ＡｌＧａＮ層１４上のＧａＮを含む層（例えばＧａＮ層１６）の膜厚は０．８μｍ以上となる。このため、ウエハの反り量は非常に大きくなる。そこで、ＡｌＮ層１２上にＡｌＮ層１２よりａ軸長の長いＡｌＧａＮ層１４を設けることにより、格子定数の差に起因し上に凸となるような応力が発生する。つまり、ＡｌＧａＮ層１４内にＡｌＮ層１２により圧縮応力が生じる。このように、ＡｌＧａＮ層１４に起因した応力でＧａＮ層に起因した応力を補償することにより、反り量を低減させることができると考えられる。
しかしながら、図３の結果は、ＡｌＮ層１２の結晶性が悪い場合、ＡｌＧａＮ層１４に圧縮応力が発生せず、ウエハ全体の反りが大きくなってしまっていると考えられる。ＡｌＮ（００２）面のロッキングカーブの半値幅が異なるウエハを形成したところ、ロッキングカーブの半値幅が３０００秒程度の場合、ＡｌＧａＮ層１４には圧縮応力がほとんど発生しない。一方、ＡｌＮ（００２）面のロッキングカーブの半値幅が１５００秒以下の場合、ＡｌＧａＮ層１４に十分な圧縮応力が発生する。ロッキングカーブの半値幅は、１３００秒以下であることがより好ましく、１２００秒以下であることがより好ましい。
さらに、半導体基板の反り量は、半導体基板の大きさを４インチとした場合、±５０μｍ以下（曲率半径が±２５ｍ以上）であることが好ましい。反り量が±５０μｍを越えると、半導体装置のウエハプロセス工程において実用的でなくなる。また、半導体基板にクラックが発生しやすくなる。反り量は±４０μｍ以下、曲率半径は±２０ｍ以上がより好ましい。さらに、反り量は±３０μｍ以下、曲率半径は±１５ｍ以上がより好ましい。
ＡｌＮ層１２上に形成されたＧａＮ系半導体層の例としてＡｌＧａＮ層１４を例に説明したが、ＧａＮ系半導体層は、ＡｌＮ層１２から圧縮応力を受ける層であればよい。すなわち、ＧａＮ系半導体層は、ＡｌＮ層１２に伸張応力を発生させる層であればよい。なお、ＧａＮ系半導体層は、ＧａＮを含む層であり、例えばＧａＮ層、ＩｎＧａＮ層、ＡｌＧａＮ層、ＩｎＡｌＧａＮ層、またはこれらの積層である。
図４は、ＧａＮ系半導体層として、ＡｌＧａＮ層１４上にＧａＮ層１６を設けた構造において、ＡｌＧａＮ層１４のＡｌ組成比に対するａ軸長の関係を示す図である。図４において、応力を受けていないＡｌＮのａ軸長は０．３１１２ｎｍであり、応力を受けていないＧａＮのａ軸長は０．３１８９ｎｍである。よって、応力を受けていないＡｌＧａＮ層のａ軸長は、図４のＡ＝−０．００７７ｘ＋０．３１８９となる。よって、ＡｌＧａＮ層４が圧縮応力を受けているため、ＡｌＧａＮ層１４をＡｌｘＧａ１−ｘＮ層とし、ＡｌＧａＮ１４層のａ軸長をＡ ｎｍとしたとき、
Ａ＜０．００７７ｘ＋０．３１８９
となる。
ＡｌＮ層１２の結晶性が得られるためには、ＡｌＮ層１２の膜厚は１００ｎｍ以上であることが好ましい。ＡｌＮ層１２の膜厚は１５０ｎｍ以上がより好ましい。また、ＡｌＮ層１２は、クラック等を抑制するため４００ｎｍ以下であることが好ましい。ＡｌＮ層１２に圧縮応力を印加するためには、ＡｌＧａＮ層１４のＡｌ組成比、すなわちＡｌｘＧａ１−ｘＮのｘは０．３以上０．６以上が好ましい。ｘは０．３５以上０．５５以下がより好ましい。
実施例２は、実施例１の半導体基板を用い半導体装置を形成する例である。図５は、実施例２に係る半導体装置の断面図である。図４のように、図１（ｃ）の半導体基板のＧａＮ層２０上に、例えば蒸着法を用いて、ソース電極２４、ドレイン電極２６及びゲート電極２８を形成する。ソース電極２４及びドレイン電極２６は、ＧａＮ層２０に近い方から例えばＴｉ／Ａｕを積層させたオーミック電極である。ゲート電極２８は、ＧａＮ層２０に近い方から例えばＮｉ／Ａｕを積層させてなる。以上により、実施例２に係る半導体装置が完成する。
実施例１および実施例２は、ＨＥＭＴを例に説明したが、ＨＥＭＴ以外のトランジスタや、例えばレーザダイオードやフォトダイオードのような光半導体装置でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
Ｓｉ基板 １０
ＡｌＮ層 １２
ＡｌＧａＮ層 １４
ＧａＮ層 １６
ＡｌＧａＮ層 １８
ＧａＮ層 ２０

Claims (13)

  1. Ｓｉ基板上に接して形成されたＸ線回折による（００２）面のロッキングカーブ半値幅が１５００秒以下のＡｌＮ層と、
    前記ＡｌＮ層上に形成されたＧａＮ系半導体層と、
    を具備することを特徴とする半導体基板。
  2. 前記半導体基板の反りの曲率半径は±２５ｍ以上であることを特徴とする請求項１記載の半導体基板。
  3. 前記半導体基板の反り量は、半導体基板の大きさを４インチとした場合、±５０μｍ以下であることを特徴とする請求項１記載の半導体基板。
  4. 前記ＧａＮ系半導体層は前記ＡｌＮ層から圧縮応力を受けることを特徴とする請求項１から３いずれか一項記載の半導体基板。
  5. 前記ＧａＮ系半導体層はＡｌｘＧａ１−ｘＮ層および前記ＡｌｘＧａ１−ｘＮ層上に形成されたＧａＮ層を含み構成され、前記ＡｌｘＧａ１−ｘＮ層のａ軸長は、ａ軸長をＡ ｎｍとしたとき、
    Ａ＜０．００７７ｘ＋０．３１８９
    であることを特徴とする請求項１から３いずれか一項記載の半導体基板。
  6. 前記ＡｌＮ層の膜厚は１００ｎｍ以上であることを特徴とする請求項１から５のいずれか一項記載の半導体基板。
  7. 前記ＧａＮ系半導体層はＡｌｘＧａ１−ｘＮ層であり、ｘは０．３以上０．６以下であることを特徴とする請求項１から６のいずれか一項記載の半導体基板。
  8. Ｓｉ基板上に接して形成されたＸ線回折による（００２）面のロッキングカーブ半値幅が１５００秒以下のＡｌＮ層と、
    前記ＡｌＮ層上に形成されたＧａＮ系半導体層と、
    を具備することを特徴とする半導体装置。
  9. 前記Ｓｉ基板の反りの曲率半径は±２５ｍ以上であることを特徴とする請求項８記載の半導体装置。
  10. 前記ＧａＮ系半導体層は前記ＡｌＮ層から圧縮応力を受けることを特徴とする請求項８または９記載の半導体装置。
  11. 前記ＧａＮ系半導体層はＡｌｘＧａ１−ｘＮ層および前記ＡｌｘＧａ１−ｘＮ層上に形成されたＧａＮ層を含み構成され、前記ＡｌｘＧａ１−ｘＮ層のａ軸長は、ａ軸長をＡ ｎｍとしたとき、
    Ａ＜０．００７７ｘ＋０．３１８９
    であることを特徴とする請求項８または９のいずれか一項記載の半導体装置。
  12. 前記ＡｌＮ層の膜厚は１００ｎｍ以上であることを特徴とする請求項８から１１のいずれか一項記載の半導体装置。
  13. 前記ＧａＮ系半導体層はＡｌｘＧａ１−ｘＮ層であり、ｘは０．３以上０．６以下であることを特徴とする請求項８から１２のいずれか一項記載の半導体装置。
JP2010150058A 2010-06-30 2010-06-30 半導体基板および半導体装置 Pending JP2012015303A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010150058A JP2012015303A (ja) 2010-06-30 2010-06-30 半導体基板および半導体装置
US13/172,426 US8546813B2 (en) 2010-06-30 2011-06-29 Semiconductor substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010150058A JP2012015303A (ja) 2010-06-30 2010-06-30 半導体基板および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016007363A Division JP2016154221A (ja) 2016-01-18 2016-01-18 半導体基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2012015303A true JP2012015303A (ja) 2012-01-19

Family

ID=45399030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010150058A Pending JP2012015303A (ja) 2010-06-30 2010-06-30 半導体基板および半導体装置

Country Status (2)

Country Link
US (1) US8546813B2 (ja)
JP (1) JP2012015303A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015096453A (ja) * 2013-11-15 2015-05-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法
JP2015098413A (ja) * 2013-11-19 2015-05-28 古河機械金属株式会社 自立基板の製造方法および自立基板
WO2015115126A1 (ja) * 2014-01-31 2015-08-06 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2016204201A (ja) * 2015-04-22 2016-12-08 シャープ株式会社 窒化物半導体エピタキシャルウェハおよびその製造方法
JP2019004178A (ja) * 2018-09-20 2019-01-10 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064706B2 (en) * 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045899A (ja) * 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
JP2006093400A (ja) * 2004-09-24 2006-04-06 Ngk Insulators Ltd 半導体積層構造およびｈｅｍｔ素子
JP2009054888A (ja) * 2007-08-28 2009-03-12 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367150B1 (en) * 2001-02-14 2009-08-19 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP5383974B2 (ja) 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045899A (ja) * 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
JP2006093400A (ja) * 2004-09-24 2006-04-06 Ngk Insulators Ltd 半導体積層構造およびｈｅｍｔ素子
JP2009054888A (ja) * 2007-08-28 2009-03-12 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015096453A (ja) * 2013-11-15 2015-05-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法
JP2015098413A (ja) * 2013-11-19 2015-05-28 古河機械金属株式会社 自立基板の製造方法および自立基板
WO2015115126A1 (ja) * 2014-01-31 2015-08-06 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP6089122B2 (ja) * 2014-01-31 2017-03-01 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JPWO2015115126A1 (ja) * 2014-01-31 2017-03-23 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2016204201A (ja) * 2015-04-22 2016-12-08 シャープ株式会社 窒化物半導体エピタキシャルウェハおよびその製造方法
JP2019004178A (ja) * 2018-09-20 2019-01-10 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子

Also Published As

Publication number Publication date
US8546813B2 (en) 2013-10-01
US20120001195A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
JP5552923B2 (ja) 半導体装置およびその製造方法
JP5383974B2 (ja) 半導体基板および半導体装置
US8546813B2 (en) Semiconductor substrate and semiconductor device
JP5112370B2 (ja) 半導体装置の製造方法
JP5668339B2 (ja) 半導体装置の製造方法
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP2007112633A (ja) 窒化物半導体ウェーハ及び窒化物半導体素子
WO2014068838A1 (ja) エピタキシャルウェハ及びその製造方法
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP2016171196A (ja) 半導体装置の製造方法
US20100123139A1 (en) Semiconductor wafer, semiconductor device, semiconductor wafer manufacturing method and semiconductor device manufacturing method
JP2014022685A (ja) 半導体積層構造およびこれを用いた半導体素子
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2016154221A (ja) 半導体基板および半導体装置
JP5817283B2 (ja) 半導体装置の製造方法
US8623747B1 (en) Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP5776344B2 (ja) 半導体装置
US9355841B2 (en) Manufacturing method of high electron mobility transistor
JP6205497B2 (ja) 窒化物半導体の製造方法
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
KR20090030651A (ko) 질화갈륨계 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140924

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141205