JP5383974B2 - 半導体基板および半導体装置 - Google Patents

半導体基板および半導体装置 Download PDF

Info

Publication number
JP5383974B2
JP5383974B2 JP2006351436A JP2006351436A JP5383974B2 JP 5383974 B2 JP5383974 B2 JP 5383974B2 JP 2006351436 A JP2006351436 A JP 2006351436A JP 2006351436 A JP2006351436 A JP 2006351436A JP 5383974 B2 JP5383974 B2 JP 5383974B2
Authority
JP
Japan
Prior art keywords
layer
substrate
aln
algan
composition ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006351436A
Other languages
English (en)
Other versions
JP2008166349A5 (ja
JP2008166349A (ja
Inventor
勇夫 眞壁
健 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2006351436A priority Critical patent/JP5383974B2/ja
Priority to US11/965,302 priority patent/US8232557B2/en
Publication of JP2008166349A publication Critical patent/JP2008166349A/ja
Publication of JP2008166349A5 publication Critical patent/JP2008166349A5/ja
Application granted granted Critical
Publication of JP5383974B2 publication Critical patent/JP5383974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

本発明は、半導体基板およびその半導体装置に関し、特にＳｉ基板上に形成されたＧａＮ層を有する半導体基板および半導体装置に関する。
窒化ガリウム（ＧａＮ）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子、短波長で発光する発光ダイオードやレーザダイオードとして用いられている。これらの半導体装置のうち、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ、発光装置として、レーザダイオード（ＬＤ）、発光ダイオード（ＬＥＤ）および垂直共振器面発光レーザ（ＶＣＳＥＬ）などの開発が進められている。
ＧａＮ層を成長する基板として一般にサファイア基板やＳｉＣ（炭化シリコン）基板等が用いられている。サファイア基板やＳｉＣ基板は高価なため、Ｓｉ（シリコン）基板上にＧａＮ層を成長する技術が開発されている。ＳｉとＧａとは反応し易いため、Ｓｉ基板とＧａＮ層との間にバリア層としてＡｌＮ（窒化アルミニウム）層が設けられる。しかしながら、ＡｌＮ層上にＧａＮ層を直接成長すると結晶性の良好なＧａＮ層が得られない。そこで、特許文献１には、Ｓｉ基板上のＡｌＮ層とＧａＮ層との間に、組成が連続的に変化するＡｌＧａＮ層を設ける技術が開示されている。特許文献２には、Ｓｉ基板上のＡｌＮ層とＧａＮ層との間に、組成が段階的に変化するＡｌＧａＮ層を設ける技術が開示されている。
特表２００４−５２４２５０号公報 特開２０００−２７７４４１号公報
しかしながら、特許文献１および特許文献２の技術でＳｉ基板上に成長したＧａＮ層は結晶性が十分ではない。例えば、従来の技術を用いＳｉ基板上に形成されたＧａＮ層について、Ｘ線回折法を用い測定面（００２）や（１０２）のロッキングカーブの半値幅を測定すると６００秒から８００秒である。また、Ｓｉ基板上にＧａＮ層を成長すると熱膨張係数の差に起因し、表面のクラックや基板の反りが発生する。本発明は、上記課題を解決し結晶性の良好なＧａＮ層を有し、かつ反りの小さな半導体基板および半導体装置を提供することを目的とする。
上記課題を解決するため、本発明に係る半導体基板は、Ｓｉ基板上に接して設けられたＡｌＮ層と、前記ＡｌＮ層上に接して設けられたＡｌの組成比が０．３以上かつ０．６以下のＡｌ組成一定からなる単層のＡｌＧａＮ層と、前記ＡｌＧａＮ層上に接して設けられたＧａＮ層と、を具備している。本発明によれば、結晶性の良好なＧａＮ層を有し、かつ反りの小さな半導体基板を提供することができる。
上記構成において、前記ＡｌＮ層は１０００℃以上で形成されてなる構成とすることができる。この構成によれば、ＡｌＮ層が格子緩和し、ＡｌＮ層にクラックが入ることを抑制することができる。
本発明に係る半導体装置は、Ｓｉ基板上に接して設けられたＡｌＮ層と、前記ＡｌＮ層上に接して設けられたＡｌの組成比が０．３以上かつ０．６以下のＡｌ組成一定からなる単層のＡｌＧａＮ層と、前記ＡｌＧａＮ層上に接して設けられたＧａＮ層と、前記ＧａＮ層上に設けられた動作層と、を具備している。本発明によれば、結晶性の良好なＧａＮ層を有し、かつ反りの小さな半導体基板を提供することができる。
上記構成において、前記ＡｌＮ層は１０００℃以上で形成されてなる構成とすることができる。この構成によれば、ＡｌＮ層が格子緩和し、ＡｌＮ層にクラックが入ることを抑制することができる。
上記構成において、前記ＡｌＮ層、前記ＡｌＧａＮ層および前記ＧａＮ層は、ＭＯＣＶＤ法で成長されてなる構成とすることができる。また、上記構成において、前記半導体装置は、ＨＥＭＴ、ＬＤ、ＬＥＤおよびＶＣＳＥＬのいずれかである構成とすることができる。
本発明によれば、結晶性の良好なＧａＮ層を有し、かつ反りの小さな半導体基板を提供することができる。
以下、図面を参照に本発明の実施例について説明する。
図１（ａ）および図１（ｂ）を用い実施例１について説明する。図１（ａ）を参照に、Ｓｉ基板１０の表面酸化膜をフッ化水素酸（ＨＦ）を用い除去する。Ｓｉ基板１０をＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置のリアクタ内に導入する。Ｈ２（水素）をキャリアガスとし、基板温度を１０５０℃に昇温する。これにより、基板１０表面をサーマルクリーニングする。ＴＭＡ（トリメチルアルミニウム）およびＮＨ３（アンモニア）を供給し、基板１０上に膜厚が約２５０ｎｍのＡｌＮ（窒化アルミニウム）層１２を成長する。ＡｌＮ層１２は基板温度を１０５０℃とすることによりほとんど格子緩和した層となる。基板温度を１１００℃に昇温しＴＭＡ、ＴＭＧ（トリメチルガリウム）およびＮＨ３を供給し、ＡｌＮ層１２上に膜厚が約２５０ｎｍのＡｌＧａＮ（窒化アルミニウムガリウム）層１４を成長する。ＡｌＧａＮ層１４のＡｌ組成比については後述する。基板温度を１１５０℃に昇温しＴＭＧおよびＮＨ３を供給し、ＡｌＧａＮ層１４上に膜厚が１μｍのＧａＮ層１６を成長する。
図１（ｂ）を参照に、基板温度を１０５０℃に降温しＴＭＡ、ＴＭＧおよびＮＨ３を供給し、ＧａＮ層１６上に膜厚が約３０ｎｍ、Ａｌ組成比が０．２５のＡｌＧａＮ電子供給層１８を成長する。以上により、ＭＯＣＶＤ法を用い形成された実施例１に係る半導体基板が完成する。
図１（ａ）の状態で、ＡｌＧａＮ層１４のＡｌ組成比が０．４０のとき、Ｘ線回折法を用いＧａＮ層１６の結晶性を調べた。ＧａＮ層１６の測定面（００２）のロッキングカーブの半値幅は４５０秒であり、測定面（１０２）のロッキングカーブの半値幅６００から８００秒に比べ非常に良好である。また、ＧａＮ層１６の表面にはクラックやピットは観察されなかった。さらに、基板の反りも小さかった。
図２はＡｌＧａＮ層１４のＡｌ組成を変えてＧａＮ層１６を成長したときの測定面（１０２）のロッキングカーブの半値幅（ＦＷＨＭ ＧａＮ（１０２））を示した図である。Ａｌ組成比が０．３より小さい場合、半値幅が急激に大きくなる。よって、ＡｌＧａＮ層１４のＡｌ組成比は０．３以上が好ましい。また、製造余裕を確保するためには０．４以上がより好ましい。
図３はＡｌＧａＮ層１４のＡｌ組成を変えたときの基板の反り量を示した図である。Ａｌ組成比が０．６を越えると反り量は急激に大きくなる。よって、ＡｌＧａＮ層１４のＡｌ組成比は０．６以下が好ましい。
以上より、ＡｌＧａＮ層１４のＡｌ組成比は０．３以上かつ０．６以下が好ましい。前述した実施例１の検討により、従来知られていなかった図２および図３のデータを取得することができた。その結果、結晶性が改善しウエハの反りの小さい半導体基板および半導体装置を初めて提供することができた。
ＡｌＧａＮ層はＡｌ組成比を高くすると急激に成長速度が低下することが知られている。このため、従来はＡｌＮ層１２とＧａＮ層１６との間に形成するＡｌＧａＮ層１４のＡｌ組成比は０．２前後としていた。しかしながら、図２によれば、Ａｌ組成比が０．２前後ではＧａＮ層１６のロッキングカーブの半値幅は７００秒程度となってしまう。さらに、特許文献１および特許文献２のようにＡｌＧａＮ層１４のＡｌ組成比を連続的または段階的に変化させたとしてもロッキングカーブの半値幅が６００秒以下となるという報告はない。本発明者は単層からなるＡｌＧａＮ層１４のＡｌ組成比を０．３以上とすることによりＧａＮ層１６の結晶性が改善することを見出した。
このように、ＡｌＧａＮ層１４のＡｌ組成比を０．６以下とすることによりウエハの反りが小さくなり、０．３以上とすることにより結晶性が改善する。その理由は明確ではないが、例えば以下のように考えられる。
表１は、Ｓｉ，ＡｌＮ、ＡｌＧａＮ（Ａｌ組成比が０．５）、ＧａＮの線熱膨張係数と格子定数を示した表である。各層の成長温度は１１００℃程度のため、線熱膨張係数に起因した圧縮応力により基板は反ってしまう。一方、各層には格子定数の差に起因した応力が加わる。ＡｌＮ層１２は前述のようにほとんど格子緩和している。よって、ＡｌＧａＮ層１４およびＧａＮ層１６に加わる伸張応力により熱膨張係数に起因した圧縮応力を補償することができる。ＡｌＧａＮ層のＡｌ組成比が小さい場合、ＡｌＮ層１２とＡｌＧａＮ層１４との間の格子定数の差に起因した応力が大きく、熱膨張係数に起因した圧縮応力を十分補償することができる。一方、ＡｌＧａＮ層のＡｌ組成比が小さい場合、ＡｌＮ層１２とＡｌＧａＮ層１４との間の格子定数の差に起因した応力は小さく、熱膨張係数に起因した圧縮応力を十分補償することができない。以上により、ＡｌＧａＮ層１４のＡｌ組成比が大きいと基板が反ってしまうと考えられる。以上のような理由により、ＡｌＧａＮ層１４のＡｌ組成比は０．３以上０．６以下が好ましい。
Figure 0005383974
成長中の応力が小さい（つまり格子緩和した）方が結晶性は向上する。よって、格子定数の差に起因した応力は小さい方がよい。前述のように、ＡｌＮ層１２の格子歪はほとんど緩和している。よって、ＡｌＮ層１２の上面の格子定数はほぼＡｌＮの格子定数である。これにより、ＡｌＧａＮ層１４のＡｌ組成比が小さい場合、成長中にＡｌＧａＮ層１４に加わる格子定数の差に起因した応力が大きく結晶性が向上しない。一方、ＡｌＧａＮ層１４のＡｌ組成比が大きい場合、成長中にＡｌＧａＮ層１４に加わる格子定数の差に起因した応力が小さく結晶性が向上する。以上のように考えられる。
なお、ＡｌＮ層１２およびＡｌＧａＮ層１４は結晶性の観点からは厚いほうが好ましいが、厚すぎると内部応力によりクラックが入ってしまう。よって、ＡｌＮ層１２およびＡｌＧａＮ層１４の膜厚は各々２５０ｎｍ±１２５ｎｍの範囲が好ましい。また、ＡｌＮ層１２およびＡｌＧａＮ層１４は組成比１％程度の他の原子を含んでいてもよい。例えば１％以下のＩｎが含まれていてもよい。
ＡｌＮ層１２は格子歪が緩和した層であることが好ましい。ＡｌＮ層１２とＳｉとの格子定数は表１のように大きく異なる。このため、ＡｌＮ層１２の格子歪が緩和していないと、内部応力によりＡｌＮ層１２にクラックが入ってしまう。ＡｌＮ層１２の格子歪を緩和する方法としては、実施例１のように、ＡｌＮ層１２を１０００℃以上で形成する方法がある。この方法以外にも、ＡｌＮ層１２の成長温度を低くするまたは高くする方法、ＡｌＮ層１２とＳｉ基板１０との間に緩和層を設ける方法等がある。これらのいずれの方法を用いてもよい。
実施例２は実施例１に係る半導体基板を用いたＨＥＭＴの例である。図４のように、実施例１に係る半導体基板の電子供給層１８上にオーミック電極としてＴｉ（チタン）／Ａｕ（金）のソース電極２２およびドレイン電極２４を蒸着法を用い形成する。電子供給層１８上にＮｉ（ニッケル）／Ａｕ（金）のゲート電極２６を蒸着法を用い形成する。以上により、実施例２に係るＨＥＭＴが完成する。実施例２においては、ＧａＮ層１６の電子供給層１８界面に生成される２次元電子ガスおよび電子供給層１８がキャリアが伝導する動作層として機能する。
実施例２に係る半導体装置は、結晶性の良好でウエハの反りの小さなＧａＮ層１６を有するため、良好な特性を有する。半導体装置はＨＥＭＴ等のＦＥＴ以外にもＬＤ、ＬＥＤおよびＶＣＳＥＬ等の光半導体素子であってもよい。この場合もＧａＮ層の結晶性が向上するため良好な特性を得ることができる。ＬＤ、ＬＥＤおよびＶＣＳＥＬの場合は、活性層およびクラッド層がキャリアが伝導する動作層として機能する。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１（ａ）および図１（ｂ）は実施例１に係る半導体基板の製造工程を示す断面図である。 図２はＡｌＧａＮ層のＡｌ組成比に対するロッキングカーブの半値幅を示す面図である。 図３はＡｌＧａＮ層のＡｌ組成比に対する基板の反り量を示す面図である。 図４は実施例２に係るＨＥＭＴの断面図である。
符号の説明
１０ 基板
１２ ＡｌＮ層
１４ ＡｌＧａＮ層
１６ ＧａＮ層
１８ 電子供給層

Claims (6)

  1. Ｓｉ基板上に接して設けられたＡｌＮ層と、
    前記ＡｌＮ層上に接して設けられたＡｌの組成比が０．３以上かつ０．６以下のＡｌ組成一定からなる単層のＡｌＧａＮ層と、
    前記ＡｌＧａＮ層上に接して設けられたＧａＮ層と、を具備することを特徴とする半導体基板。
  2. 前記ＡｌＮ層は１０００℃以上で形成されてなることを特徴とする請求項１記載の半導体基板。
  3. Ｓｉ基板上に接して設けられたＡｌＮ層と、
    前記ＡｌＮ層上に接して設けられたＡｌの組成比が０．３以上かつ０．６以下のＡｌ組成一定からなる単層のＡｌＧａＮ層と、
    前記ＡｌＧａＮ層上に接して設けられたＧａＮ層と、
    前記ＧａＮ層上に設けられた動作層と、を具備することを特徴とする半導体装置。
  4. 前記ＡｌＮ層は１０００℃以上で形成されてなることを特徴とする請求項３記載の半導体装置。
  5. 前記ＡｌＮ層、前記ＡｌＧａＮ層および前記ＧａＮ層は、ＭＯＣＶＤ法で成長されてなることを特徴とする請求項３記載の半導体装置。
  6. 前記半導体装置は、ＨＥＭＴ、ＬＤ、ＬＥＤおよびＶＣＳＥＬのいずれかであることを特徴とする請求項３記載の半導体装置。
JP2006351436A 2006-12-27 2006-12-27 半導体基板および半導体装置 Active JP5383974B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006351436A JP5383974B2 (ja) 2006-12-27 2006-12-27 半導体基板および半導体装置
US11/965,302 US8232557B2 (en) 2006-12-27 2007-12-27 Semiconductor substrate with AlGaN formed thereon and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006351436A JP5383974B2 (ja) 2006-12-27 2006-12-27 半導体基板および半導体装置

Publications (3)

Publication Number Publication Date
JP2008166349A JP2008166349A (ja) 2008-07-17
JP2008166349A5 JP2008166349A5 (ja) 2010-02-18
JP5383974B2 true JP5383974B2 (ja) 2014-01-08

Family

ID=39695481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006351436A Active JP5383974B2 (ja) 2006-12-27 2006-12-27 半導体基板および半導体装置

Country Status (2)

Country Link
US (1) US8232557B2 (ja)
JP (1) JP5383974B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
GB2469451A (en) 2009-04-14 2010-10-20 Qinetiq Ltd P-Type Semiconductor Devices
GB2469448A (en) * 2009-04-14 2010-10-20 Qinetiq Ltd Strain Control in Semiconductor Devices
WO2011084269A2 (en) * 2009-12-16 2011-07-14 National Semiconductor Corporation Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
US8802516B2 (en) * 2010-01-27 2014-08-12 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices
JP5614130B2 (ja) 2010-06-30 2014-10-29 住友電気工業株式会社 半導体装置の製造方法
JP2012015303A (ja) 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体基板および半導体装置
JP5668339B2 (ja) 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP2012015304A (ja) 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
JP2012033575A (ja) 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP5707767B2 (ja) 2010-07-29 2015-04-30 住友電気工業株式会社 半導体装置
JP2012033708A (ja) 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US20130175671A1 (en) * 2010-09-30 2013-07-11 Freescale Semiconductor, Inc. Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device
JP5660373B2 (ja) * 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5482682B2 (ja) * 2011-02-08 2014-05-07 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、エピタキシャル基板、及びｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP5127978B1 (ja) 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
SG10201705301QA (en) * 2012-12-26 2017-07-28 Agency Science Tech & Res A semiconductor device for high-power applications
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
US20140335666A1 (en) 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
JP6480244B2 (ja) * 2015-04-10 2019-03-06 株式会社ニューフレアテクノロジー 気相成長方法
CN107771352B (zh) * 2015-06-26 2022-05-10 英特尔公司 设计的硅衬底上的gan器件
JP6039026B1 (ja) * 2015-09-04 2016-12-07 Ｄｏｗａエレクトロニクス株式会社 ｎ型オーミック電極の製造方法、ならびにｎ型オーミック電極、ｎ型電極およびＩＩＩ族窒化物半導体発光素子
JP2018107156A (ja) * 2016-12-22 2018-07-05 株式会社ニューフレアテクノロジー 気相成長装置及び気相成長方法
JP6729416B2 (ja) * 2017-01-19 2020-07-22 住友電気工業株式会社 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
TWI631668B (zh) 2017-11-22 2018-08-01 聯鈞光電股份有限公司 氮化物半導體結構
JP2020177965A (ja) * 2019-04-16 2020-10-29 日機装株式会社 窒化物半導体発光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242586A (ja) * 1997-02-24 1998-09-11 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体装置およびその製造方法
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4145108B2 (ja) * 2002-09-20 2008-09-03 シャープ株式会社 ＧａＮＰ結晶の成長方法
US20050133816A1 (en) * 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板

Also Published As

Publication number Publication date
JP2008166349A (ja) 2008-07-17
US8232557B2 (en) 2012-07-31
US20080210949A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
JP5383974B2 (ja) 半導体基板および半導体装置
JP5552923B2 (ja) 半導体装置およびその製造方法
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP5668339B2 (ja) 半導体装置の製造方法
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
JP2008285364A (ja) ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
JP6592524B2 (ja) ＳｉＣ層を備えた化合物半導体基板
US8546813B2 (en) Semiconductor substrate and semiconductor device
JP2016171196A (ja) 半導体装置の製造方法
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2005159207A (ja) 半導体素子形成用板状基体の製造方法
WO2014068838A1 (ja) エピタキシャルウェハ及びその製造方法
US20150364552A1 (en) High-quality gan high-voltage hfets on silicon
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP2014022685A (ja) 半導体積層構造およびこれを用いた半導体素子
KR102273305B1 (ko) 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
Aida et al. Control of initial bow of sapphire substrates for III-nitride epitaxy by internally focused laser processing
JP2016154221A (ja) 半導体基板および半導体装置
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
US8623747B1 (en) Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
JP4679810B2 (ja) エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
US9355841B2 (en) Manufacturing method of high electron mobility transistor
JP2007012705A (ja) 窒化ガリウム系化合物半導体の成長方法
JP2009084136A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Ref document number: 5383974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250