JP5552923B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5552923B2 JP5552923B2 JP2010150061A JP2010150061A JP5552923B2 JP 5552923 B2 JP5552923 B2 JP 5552923B2 JP 2010150061 A JP2010150061 A JP 2010150061A JP 2010150061 A JP2010150061 A JP 2010150061A JP 5552923 B2 JP5552923 B2 JP 5552923B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- gan
- axis length
- algan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims description 91
- 239000000203 mixture Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 46
- 239000013078 crystal Substances 0.000 claims description 27
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 345
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 84
- 229910002601 GaN Inorganic materials 0.000 description 83
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 42
- 238000010893 electron trap Methods 0.000 description 28
- 230000000052 comparative effect Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000737 periodic effect Effects 0.000 description 8
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 8
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical group 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
本発明は半導体基板およびその製造方法に関し、例えばＳｉ基板上にＡｌＮ層が形成された半導体基板およびその製造方法に関する。
窒化ガリウム（ＧａＮ）系半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子、短波長で発光する発光ダイオードやレーザダイオードとして用いられている。これらの半導体装置のうち、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行なうのに適した半導体装置として、高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ、発光装置として、レーザダイオード（ＬＤ）および発光ダイオード（ＬＥＤ）などの開発が進められている。
ＧａＮ系半導体層を成長する基板として一般にサファイア基板やＳｉＣ（炭化シリコン）基板等が用いられている。サファイア基板やＳｉＣ基板は高価なため、Ｓｉ（シリコン）基板上にＧａＮ系半導体層を成長する技術が開発されている。ＳｉとＧａとは反応し易いため、Ｓｉ基板とＧａＮ系半導体層との間にバリア層としてＡｌＮ（窒化アルミニウム）層が設けられる。ＡｌＮ層上にＧａＮ層を形成する際にＡｌＮ層とＧａＮ層との間にＡｌＧａＮバッファ層を形成することにより、反りを低減できることが知られている（例えば、特許文献１）。また、Ｓｉ基板とＧａＮ系半導体層との間に超格子バッファを層設けることにより、反りが低減できることが知られている（例えば、特許文献２）。
しかしながら、Ｓｉ基板を用いた場合、ＳｉＣ基板を用いた場合に比べ、ＧａＮ系半導体層やバッファ層に高濃度の電子トラップが形成されてしまう。電子トラップが形成されると、例えばＨＥＭＴにおいて、過渡応答が生じてしまう。
本発明は、ＧａＮ系半導体層内に形成される電子トラップ濃度を低減することを目的とする。
本発明は、Ｓｉ基板上に接して形成されたＡｌＮを主成分とする下地層と、前記下地層上に形成され、前記下地層から圧縮応力を受ける第１バッファ層と、前記第１バッファ層上に形成された第２バッファ層と、前記第２バッファ層上に形成されたＡｌの組成比が０．１以下のＧａＮ系半導体層と、を具備し、前記第２バッファ層における前記第１バッファ層側の面の結晶軸長に対し前記第１バッファ層と反対の面の結晶軸長が前記ＧａＮ系半導体層に近く、前記第２バッファ層の伝導帯底エネルギーが前記ＧａＮ系半導体層より高く、前記第２バッファ層内の水素濃度は前記第１バッファ層内の水素濃度より高いことを特徴とする半導体装置である。本発明によれば、第２バッファ層内で結晶軸長の差異が緩和されるため、ＧａＮ系半導体層内での結晶軸長の緩和のための内部応力を抑制できる。よって、応力ひずみによって生じるＧａＮ系半導体層内に形成される電子トラップ濃度を低減することができる。また、第２バッファ層内で結晶軸長を緩和させ、ＧａＮ系半導体層内に形成される電子トラップ濃度をより低減することができる。
上記構成において、前記第１バッファ層および前記第２バッファ層は、ＡｌＧａＮ、ＡｌＮ／ＧａＮ超格子、またはＡｌＧａＮ／ＡｌＧａＮ超格子である構成とすることができる。
上記構成において、前記第２バッファ層のａ軸長の平均値は前記第１バッファ層のａ軸長の平均値より大きい構成とすることができる。この構成によれば、第２バッファ層内でａ軸長を緩和させ、ＧａＮ系半導体層内に形成される電子トラップ濃度をより低減することができる。
上記構成において、前記第１バッファ層のａ軸長の平均値および前記第２バッファ層のａ軸長の平均値は、前記第１バッファ層のａ軸長の平均値をａ１、前記第２バッファ層のａ軸長の平均値をａ２としたとき、０．３１１２ｎｍ≦ａ１、０．３１８９ｎｍ≧ａ２、かつ、ａ２≧ａ１＋０．００７０ｎｍである構成とすることができる。
上記構成において、前記第１バッファ層内の水素濃度は１×１０１９ｃｍ−３以下であり、かつ前記第２バッファ層内の水素濃度は１×１０１９ｃｍ−３以上である構成とすることができる。
本発明は、Ｓｉ基板上に接してＡｌＮを主成分とする下地層を形成する工程と、前記下地層上に、前記下地層から圧縮応力を受ける第１バッファ層を形成する工程と、前記第１バッファ層上に第２バッファ層を形成する工程と、前記第２バッファ層上にＡｌの組成比が０．１以下のＧａＮ系半導体層を形成する工程と、を含み、前記第２バッファ層における前記第１バッファ層側の面の結晶軸長に対し前記第１バッファ層と反対の面の結晶軸長が前記ＧａＮ系半導体層に近く、前記第２バッファ層の伝導帯底エネルギーが前記ＧａＮ系半導体層より高く、前記第２バッファ層の成長速度は、前記第１バッファ層より大きいことを特徴とする半導体装置の製造方法である。本発明によれば、ＧａＮ系半導体層内に形成される電子トラップ濃度を低減することができる。また、第２バッファ層内で結晶軸長を緩和させ、ＧａＮ系半導体層内に形成される電子トラップ濃度をより低減することができる。
上記構成において、前記第１バッファ層の成長速度は０．０２〜０．１０ｎｍ／秒であり、前記第２バッファ層の成長速度は０．０６〜０．２０ｎｍ／秒である構成とすることができる。
本発明は、Ｓｉ基板上に接してＡｌＮを主成分とする下地層を形成する工程と、前記下地層上に、前記下地層から圧縮応力を受ける第１バッファ層を形成する工程と、前記第１バッファ層上に第２バッファ層を形成する工程と、前記第２バッファ層上にＡｌの組成比が０．１以下のＧａＮ系半導体層を形成する工程と、を含み、前記第２バッファ層における前記第１バッファ層側の面の結晶軸長に対し前記第１バッファ層と反対の面の結晶軸長が前記ＧａＮ系半導体層に近く、前記第２バッファ層の伝導帯底エネルギーが前記ＧａＮ系半導体層より高く、前記第２バッファ層の成長温度は、前記第１バッファ層より低いことを特徴とする半導体装置の製造方法である。この構成によれば、第２バッファ層内で結晶軸長を緩和させ、ＧａＮ系半導体層内に形成される電子トラップ濃度をより低減することができる。
上記構成において、前記第１バッファ層の成長温度は１０００℃以上１２００℃未満であり、前記第２バッファ層の成長温度は前記第１バッファ層の成長温度より１００℃〜２００℃低い温度である構成とすることができる。
本発明によれば、ＧａＮ系半導体層内に形成される電子トラップ濃度を低減することができる。
以下、本発明の実施例について図面を参照し説明する。
まず、ＧａＮ系半導体層とバッファ層との間に高濃度の電子トラップが発生する原因について、比較例を用い説明する。図１は、比較例に係る半導体装置用基板の断面図である。Ｓｉ基板１０（１１１）面上に、下地層であるＡｌＮ層１２、バッファ層であるＡｌＧａＮ層１４、ＧａＮ系半導体層としてＧａＮ層１８が順に形成されている。
図２（ａ）から図２（ｃ）は、基板からの距離に対するＡｌ組成比ｘ、ａ軸長および伝導帯底のエネルギーＥｃを示した図である。図２（ａ）から図２（ｃ）のように、ＡｌＮ層１２はＡｌ組成比が１．０である。ＡｌＧａＮ層１４のＡｌ組成比ｘは例えば０．５であり、ＡｌＧａＮ層１４のａ軸長はＡｌＮ層１２とほぼ同じである。ＡｌＧａＮ層１４の伝導帯底のエネルギーＥｃはＡｌＮ層１２より低い。ＧａＮ層１８のＡｌ組成比ｘは０であり、ＧａＮ層１８のａ軸長はＡｌＧａＮ層１４より大きい。ＧａＮ層１８の伝導帯底のエネルギーＥｃはＡｌＧａＮ層１４より小さい。
比較例においては、Ｓｉ基板１０上にＡｌＮ層１２が形成されることで、ＡｌＮ層１２とＳｉ基板１０との格子定数の差に起因し、基板表面が凹になるような引っ張り応力がＡｌＮ層１２に働く。図２（ｂ）のように、ＡｌＧａＮ層１４をＡｌＮ層１２とほぼ同じ格子定数（この場合、ａ軸長）になるような成長条件で成長する。本来のＡｌＧａＮ層１４のａ軸長は、ＡｌＮ層１２より大きいため、ＡｌＮ層のａ軸長を引き継ぐ条件で成長したＡｌＧａＮ層１４には応力が発生する。これにより、ＡｌＧａＮ層１４には表面側が凸になるような圧縮応力が働く。このように、図１の比較例に係るバッファ層構造は、Ｓｉ基板１０、ＡｌＮ層１２とは逆の応力をＡｌＧａＮ層１４に発生させることにより、応力のバランスを調整するものである。
しかしながら、図１の構造では、図２（ｂ）のように、ＡｌＧａＮ層１４の上面のａ軸長はＡｌＮ層１２と同等である。このため、ＡｌＧａＮ層１４上に形成されるＧａＮ層１８は、圧縮応力を有する状態で成長が開始される。ＧａＮ層１８は、成長するに従い応力を結晶面のずれ（すなわち転位）によって緩和させながら成長する。このように、ＧａＮ層１８は図２（ｂ）の領域３２のようにａ軸長を緩和させながら成長する。このため、図２（ｃ）のように、ＧａＮ層１８のＡｌＧａＮ層１４との界面付近の領域３２に転位に起因した電子トラップ３０が形成される。
特許文献２のように、バッファ層として超格子を用いた場合も超格子バッファ全体でみると、ａ軸長は、ＡｌＮとＧａＮのほぼ中間となる。よって、超格子バッファ上のＧａＮ層には比較例と同様に電子トラップが生じてしまう。
以上のように、比較例においては、応力バランスを調整するため設けたＡｌＧａＮ層１４により、ＧａＮ層１８内に電子トラップ３０が発生してしまう。
図３は、実施例１に係る半導体装置用の基板の断面図である。実施例１においては、第１バッファ層である第１ＡｌＧａＮ層１４とＧａＮ層１８との間に第２バッファ層である第２ＡｌＧａＮ層１６を設けている。その他の構成は比較例１の図１と同じであり説明を省略する。
図４（ａ）から図４（ｃ）は、基板からの距離に対するＡｌ組成比ｘ、ａ軸長および伝導帯底のエネルギーＥｃを示した図である。図４（ａ）から図４（ｃ）のように、第２ＡｌＧａＮ層１６においてはＡｌ組成比ｘを成長とともに第１ＡｌＧａＮ層から急激に低減させる。また、第２ＡｌＧａＮ層１６において、ａ軸長を成長に従いＧａＮ層１８のａ軸長に近づける。さらに、伝導帯底のエネルギーＥｃを成長とともに第１ＡｌＧａＮ層から急激に低減させる。
以上のように、実施例１においては、第１ＡｌＧａＮ層１４とＧａＮ層１８との間に、ａ軸長を緩和する第２ＡｌＧａＮ層１６を設ける。つまり、図４（ｂ）のように、第２ＡｌＧａＮ層１６における第１ＡｌＧａＮ層１４側の面のａ軸長に対し第１ＡｌＧａＮ層１４と反対の面のａ軸長がＧａＮ層１８に近くなるようにする。これにより、ＧａＮ層１８におけるａ軸長の緩和は少なくてすむ。よって、領域３２は小さくなる。図４（ｃ）のように、領域３２における電子トラップ３０の濃度を減少させることができる。図４（ｂ）のように、第２ＡｌＧａＮ層１６において、ａ軸長を緩和させているため、図４（ｃ）のように電子トラップ３４が生じる。しかしながら、第２ＡｌＧａＮ層１６の伝導帯底のエネルギーＥｃはＧａＮ層１８より高いため、電子トラップ３４の影響は電子トラップ３０より小さくなる。
実施例１において、下地層としてＡｌＮ層１２を例に説明したが、下地層は、ＡｌＮを主成分とする層であればよい。例えば、不純物程度に他の元素が含まれていてもよい。第１バッファ層として第１ＡｌＧａＮ層１４を例に説明したが、第１バッファ層は、反りを緩和するため下地層から圧縮応力を受けるものであればよい。例えば、単層でなくとも多層でもよく、特許文献２のような超格子層でもよい。
実施例１において、第２バッファ層として第２ＡｌＧａＮ層１６を例に説明したが、第２バッファ層は、ＧａＮ層１８（ＧａＮ系半導体層）に対し、高いＥｃを有し、結晶軸長（例えばａ軸長）がＧａＮ層１８とほぼ整合されることを主目的とする。よって、第２バッファ層の第１バッファ層側の面の結晶軸長に対し第１バッファ層と反対の面の結晶軸長がＧａＮ系半導体層に近いことが好ましい。また、第２バッファ層の伝導帯底のエネルギーＥｃがＧａＮ系半導体層より高いことが好ましい。このため、図４（ａ）のように、第１バッファ層からＧａＮ系半導体層に向かって組成がＧａＮ系半導体層に近づく構造であることが好ましい。第２バッファ層中の結晶軸長を緩和させるためには、第２バッファ層の成長速度を第１バッファ層より速くすること、第２バッファ層の成長温度を第１バッファ層より低くすること、および第２バッファ層の不純物濃度を第１バッファ層の不純物濃度より高くすることの少なくとも１つを行なうことが好ましい。
実施例１において、第２バッファ層においても格子緩和に起因して転位が集中し、図４（ｃ）のように電子トラップ３４が生じる。しかしながら、第２バッファ層の伝導帯底のエネルギーＥｃをＧａＮ系半導体層より高くする。これにより、電子トラップ３４に捕獲される電子を抑制することができる。なお、第２バッファ層の伝導帯底のエネルギーＥｃをＧａＮ系半導体層より高くするためには、図４（ａ）のように、第２バッファ層がＧａＮ系半導体層より高いエネルギーバンドを有するように材料を選択してもよい。または、第２バッファ層内にピエゾ電荷を生成させ、第２バッファ層の伝導帯底のエネルギーＥｃを大きくしてもよい。なお、第２バッファ層の膜厚は、生成される電子トラップの総量を低減させるため３００ｎｍ以下が好ましい。
実施例１において、ＧａＮ系半導体層としてＧａＮ層１８を例に説明した。ＧａＮ系半導体はＧａＮが含まれる窒化物半導体であり、例えば、ＧａＮ、ＩｎＮとＧａＮとの混晶であるＩｎＧａＮ、ＡｌＮとＧａＮとの混晶であるＡｌＧａＮ等である。ここでは、ＡｌＮを主成分とする下地層との結晶軸長が異なる場合の課題を解決しているため、Ａｌ組成比は１０％以下であることが好ましい。より好ましくはＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）である。さらに、Ａｌ組成比は５％以下がより好ましく、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．０５）がより好ましい。
実施例２は、実施例１の具体例である。図５（ａ）から図６（ｂ）は、実施例２に係る半導体装置の製造工程の断面図である。図５（ａ）を参照し、Ｓｉ基板１０を準備する。Ｓｉ基板１０の仕様は以下である。
面方位：（１１１）面
厚さ：６２５μｍ
面方位：（１１１）面
厚さ：６２５μｍ
図５（ｂ）のように、Ｓｉ基板をＭＯＣＶＤ反応炉に導入する。Ｓｉ基板１０上にＡｌＮ層１２を直接成膜する。成膜条件は以下である。
原料ガス：ＮＨ３、ＴＭＡ（トリメチルアルミニウム）
成長温度：１１００℃
ドープ： アンドープ
膜厚： ３００ｎｍ
原料ガス：ＮＨ３、ＴＭＡ（トリメチルアルミニウム）
成長温度：１１００℃
ドープ： アンドープ
膜厚： ３００ｎｍ
図５（ｃ）のように、ＡｌＮ層１２上に第１ＡｌＧａＮ層１４を成膜する。第１ＡｌＧａＮ層１４の成長条件は以下である。
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ（トリメチルガリウム）
成長温度：１１００℃
成長速度：０．０５ｎｍ／秒
ドープ： アンドープ
Ａｌ組成比：０．５
膜厚： ３００ｎｍ
以上の第１ＡｌＧａＮ層１４のａ軸長は、ＡｌＮ層１２と同じ０．３１１ｎｍである。
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ（トリメチルガリウム）
成長温度：１１００℃
成長速度：０．０５ｎｍ／秒
ドープ： アンドープ
Ａｌ組成比：０．５
膜厚： ３００ｎｍ
以上の第１ＡｌＧａＮ層１４のａ軸長は、ＡｌＮ層１２と同じ０．３１１ｎｍである。
図５（ｄ）のように、第１ＡｌＧａＮ層１４上に第２ＡｌＧａＮ層１６を成膜する。第２ＡｌＧａＮ層１６の成長条件は以下である。
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ（トリメチルガリウム）
成長温度：１１００℃
成長速度：０．１０ｎｍ／秒
ドープ： アンドープ
Ａｌ組成比：０．５から０．１に徐々に変化させる。
膜厚： １００ｎｍ
以上により、第２ＡｌＧａＮ層１６においては格子緩和が十分に生じ、最表面のａ軸長は、０．３１８ｎｍとなる
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ（トリメチルガリウム）
成長温度：１１００℃
成長速度：０．１０ｎｍ／秒
ドープ： アンドープ
Ａｌ組成比：０．５から０．１に徐々に変化させる。
膜厚： １００ｎｍ
以上により、第２ＡｌＧａＮ層１６においては格子緩和が十分に生じ、最表面のａ軸長は、０．３１８ｎｍとなる
図６（ａ）のように、第２ＡｌＧａＮ層１６上にＧａＮ層１８を成膜する。第２ＡｌＧａＮ層１６の成長条件は以下である。
原料ガス：ＮＨ３、ＴＭＧ
成長温度：１１００℃
ドープ：アンドープ
膜厚： １２００ｎｍ
ＧａＮ層１８のａ軸長は０．３１８９ｎｍであり、第２ＡｌＧａＮ層１６の最表面のａ軸長とほぼ等しい。このため、ＧａＮ層１８はほとんど格子緩和することなく成長することができる。よって、ＧａＮ層１８の第２ＡｌＧａＮ層１６界面付近にはほとんど電子トラップは形成されない。
原料ガス：ＮＨ３、ＴＭＧ
成長温度：１１００℃
ドープ：アンドープ
膜厚： １２００ｎｍ
ＧａＮ層１８のａ軸長は０．３１８９ｎｍであり、第２ＡｌＧａＮ層１６の最表面のａ軸長とほぼ等しい。このため、ＧａＮ層１８はほとんど格子緩和することなく成長することができる。よって、ＧａＮ層１８の第２ＡｌＧａＮ層１６界面付近にはほとんど電子トラップは形成されない。
次に、ＧａＮ層１８上に電子供給層であるＡｌＧａＮ層２０を成長する。ＡｌＧａＮ層２０の成長条件は以下である。
原料ガス：ＮＨ３、ＳｉＨ４、ＴＭＡ、ＴＭＧ
ドープ：Ｓｉドープ
Ａｌ組成：０．２５
膜厚： ２５ｎｍ
上記各層の成長面は、（０００２）面である。以上により、ＨＥＭＴ用の半導体基板が完成する。
原料ガス：ＮＨ３、ＳｉＨ４、ＴＭＡ、ＴＭＧ
ドープ：Ｓｉドープ
Ａｌ組成：０．２５
膜厚： ２５ｎｍ
上記各層の成長面は、（０００２）面である。以上により、ＨＥＭＴ用の半導体基板が完成する。
図６（ｂ）のように、塩素系ガスを用いたＲＩＥ（反応性イオンエッチング）法を用い、ＡｌＧａＮ層２０およびＧａＮ層１８の一部を除去し素子分離を行なう（不図示）。ＡｌＧａＮ層２０に接するように基板側からＴｉ／Ａｌを真空蒸着する。７００℃で５分間熱処理することによりＡｌＧａＮ層２０とＴｉ／Ａｌを合金化させ、ソース電極２４およびドレイン電極２６を形成する。ＡｌＧａＮ層２０に接するように基板側からＮｉ／Ａｕを真空蒸着することによりゲート電極２８を形成する。その後、保護膜形成等を行ない、実施例２に係るＨＥＭＴが完成する。
上記実施例２の製造方法で作製したサンプルをサンプルＣ、第２ＡｌＧａＮ層１６の成長速度を第１ＡｌＧａＮ層１４の成長速度と同じ０．０５ｎｍ／秒としたサンプルをサンプルＢ、第２ＡｌＧａＮ層１６を設けないサンプルをサンプルＡ（比較例）とし、サンプルＡ〜Ｃを作製した。
作製したサンプルＡ〜Ｃのバッファ層付近の電子トラップ濃度を光励起ＣＶ法を用い測定した。表１に結果を示す。サンプルＡに対し、サンプルＢは電子トラップ濃度が３０％に低減している。さらにサンプルＡに対しサンプルＣは電子トラップ濃度が５％に低減している。サンプルＢのように、第２ＡｌＧａＮ層１６として、Ａｌ組成比を連続的に減少させ、成長速度は第１ＡｌＧａＮ層１４と同じとしてもよいが、サンプルＣのように成長速度を第１ＡｌＧａＮ層１４より大きくすることが好ましい。
なお、第２ＡｌＧａＮ層１６において成長速度を早くすると第１ＡｌＧａＮ層１４に比べ、例えばＨまたはＣ等の不純物濃度が高くなる。これにより、第２ＡｌＧａＮ層１６の成長速度が第１ＡｌＧａＮ層１４より速いことが確認できる。
図７は実施例１の変形例の基板からの距離に対するＡｌ組成比ｘを示した図である。図７のように、第２ＡｌＧａＮ層１６のＡｌ組成比ｘは段階的に変化させてもよい。また、第２ＡｌＧａＮ層１６が格子緩和が生じる条件で成長されていれば、Ａｌ組成比は一定でもよい。例えば第２ＡｌＧａＮ層１６のＡｌ組成比をＧａＮ層１８に近い０．１とすることができる。
また、第２バッファ層としてＡｌＩｎＮ層を用いることができる。例えば、ＡｌＩｎＮ層のＡｌ組成比が０．１のときａ軸長は０．３１７ｎｍ、Ａｌ組成比が０．０５のとき、ａ軸長は０．３１５ｎｍであり、第２バッファ層として用いることができる。
実施例３は第２バッファ層として周期構造層を用いる例である。図８（ａ）から図８（ｄ）は、実施例３に係る半導体装置の製造工程を示す断面図である。図８（ａ）を参照し、Ｓｉ基板１０準備する。Ｓｉ基板１０の仕様は以下である。
面方位：（１１１）面
比抵抗：６０００Ωｃｍ以上
厚さ：６７５μｍ
面方位：（１１１）面
比抵抗：６０００Ωｃｍ以上
厚さ：６７５μｍ
Ｓｉ基板をＭＯＣＶＤ反応炉に導入する。Ｓｉ基板１０上にＡｌＮ層１２を直接成膜する。成膜条件は以下である。
原料ガス：ＮＨ３、ＴＭＡ
成長温度：１１００℃
ドープ： アンドープ
膜厚： ２００ｎｍ
原料ガス：ＮＨ３、ＴＭＡ
成長温度：１１００℃
ドープ： アンドープ
膜厚： ２００ｎｍ
図８（ｂ）のように、ＡｌＮ層１２上に第１バッファ層としてＡｌＮ／ＧａＮ周期構造層１５を成膜する。第１ＡｌＧａＮ層１４の成長条件は以下である。
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ
成長温度：１１００℃
ドープ： アンドープ
成長速度：０．０５ｎｍ／秒
ＡｌＮ層：膜厚４ｎｍ
ＧａＮ層：膜厚１６ｎｍ
周期 ：２０周期
膜厚： ４００ｎｍ
周期構造層の表面のａ軸長は、０．３１６ｎｍ程度である。
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ
成長温度：１１００℃
ドープ： アンドープ
成長速度：０．０５ｎｍ／秒
ＡｌＮ層：膜厚４ｎｍ
ＧａＮ層：膜厚１６ｎｍ
周期 ：２０周期
膜厚： ４００ｎｍ
周期構造層の表面のａ軸長は、０．３１６ｎｍ程度である。
図８（ｃ）のように、周期構造層１５上に第２ＡｌＧａＮ層１６を成膜する。第２ＡｌＧａＮ層１６の成長条件は以下である。
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ
成長温度：１１００℃
成長速度：０．１０ｎｍ／秒
ドープ： アンドープ
Ａｌ組成比：０．４から０．１に徐々に変化させる。
膜厚： １００ｎｍ
以上により、第２ＡｌＧａＮ層１６においては格子緩和が十分に生じる。
原料ガス：ＮＨ３、ＴＭＡ、ＴＭＧ
成長温度：１１００℃
成長速度：０．１０ｎｍ／秒
ドープ： アンドープ
Ａｌ組成比：０．４から０．１に徐々に変化させる。
膜厚： １００ｎｍ
以上により、第２ＡｌＧａＮ層１６においては格子緩和が十分に生じる。
図８（ｄ）のように、その後、実施例２の図６（ａ）および図６（ｂ）と同じ工程を行ない、実施例３に係るＨＥＭＴが完成する。
上記実施例３の製造方法で作製したサンプルをサンプルＦ、第２ＡｌＧａＮ層１６の成長速度を周期構造層１５の成長速度と同じ０．０５ｎｍ／秒としたサンプルをサンプルＥ、第２ＡｌＧａＮ層１６を設けないサンプルをサンプルＤ（比較例）とし、サンプルＤ〜Ｆを作製した。
作製したサンプルＤ〜Ｆのバッファ層付近の電子トラップ濃度を光励起ＣＶ法を用い測定した。表２に結果を示す。サンプルＤに対し、サンプルＥは電子トラップ濃度が２３％に低減している。さらにサンプルＥに対しサンプルＦは電子トラップ濃度が７％に低減しているサンプルＥのように、第２ＡｌＧａＮ層１６として、Ａｌ組成比を連続的に減少させ、成長速度は周期構造層１５と同じとしてもよいが、サンプルＦのように成長速度を周期構造層１５より大きくすることが好ましい。
第１バッファ層としては、実施例２のように、Ａｌ組成比が一定の第１ＡｌＧａＮ層１４を用いることができる。また、第１バッファ層内の組成は小さい範囲で傾斜していてもよい。例えば、第１ＡｌＧａＮ層１４として、Ａｌ組成がＡｌＮ層１２側で０．５、第２バッファ層側で０．４とし、一様または段階的に第１ＡｌＧａＮ層１４内で組成が変化してもよい。第１ＡｌＧａＮ層１４内のＡｌＮ層１２側のＡｌ組成比は第２バッファ層側より０．２以下の範囲で高くすることができる。さらに、０．１以下の範囲とすることが好ましい。第１ＡｌＧａＮ層１４の膜厚は、実施例２の３００ｎｍ以外にも例えば１８０ｎｍとすることができる。
第１バッファ層として、実施例３のように、超格子層を用いることができる。例えばＡｌＮ／ＧａＮ超格子を用いる場合、膜厚が４ｎｍのＡｌＮ層と膜厚が８ｎｍのＧａＮとを１５周期形成することができる。この場合、平均Ａｌ組成比は０．３３であり、第１バッファ層の膜厚は１８０ｎｍである。例えばＡｌＧａＮ／ＡｌＧａＮ超格子を用いた場合、膜厚が４ｎｍのＡｌ０．８Ｇａ０．２Ｎ層と膜厚が１２ｎｍのＡｌ０．４Ｇａ０．６Ｎとを１０周期形成することができる。この場合、平均Ａｌ組成比は０．５であり、第１バッファ層の膜厚は１６０ｎｍである。
第２バッファ層として、実施例２、３のように、一様にＡｌ組成比が変化する第２ＡｌＧａＮ層１６を用いることができる。また、図７のように、Ａｌ組成比は階段状に変化させることもできる。例えば、第２ＡｌＧａＮ層１６を、Ａｌ組成比が０．３、膜厚が６０ｎｍの第１層と、Ａｌ組成比が０．１、膜厚が６０ｎｍの第２層と、から形成することもできる。また、第１バッファ層はＡｌ組成比が一定でもよい。例えば、第２ＡｌＧａＮ層１６として、Ａｌ組成比が０．１、膜厚が１２０ｎｍとすることができる。このように、第２ＡｌＧａＮ層１６のＡｌ組成が一定でも、成膜条件等により、第２ＡｌＧａＮ層１６内で格子緩和させることができる。この場合、Ａｌ組成比は小さいことが好ましい。例えば、Ａｌ組成比は０．２以下が好ましく、０．１以下がより好ましい。
第２バッファ層として超格子を用いることができる。例えばＡｌＮ／ＧａＮ超格子を用いる場合、膜厚が２ｎｍのＡｌＮ層と膜厚が１８ｎｍのＧａＮとを１０周期形成することができる。この場合、平均Ａｌ組成比は０．１０であり、第１バッファ層の膜厚は２００ｎｍである。第２バッファ層が超格子の場合でも、成膜条件等により、第２バッファ層内で格子緩和させることができる。この場合、Ａｌ組成比の平均値は小さいことが好ましい。例えば、Ａｌ組成比の平均値は０．２以下が好ましく、０．１以下がより好ましい。
以上のように、第１バッファ層および第２バッファ層は、ＡｌＧａＮ、ＡｌＮ／ＧａＮ超格子、またはＡｌＧａＮ／ＡｌＧａＮ超格子とすることができる。
第２バッファ層は格子緩和させる第２バッファ層のａ軸長は、ＧａＮ系半導体層に向かって、大きく変化することが好ましい。例えば、第１バッファ層内のａ軸長の変化に比べ、第２バッファ層内のａ軸長の変化は大きいことが好ましい。
第２バッファ層において、ａ軸長をＧａＮ系半導体層（例えばＧａＮ層１８）とほぼ整合させるため、第２バッファ層において格子緩和させることになる。ＡｌＮ層１２に比べＧａＮ層１８はａ軸長が大きい。よって、第２バッファ層のａ軸長の平均値は第１バッファ層のａ軸長の平均値より大きいことが好ましい。
図９は、第１バッファ層のａ軸長の平均値と第２バッファのａ軸長の平均値を示す図である。ＡｌＮのａ軸長は０．３１１２であり、ＧａＮのａ軸長は０．３１８９ｎｍである。第２バッファ層のａ軸長の平均値は第１バッファ層のａ軸長より０．００７０ｎｍ以上大きいことが好ましい。すなわち、第１バッファ層のａ軸長の平均値および第２バッファ層のａ軸長の平均値は、第１バッファ層のａ軸長の平均値をａ１、第２バッファ層のａ軸長の平均値をａ２としたとき、
０．３１１２ｎｍ≦ａ１、０．３１８９ｎｍ≧ａ２
かつ、ａ２≧ａ１＋０．００７０ｎｍ
であることが好ましい。図９において、上記範囲をクロスで示した。
０．３１１２ｎｍ≦ａ１、０．３１８９ｎｍ≧ａ２
かつ、ａ２≧ａ１＋０．００７０ｎｍ
であることが好ましい。図９において、上記範囲をクロスで示した。
第２バッファ層中の結晶軸長を緩和させるためには、第２バッファ層の成長速度を第１バッファ層より大きくすることが好ましい。例えば、第１バッファ層の成長速度は０．０２〜０．１０ｎｍ／秒であり、第２バッファ層の成長速度は０．０６〜０．２０ｎｍ／秒であり、かつ第２バッファ層の成長速度は第１バッファの成長速度より大きくすることができる。第１バッファ層の成長速度は０．０４〜０．０８ｎｍ／秒であり、第２バッファ層の成長速度は０．０８〜０．１８ｎｍ／秒がより好ましい。
第２バッファ層の成長速度を第１バッファ層より大きくすることにより、第２バッファ層内の水素濃度が第１バッファ層より高くなる。例えば、第１バッファ層内の水素濃度は１×１０１９ｃｍ−３以上であり、かつ第２バッファ層内の水素濃度は１×１０１９ｃｍ−３以下とすることができる。
第２バッファ層中の結晶軸長を緩和させるためには、第２バッファ層の成長温度を第１バッファ層より低くすることが好ましい。例えば、第１バッファ層の成長温度は１０００℃以上１２００℃未満とすることができる。第２バッファ層の成長温度は第１バッファ層の成長温度より１００℃〜２００℃低い温度とすることができる。
実施例１から実施例３は、半導体装置としてＨＥＭＴを例に説明したが、ＨＥＭＴ以外のＦＥＴ等のトランジスタや、例えばレーザダイオードやフォトダイオードのような光半導体装置でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
Ｓｉ基板 １０
ＡｌＮ層 １２
第１ＡｌＧａＮ層 １４
周期構造層 １５
第２ＡｌＧａＮ層 １６
ＧａＮ層 １８
ＡｌＮ層 １２
第１ＡｌＧａＮ層 １４
周期構造層 １５
第２ＡｌＧａＮ層 １６
ＧａＮ層 １８
Claims (9)
- Ｓｉ基板上に接して形成されたＡｌＮを主成分とする下地層と、
前記下地層上に形成され、前記下地層から圧縮応力を受ける第１バッファ層と、
前記第１バッファ層上に形成された第２バッファ層と、
前記第２バッファ層上に形成されたＡｌの組成比が０．１以下のＧａＮ系半導体層と、
を具備し、
前記第２バッファ層における前記第１バッファ層側の面の結晶軸長に対し前記第１バッファ層と反対の面の結晶軸長が前記ＧａＮ系半導体層に近く、
前記第２バッファ層の伝導帯底エネルギーが前記ＧａＮ系半導体層より高く、
前記第２バッファ層内の水素濃度は前記第１バッファ層内の水素濃度より高いことを特徴とする半導体装置。 - 前記第１バッファ層および前記第２バッファ層は、ＡｌＧａＮ、ＡｌＮ／ＧａＮ超格子、またはＡｌＧａＮ／ＡｌＧａＮ超格子であることを特徴とする請求項１記載の半導体装置。
- 前記第２バッファ層のａ軸長の平均値は前記第１バッファ層のａ軸長の平均値より大きいことを特徴とする請求項２記載の半導体装置。
- 前記第１バッファ層のａ軸長の平均値および前記第２バッファ層のａ軸長の平均値は、前記第１バッファ層のａ軸長の平均値をａ１、前記第２バッファ層のａ軸長の平均値をａ２としたとき、
０．３１１２ｎｍ≦ａ１、０．３１８９ｎｍ≧ａ２
かつ、ａ２≧ａ１＋０．００７０ｎｍ
であることを特徴とする請求項２記載の半導体装置。 - 前記第１バッファ層内の水素濃度は１×１０１９ｃｍ−３以下であり、かつ前記第２バッファ層内の水素濃度は１×１０１９ｃｍ−３以上であることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
- Ｓｉ基板上に接してＡｌＮを主成分とする下地層を形成する工程と、
前記下地層上に、前記下地層から圧縮応力を受ける第１バッファ層を形成する工程と、
前記第１バッファ層上に第２バッファ層を形成する工程と、
前記第２バッファ層上にＡｌの組成比が０．１以下のＧａＮ系半導体層を形成する工程と、
を含み、
前記第２バッファ層における前記第１バッファ層側の面の結晶軸長に対し前記第１バッファ層と反対の面の結晶軸長が前記ＧａＮ系半導体層に近く、
前記第２バッファ層の伝導帯底エネルギーが前記ＧａＮ系半導体層より高く、
前記第２バッファ層の成長速度は、前記第１バッファ層より大きいことを特徴とする半導体装置の製造方法。 - 前記第１バッファ層の成長速度は０．０２〜０．１０ｎｍ／秒であり、前記第２バッファ層の成長速度は０．０６〜０．２０ｎｍ／秒であることを特徴とする請求項６記載の半導体装置の製造方法。
- Ｓｉ基板上に接してＡｌＮを主成分とする下地層を形成する工程と、
前記下地層上に、前記下地層から圧縮応力を受ける第１バッファ層を形成する工程と、
前記第１バッファ層上に第２バッファ層を形成する工程と、
前記第２バッファ層上にＡｌの組成比が０．１以下のＧａＮ系半導体層を形成する工程と、
を含み、
前記第２バッファ層における前記第１バッファ層側の面の結晶軸長に対し前記第１バッファ層と反対の面の結晶軸長が前記ＧａＮ系半導体層に近く、
前記第２バッファ層の伝導帯底エネルギーが前記ＧａＮ系半導体層より高く、
前記第２バッファ層の成長温度は、前記第１バッファ層より低いことを特徴とする半導体装置の製造方法。 - 前記第１バッファ層の成長温度は１０００℃以上１２００℃未満であり、前記第２バッファ層の成長温度は前記第１バッファ層の成長温度より１００℃〜２００℃低い温度であることを特徴とする請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010150061A JP5552923B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010150061A JP5552923B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012015306A JP2012015306A (ja) | 2012-01-19 |
| JP5552923B2 true JP5552923B2 (ja) | 2014-07-16 |
Family
ID=45601382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010150061A Active JP5552923B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5552923B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6015053B2 (ja) * | 2012-03-26 | 2016-10-26 | 富士通株式会社 | 半導体装置の製造方法及び窒化物半導体結晶の製造方法 |
| JP6151487B2 (ja) | 2012-07-10 | 2017-06-21 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8946773B2 (en) | 2012-08-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure |
| EP2696365B1 (en) | 2012-08-09 | 2021-06-23 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device using a semiconductor buffer structure |
| JP5425284B1 (ja) | 2012-09-21 | 2014-02-26 | 株式会社東芝 | 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 |
| JP5892971B2 (ja) * | 2013-04-09 | 2016-03-23 | 株式会社東芝 | 窒化物半導体層の製造方法 |
| JP2014220407A (ja) * | 2013-05-09 | 2014-11-20 | ローム株式会社 | 窒化物半導体素子 |
| EP2869331A1 (en) * | 2013-10-29 | 2015-05-06 | IMEC vzw | Episubstrates for selective area growth of group iii-v material and a method for fabricating a group iii-v material on a silicon substrate |
| JP2016004948A (ja) * | 2014-06-18 | 2016-01-12 | 株式会社東芝 | 半導体装置 |
| KR102552889B1 (ko) * | 2016-08-31 | 2023-07-10 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법 |
| JP6759886B2 (ja) * | 2016-09-06 | 2020-09-23 | 富士通株式会社 | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 |
| JP6233476B2 (ja) * | 2016-09-07 | 2017-11-22 | 富士通株式会社 | 化合物半導体装置 |
| JP6437083B2 (ja) * | 2017-12-06 | 2018-12-12 | アルパッド株式会社 | 半導体ウェーハ及び半導体素子 |
| CN112470260B (zh) * | 2018-05-23 | 2024-05-14 | 胜高股份有限公司 | Iii族氮化物半导体基板及其制造方法 |
| JP7179706B2 (ja) * | 2018-12-12 | 2022-11-29 | クアーズテック株式会社 | 窒化物半導体基板 |
| CN115000260B (zh) * | 2022-07-01 | 2024-01-19 | 淮安澳洋顺昌光电技术有限公司 | 外延结构层及其制备方法和led芯片 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277441A (ja) * | 1999-03-26 | 2000-10-06 | Nagoya Kogyo Univ | 半導体構造とそれを備えた半導体素子及び結晶成長方法 |
| JP5100427B2 (ja) * | 2008-02-07 | 2012-12-19 | 古河電気工業株式会社 | 半導体電子デバイス |
-
2010
- 2010-06-30 JP JP2010150061A patent/JP5552923B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012015306A (ja) | 2012-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5552923B2 (ja) | 半導体装置およびその製造方法 | |
| JP5383974B2 (ja) | 半導体基板および半導体装置 | |
| JP4530171B2 (ja) | 半導体装置 | |
| JP4449467B2 (ja) | 半導体装置 | |
| US8981382B2 (en) | Semiconductor structure including buffer with strain compensation layers | |
| KR101772290B1 (ko) | 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물 | |
| JP5668339B2 (ja) | 半導体装置の製造方法 | |
| JP5163045B2 (ja) | エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法 | |
| KR101615822B1 (ko) | 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법 | |
| TWI713090B (zh) | 具備ＳｉＣ層之化合物半導體基板 | |
| US8546813B2 (en) | Semiconductor substrate and semiconductor device | |
| US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
| JP2012015304A (ja) | 半導体装置 | |
| JP2016171196A (ja) | 半導体装置の製造方法 | |
| US20150084163A1 (en) | Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device | |
| US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
| JP2013175696A (ja) | 窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタ | |
| US20120168771A1 (en) | Semiconductor element, hemt element, and method of manufacturing semiconductor element | |
| JP2014022685A (ja) | 半導体積層構造およびこれを用いた半導体素子 | |
| KR102273305B1 (ko) | 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정 | |
| JP6117010B2 (ja) | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法 | |
| JP2016154221A (ja) | 半導体基板および半導体装置 | |
| US9437725B2 (en) | Semiconductor device and semiconductor substrate | |
| US9355841B2 (en) | Manufacturing method of high electron mobility transistor | |
| US11616164B2 (en) | Method for producing a nitride compound semiconductor component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140513 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5552923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |