JP5425284B1 - 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 - Google Patents

半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 Download PDF

Info

Publication number
JP5425284B1
JP5425284B1 JP2012208567A JP2012208567A JP5425284B1 JP 5425284 B1 JP5425284 B1 JP 5425284B1 JP 2012208567 A JP2012208567 A JP 2012208567A JP 2012208567 A JP2012208567 A JP 2012208567A JP 5425284 B1 JP5425284 B1 JP 5425284B1
Authority
JP
Japan
Prior art keywords
composition layer
layer
composition
semiconductor wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012208567A
Other languages
English (en)
Other versions
JP2014063903A (ja
Inventor
佳幸 原田
年輝 彦坂
学史 吉田
洪 洪
直治 杉山
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012208567A priority Critical patent/JP5425284B1/ja
Priority to US13/868,275 priority patent/US9202873B2/en
Priority to CN201310206392.2A priority patent/CN103681794A/zh
Application granted granted Critical
Publication of JP5425284B1 publication Critical patent/JP5425284B1/ja
Publication of JP2014063903A publication Critical patent/JP2014063903A/ja
Priority to US14/921,412 priority patent/US10008571B2/en
Priority to US15/983,450 priority patent/US20180308940A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

【課題】転位密度が低い半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法を提供する。
【解決手段】基板１０の上に、ＡｌＮバッファ層２２、下地層２４、第１高Ｇａ組成層３０、高Ａｌ組成層４２、低Ａｌ組成層４４、中間部５０、第２高Ｇａ組成層６０、を順次積層して設ける。そして、中間部５０はＳｉ、Ｍｇ及びＢのいずれかの不純物の濃度が高いものとし、第２高Ｇａ組成層６０は第１高Ｇａ組成層３０の引っ張り歪みよりも大きい引っ張り歪み、もしくは前記第１高Ｇａ組成層３０の圧縮歪みよりも小さい圧縮歪みのいずれかを有するものとする、または第２高Ｇａ組成層６０は引っ張り歪みを有し第１高Ｇａ組成層３０は圧縮歪みを有するものとする、半導体ウェーハ１１０。
【選択図】図１

Description

本発明の実施形態は、半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法に関する。
窒化物半導体層を窒化物半導体とは異なる材料からなる基板上に形成するとき、格子定数及び熱膨張係数の違いに起因して、窒化物半導体層に転位などの欠陥が発生しやすい。窒化物半導体層の形成には、転位密度が低い高品質な結晶を作製する技術が望まれている。
特表２０１０−５２１０６４号公報
本発明の実施形態は、転位密度が低い半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法を提供する。
本発明の実施形態によれば、実施形態の半導体ウェーハは、基板と、ＡｌＮバッファ層と、下地層と、第１高Ｇａ組成層と、高Ａｌ組成層と、低Ａｌ組成層と、中間部と、第２高Ｇａ組成層と、を含む。前記基板は主面を有する。前記ＡｌＮバッファ層は、前記基板の前記主面上に設けられる。前記下地層は、前記ＡｌＮバッファ層の上に設けられ、Ａｌ及びＧａを含む窒化物半導体を含む。前記第１高Ｇａ組成層は、前記下地層の上に設けられ、Ｇａを含む窒化物半導体を含む。前記高Ａｌ組成層は、前記第１高Ｇａ組成層の上に設けられ、Ａｌを含む窒化物半導体を含む。前記高Ａｌ組成層は、前記第１高Ｇａ組成層のＧａ組成比よりもＧａ組成比が低い。前記低Ａｌ組成層は、前記高Ａｌ組成層の上に設けられ、Ａｌ及びＧａを含む窒化物半導体を含む。前記低Ａｌ組成層は、前記第１高Ｇａ組成層の前記Ｇａ組成比よりも低いＧａ組成比を有し、前記高Ａｌ組成層のＡｌ組成比よりも低いＡｌ組成比を有する。前記中間部は、前記低Ａｌ組成層の上に設けられ、Ｓｉ、Ｍｇ及びＢのいずれかを含む窒化物を含み、前記中間部の厚さは、０．２原子層以上３ナノメートル以下の厚さである。前記第２高Ｇａ組成層は、前記中間部の上に設けられ、Ｇａを含む窒化物半導体を含む。前記第２高Ｇａ組成層は、前記低Ａｌ組成層の前記Ｇａ組成比よりも高いＧａ組成比を有する。前記第２高Ｇａ組成層は、前記第１高Ｇａ組成層の引っ張り歪みよりも大きい引っ張り歪み及び前記第１高Ｇａ組成層の圧縮歪みよりも小さい圧縮歪みのいずれかを有する。
本発明の実施形態によれば、基板の上に、ＡｌＮのＡｌＮバッファ層を形成する工程と、前記ＡｌＮバッファ層の上に、Ａｌ及びＧａを含む窒化物半導体を含む下地層を形成する工程と、前記下地層の上に、第１温度で窒化物半導体を含む第１高Ｇａ組成層を形成する工程と、前記第１高Ｇａ組成層の上に、前記第１温度よりも低い第２温度で、窒化物半導体を含み前記第１高Ｇａ組成層のＧａ組成比よりも低いＧａ組成比を有する高Ａｌ組成層を形成する工程と、前記高Ａｌ組成層の上に、前記第２温度よりも高い温度で、窒化物半導体を含み前記第１高Ｇａ組成層のＧａ組成比よりも低いＧａ組成比を有し前記高Ａｌ組成層のＡｌ組成比よりも低いＡｌ組成比を有する低Ａｌ組成層を形成する工程と、前記低Ａｌ組成層の上に、Ｓｉ、Ｍｇ及びＢのいずれかを含む窒化物を含み０．２原子層以上３ナノメートル以下の厚さの中間部を形成する工程と、前記中間部の上に、前記第２温度よりも高い温度で、前記低Ａｌ組成層のＧａ組成比よりも高いＧａ組成比を有する第２高Ｇａ組成層を形成する工程と、を備え、前記第２高Ｇａ組成層は、前記第１高Ｇａ組成層の引っ張り歪みよりも大きい引っ張り歪み及び前記第１高Ｇａ組成層の圧縮歪みよりも小さい圧縮歪みのいずれかを有する窒化物半導体層の製造方法が提供される。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体ウェーハを示す模式図である。 第１の実施形態に係る半導体ウェーハを示す図である。 図３（ａ）、図３（ｂ）及び図３（ｃ）は、第１の実施形態に係る半導体ウェーハを示す図である。 半導体ウェーハの特性を例示するグラフ図である。 半導体ウェーハの特性を例示するグラフ図である。 半導体ウェーハの特性を例示するグラフ図である。 半導体ウェーハの特性を例示するグラフ図である。 図８（ａ）、図８（ｂ）及び図８（ｃ）は、参考例に係る半導体ウェーハを示す図である。 第２の実施形態に係る窒化物半導体層の製造方法を示すフローチャートである。 第２の実施形態における成長温度を示すグラフ図である。 第３の実施形態に係る半導体ウェーハを示す模式図である。 第４の実施形態に係る半導体素子を示す模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体ウェーハを示す模式図である。
図１（ａ）は、本実施形態の半導体ウェーハ１１０を示す模式的断面図である。図１（ｂ）は、半導体ウェーハ１１０におけるＡｌ組成比（ＣＡｌ）を例示するグラフ図である。
図１（ａ）及び図１（ｂ）に表したように、本実施形態に係る半導体ウェーハ１１０は、基板１０と、ＡｌＮバッファ層２２と、下地層２４と、第１高Ｇａ組成層３０と、高Ａｌ組成層４２と、低Ａｌ組成層４４と、中間部５０と、第２高Ｇａ組成層６０と、を含む。
ここで、基板１０の第１面１０ａに対して垂直な軸をＺ軸とする。Ｚ軸に対して垂直な１つの軸をＸ軸方向とする。Ｚ軸とＸ軸とに対して垂直な方向をＹ軸とする。本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。また、「面内方向」はＸＹ平面方向である。
基板１０の熱膨張係数は、窒化物半導体の熱膨張係数よりも小さい。
基板１０は、例えば、シリコン（Ｓｉ）基板、炭化シリコン（ＳｉＣ）基板、酸化亜鉛（ＺｎＯ）基板、ガリウムリン（ＧａＰ）基板及びインジウムリン（ＩｎＰ）基板のいずれかである。基板１０の熱膨張係数は、窒化物半導体の熱膨張係数と同じか、大きくても良い。基板１０は、例えば、サファイア、ガリウム砒素（ＧａＡｓ）でもよい。
基板１０には、例えば、Ｓｉ基板が用いられる。基板１０は、例えば、Ｓｉ（１１１）基板である。ただし、実施形態において、基板１０の面方位は、（１１１）面でなくても良く、例えば、（１１ｎ）（ｎ：整数）で表される面方位や（１００）面でも良い。（１１０）面の基板１０を用いると、例えば、シリコン基板と窒化物半導体層との格子不整合が小さくなるため好ましい。
また、基板１０として、酸化物層を含む基板を用いることができる。例えば、基板１０としては、ＳＯＩ（Silicon On Insulator）基板を用いることができる。
以下、窒化物半導体のｃ軸は、積層方向（Ｚ軸）に実質的に平行である。窒化物半導体のａ軸は、Ｚ軸に対して実質的に垂直である。
ＡｌＮバッファ層２２は、基板１０の第１面１０ａの上に設けられる。ＡｌＮバッファ層２２は、窒化物半導体を結晶成長するための核形成層である。例えば、ＡｌＮバッファ層２２におけるIII族元素のＡｌ組成比は１である。ＡｌＮバッファ層２２には、例えば窒化アルミニウム（ＡｌＮ）が用いられる。
ＡｌＮとシリコンとの化学反応は生じ難い。基板１０に接して、ＡｌＮを含むＡｌＮバッファ層２２を設けることで、シリコンとガリウムとの反応によって生じるメルトバックエッチングなどが抑制される。
ＡｌＮバッファ層２２の厚さは、例えば２０ｎｍ（ナノメートル）以上４００ｎｍ以下が好ましく、例えば約１００ｎｍである。
下地層２４は、ＡｌＮバッファ層２２の上に設けられる。下地層２４は、Ａｌ及びＧａを含む窒化物半導体を含む。下地層２４におけるIII族元素中のＡｌ組成比は、例えば０．１以上０．９以下が好ましい。より好ましくは、０．２以上０．６以下である。Ａｌ組成比は、III族元素の原子の個数に占めるＡｌ元素の原子の個数の割合である。下地層２４の厚さは、例えば１００ｎｍ以上５００ｎｍ以下が好ましく、例えば約２５０ｎｍである。
下地層２４のうち基板１０側のＡｌ組成比は、下地層２４の上側（後述する第１高Ｇａ組成層３０側）のＡｌ組成比よりも高くてもよい。例えば、下地層２４は複数層を有していても良い。例えば、下地層２４は、ＡｌＮバッファ層２２の上に設けられた第１層と、第１層の上に設けられた第２層と、第２層の上に設けられた第３層と、を有する。この場合、第１層のＡｌ組成比は、第３層のＡｌ組成比よりも高い。
下地層２４により、メルトバックエッチングの抑制効果が増大する。また、下地層２４内に圧縮応力が形成され、結晶成長後の降温過程において窒化物半導体と基板１０との間の熱膨張係数の差によって生じる引っ張り応力が低減される。これにより、クラックの発生が抑制される。
互いに組成が異なる複数の窒化物半導体層を積層した場合に、上に積層する窒化物半導体層（例えば、下地層２４）は、下に形成された窒化物半導体層（例えば、ＡｌＮバッファ層２２）の第１面１０ａに平行な第１軸の格子間隔（格子の長さ）に整合するように形成される。このため、窒化物半導体層の実際の第１軸の格子間隔は、無歪みの第１軸の格子間隔（格子定数）とは異なる。
以下において、窒化物半導体の無歪みの第１軸の格子間隔を「格子定数」とする。形成した窒化物半導体層の実際の第１軸の格子の長さを「格子間隔」とする。格子定数は、例えば、物性定数である。「格子間隔」は、例えば、形成された窒化物半導体素子に含まれる窒化物半導体層における実際の格子の長さのことである。格子間隔は、例えば、Ｘ線回折測定から求められる。
第１高Ｇａ組成層３０は、下地層２４の上に設けられる。第１高Ｇａ組成層３０は、窒化物半導体を含む。第１高Ｇａ組成層３０におけるIII族元素中のＡｌ組成比は例えば０．０１以下である。第１高Ｇａ組成層３０には、例えば窒化ガリウム（ＧａＮ）が用いられる。
第１高Ｇａ組成層３０の厚さは、例えば１００ナノメートル以上５マイクロメートル以下である。
高Ａｌ組成層４２は、第１高Ｇａ組成層３０の上に設けられる。高Ａｌ組成層４２は、窒化物半導体を含む。高Ａｌ組成層４２のＧａ組成比は、第１高Ｇａ組成層３０のＧａ組成比よりも低い。例えば、高Ａｌ組成層４２におけるIII族元素中のＧａ組成比は０．０１以下である。高Ａｌ組成層４２には、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）が用いられる。例えば高Ａｌ組成層４２にはＡｌＮが用いられる。
高Ａｌ組成層４２の厚さは、２ｎｍ以上５０ｎｍ以下である。
低Ａｌ組成層４４は、高Ａｌ組成層４２の上に設けられる。低Ａｌ組成層４４は、窒化物半導体を含む。低Ａｌ組成層４４のＧａ組成比は、第１高Ｇａ組成層のＧａ組成比よりも低い。低Ａｌ組成層４４のＡｌ組成比は、高Ａｌ組成層４２のＡｌ組成比よりも低い。なお、低Ａｌ組成層４４はＩｎを含んでいても良い。
低Ａｌ組成層４４には、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１、ｙ１＜ｘ１）が用いられる。低Ａｌ組成層４４におけるIII族元素中のＡｌ組成比は、０．２以上０．９以下である。また、低Ａｌ組成層４４の厚さは、１０ｎｍ以上５０ｎｍ以下である。
高Ａｌ組成層４２及び低Ａｌ組成層４４には、アクセプタ又はドナーなどの不純物がドーピングされていない。高Ａｌ組成層４２及び低Ａｌ組成層４４における不純物濃度は、１×１０１８ｃｍ−３以下である。これにより、低Ａｌ組成層４４の歪みが不純物によって影響されない。
次に、中間部５０について説明する。
図２は、第１の実施形態に係る半導体ウェーハを示す図である。
図２は、半導体ウェーハ１１０の断面ＳＥＭ（Scanning Electron Microscopy）像を示している。
図２に表したように、中間部５０は、低Ａｌ組成層４４の上に設けられる。中間部５０におけるＳｉ、Ｍｇ及びＢのいずれかの濃度は、高Ａｌ組成層４２における濃度及び低Ａｌ組成層４４における濃度よりも高い。中間部５０は、ＳｉＮ、ＭｇＮ及びＢＮのいずれかを含む。中間部５０がこれらの材料によって形成されるとき、窒化物半導体は中間部５０の上には直接エピタキシャル成長しない。
中間部５０の厚さは、例えば高Ａｌ組成層４２の厚さよりも薄い。断面ＳＥＭ像においては、中間部５０は高Ａｌ組成層４２及び低Ａｌ組成層４４よりも薄い層として観察される。
中間部５０の厚さは、例えば０．２原子層以上３ｎｍ以下に相当する。中間部５０は、実質的に第１高Ｇａ組成層３０の上を部分的に覆っている。中間部５０の厚さは厳密には測定できないが、中間部５０の厚さは中間部５０の形成条件と形成時間によって調整される。中間部５０の厚さは、例えばＳＩＭＳ測定のＳｉ濃度プロファイルから見積もることができる。中間部５０の厚さが０．２原子層以上３ｎｍ以下であるとき、第２高Ｇａ組成層６０が下層の結晶性に基づいてエピタキシャル成長する。また、後述する第２高Ｇａ組成層６０の転位密度が低下する。
図３（ａ）、図３（ｂ）及び図３（ｃ）は、第１の実施形態に係る半導体ウェーハを示す図である。
図３（ａ）は、後述する第２高Ｇａ組成層６０の成長段階における断面ＳＥＭ像である。
図３（ｂ）は、後述する第２高Ｇａ組成層６０の成長段階における斜視ＳＥＭ像である。
図３（ｃ）は、第２高Ｇａ組成層６０の成長段階における模式的断面図である。図中の矢印は、第２高Ｇａ組成層６０の成長方向を示している。
図３（ａ）及び図３（ｂ）に表したように、後述する第２高Ｇａ組成層６０は、中間部５０の上に島状に成長する。第２高Ｇａ組成層６０は、島状部６０ａが大きくなることにより成長する。
図３（ａ）及び図３（ｂ）から、中間部５０は例えば以下のように設けられる。
図３（ｃ）に表したように、中間部５０は、例えば不連続に設けられる。中間部５０は、高Ａｌ組成層４２が露出した複数の開口部５０ａを有する。中間部５０は、例えば島状に設けられる。
第２高Ｇａ組成層６０は、中間部５０の開口部５０ａを介して、島状に成長すると考えられる。これにより、第２高Ｇａ組成層６０がＧａＮの格子間隔よりも小さい格子間隔を有する低Ａｌ組成層４４の上に成長するにもかかわらず、成長中に第２高Ｇａ組成層６０に印加される圧縮歪みは小さくなる。この結果、成長後に第２高Ｇａ組成層６０は引っ張り歪み、または小さい圧縮歪みを有する。
次に、第２高Ｇａ組成層６０について説明する。
第２高Ｇａ組成層６０は、中間部５０の上に設けられる。第２Ｇａ組成層６０は、窒化物半導体を含む。第２高Ｇａ組成層６０のＧａ組成比は、低Ａｌ組成層４４のＧａ組成比よりも高い。第２高Ｇａ組成層６０におけるIII族元素中のＡｌ組成比は例えば０．０１以下である。第２高Ｇａ組成層６０には、例えば窒化ガリウム（ＧａＮ）が用いられる。
第２高Ｇａ組成層６０の厚さは、例えば１００ナノメートル以上５マイクロメートル以下である。
第２高Ｇａ組成層６０の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪みよりも大きい。または、第２高Ｇａ組成層６０の圧縮歪みは、第１高Ｇａ組成層３０の圧縮歪みよりも小さい。または、第２高Ｇａ組成層６０は引っ張り歪みを有し、第１高Ｇａ組成層３０は圧縮歪みを有する。これにより、第２高Ｇａ組成層６０における転位密度が低下する。
本実施形態では、半導体ウェーハ１１０が上記構成を有することにより、第２高Ｇａ組成層６０における転位密度は、２×１０９／ｃｍ２以下である。転位密度の例については後述する。
次に、半導体ウェーハ１１０における結晶歪みについて説明する。
半導体ウェーハ１１０における結晶歪みは、例えば以下のようにラマン分光分析によって判定される。
図４は、半導体ウェーハの特性を例示するグラフ図である。
図４は、半導体ウェーハ１１０のラマン分光結果を例示している。同図においては、ＧａＮに対応するラマンスペクトルが表されている。
図４の横軸は、ラマンシフトＲＳ（波数、ｃｍ−１）である。図４の縦軸は、ラマン散乱の強度Ｉｒ（任意単位）である。
図４に表したように、応力が印加されていない（無歪みの）ときのＧａＮにおいて、ラマンシフトＲＳのピーク波数ＰＫは、５６８ｃｍ−１である。例えば、半導体ウェーハ１１０の第１高Ｇａ組成層３０において、ラマンシフトＲＳのピーク波数ＰＫは、５６７．６ｃｍ−１である。第１高Ｇａ組成層３０におけるラマンシフトＲＳのピーク波数は、応力が印加されていないときのＧａＮのラマンシフトＲＳのピーク波数ＰＫよりもわずかに低波数側にシフトしている。第１高Ｇａ組成層３０は、面内方向におけるわずかな引っ張り歪みを有する。
例えば、半導体ウェーハ１１０の第２高Ｇａ組成層６０において、強度ＩｒがピークとなるラマンシフトＲＳは、５６５．９ｃｍ−１である。第２高Ｇａ組成層６０におけるラマンシフトＲＳのピーク波数は、応力が印加されていないときのＧａＮのラマンシフトＲＳのピーク波数ＰＫよりも明らかに低波数側にシフトしている。第２高Ｇａ組成層６０は、面内方向における引っ張り歪みを有する。第２高Ｇａ組成層６０のラマンピークの低波数側へのシフト量は、第１高Ｇａ組成層３０のシフト量よりも大きい。上述のように、第２高Ｇａ組成層６０の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪みよりも大きい。
また、半導体ウェーハ１１０における結晶歪みは、例えば以下のようにＸ線回折測定によっても判定される。
図５は、半導体ウェーハの特性を例示するグラフ図である。
図５は、Ｘ線回折測定によって測定した（１１−２４）面の逆格子マッピング像の一例である。
図５の横軸は、積層方向に対して垂直な方向の（１１−２０）面の格子間隔の逆数Ｑｘである。Ｑｘは、ａ軸の格子間隔の逆数に比例する値である。
図５の縦軸は、積層方向に対して平行な方向の（０００４）面の格子間隔の逆数Ｑｚである。Ｑｚは、ｃ軸の格子間隔の逆数に比例する値である。
測定値の精度を高めるために、例えば、ＧａＮ層の歪みをラマン分光から求めて、測定されるピーク位置を補正してもよい。例えば、成長中のウェーハの反り変化からＡｌＮバッファ層の歪みを算出し、測定されるピーク位置の補正をしてもよい。
図５に表したように、無歪みのＧａＮの（１１−２４）面の回折ピークＰｇと、無歪みのＡｌＮの（１１−２４）面の回折ピークＰａと、が示されている。これらの点を結んだ点線Ｌａｇは、ベガード則に従う場合において、無歪みのＡｌＧａＮにおけるＡｌ組成比に対応した格子間隔の逆数の特性を表す。
ここで、結晶のピークがこの点線Ｌａｇよりも下に表れている場合、その結晶は、圧縮歪みを有する。一方、結晶のピークがこの点線よりも上に表れている場合、その結晶は、引っ張り歪みを有する。
図５には、ＡｌＮバッファ層２２の回折ピークＰ２２と、第１高Ｇａ層３０の（１１−２４）面の回折ピークＰ３０と、高Ａｌ組成層４２の（１１−２４）面の回折ピークＰ４２と、低Ａｌ組成層４４の（１１−２４）面の回折ピークＰ４４と、第２高Ｇａ層６０の（１１−２４）面の回折ピークＰ６０と、が例示されている。
例えば、回折ピークＰ３０は、回折ピークＰｇとほぼ同じ位置に表れている。したがって、第１高Ｇａ層３０は層全体の平均としてほぼ無歪みである。この場合、結晶成長後の降温過程において第１高Ｇａ層３０と基板１０との間の熱膨張係数の差によって生じる引っ張り応力が抑制される。これにより、クラックの発生が抑制される。
例えば、回折ピークＰ６０は、点線Ｌａｇよりも上側に表れている。したがって、第２高Ｇａ層６０は、引っ張り歪みを有する。また、回折ピークＰ６０のＱｘは、回折ピークＰ３０のＱｘよりも低い。したがって、第２高Ｇａ組成層６０の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪みよりも大きい。
また、例えば、回折ピークＰ４２は、点線Ｌａｇよりも上側に表れている。したがって、高Ａｌ組成層４２は圧縮歪みを有する。
図５において、例えば、回折ピークＰａと回折ピークＰ４２とのＱｘの差は、回折ピークＰｇと回折ピークＰ６０とのＱｘの差よりも大きい。高Ａｌ組成層４２の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪み及び第２高Ｇａ組成層６０の引っ張り歪みよりも大きい。
例えば、回折ピークＰ４４は、点線Ｌａｇより上に位置する。低Ａｌ組成層４４の引っ張り歪みは、高Ａｌ組成層４２の引っ張り歪みよりも小さい。回折ピークＰ４２と回折ピークＰ４４のＱｘは近い値になっている。すなわち、高Ａｌ組成層４２と低Ａｌ組成層４４の、（１１−２０）面の格子間隔の大きさは近い。例えば、低Ａｌ組成層４４は無歪みである。
図６は、半導体ウェーハの特性を例示するグラフ図である。
図６では、低Ａｌ組成層のＡｌ組成が、概ね０．４〜０．６のウェーハについて示している。
図６の横軸は、高Ａｌ組成層４２の格子間隔と、前記高Ａｌ組成層４２と同一組成の窒化物半導体の無歪みの格子間隔との差の、前記無歪みの格子間隔に対する比率Ｓ（以下、引っ張り歪みＳ）（％）である。
図６の縦軸は、刃状転位の密度Ｄｍ（以下、転位密度Ｄｍ）（ｃｍ−２）である。この転位密度Ｄｍは、Ｘ線回折ロッキングカーブ測定によって得られたＸ線回折スペクトルの半値幅から算出される。
図６に表したように、転位密度Ｄｍは、引っ張り歪みの比率Ｓに対して下に凸である。この結果から、高Ａｌ組成層４２の引っ張り歪みに対する、高Ａｌ組成層４２の引っ張り歪みと、第２高Ｇａ組成層６０の引っ張り歪みと、の差の比率Ｓは、０．６％以上１．４％以下であることが好ましい。比率Ｓが上記範囲であることにより、転位密度Ｄｍが低下する。これに対し、第１高Ｇａ組成層３０及び第２高Ｇａ組成層の引張歪みは最大でも０．３％程度である。第１高Ｇａ組成層３０及び第２高Ｇａ組成層の引張歪みが０．３％以上になると、クラックの密度が増大し、実用に適さない。このように、高Ａｌ組成層４２の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪み及び第２高Ｇａ組成層６０の引っ張り歪みよりも大きい。
図７は、半導体ウェーハの特性を例示するグラフ図である。図７では、高Ａｌ組成層の引っ張り歪みの比率Ｓが、概ね０．９〜１．２％のウェーハについて示している。
図７の横軸は、低Ａｌ組成層４４（Ａｌｙ１Ｇａ１−ｙ１Ｎ）のＡｌ組成ｙ１である。図７の縦軸は、転位密度Ｄｍ（ｃｍ−２）である。この転位密度Ｄｍは、Ｘ線回折ロッキングカーブ測定によって得られたＸ線回折スペクトルの半値幅から算出される。
図７に表したように、転位密度Ｄｍは、低Ａｌ組成層４４のＡｌ組成ｙ１に対して下に凸である。この結果から、低Ａｌ組成層４４のＡｌ組成は、０．２以上０．８以下が好ましく、０．２以上０．７以下がさらに好ましい。低Ａｌ組成層４４のＡｌ組成が上記範囲であることにより、転位密度Ｄｍが低下する。
次に、参考例と対比しながら、第１の実施形態に係る半導体ウェーハ１１０の特性について説明する。
図８（ａ）、図８（ｂ）及び図８（ｃ）は、参考例に係る半導体ウェーハを示す図である。
図８（ａ）は、第１参考例の半導体ウェーハ１９１を示す図である。
図８（ｂ）は、第２参考例の半導体ウェーハ１９２を示す図である。
図８（ｃ）は、第３参考例の半導体ウェーハ１９３を示す図である。
図８（ａ）に表したように、第１参考例の半導体ウェーハ１９１は、中間部５０、高Ａｌ組成層４２及び低Ａｌ組成層４４を含まない点で、半導体ウェーハ１１０とは異なる。第１参考例において、第２高Ｇａ組成層６０は、第１高Ｇａ組成層３０と接する。
図８（ｂ）に表したように、第２参考例の半導体ウェーハ１９２は、高Ａｌ組成層４２及び低Ａｌ組成層４４を含まない点で、半導体ウェーハ１１０とは異なる。第２参考例において、中間部５０は、第１高Ｇａ組成層３０に接する。
図８（ｃ）に表したように、第３参考例の半導体ウェーハ１９３は、低Ａｌ組成層４４を含まない点で、半導体ウェーハ１１０とは異なる。第３参考例において、中間部５０は、高Ａｌ組成層４２に接する。
ここで、以下の条件で作製した半導体ウェーハ１１０、及び、第１〜第３参考例の半導体ウェーハ１９１〜１９３において、刃状転位の密度を比較する。
半導体ウェーハ１１０の作製条件は、以下である。
基板１０として、（１１１）面のＳｉ基板が用いられる。
ＡｌＮバッファ層２２には、ＡｌＮが用いられる。ＡｌＮバッファ層２２の厚さは１２０ｎｍである。
下地層２４は、Ａｌ０．５Ｇａ０．５Ｎの第１層と、Ａｌ０．３Ｇａ０．７Ｎの第２層と、Ａｌ０．１５Ｇａ０．８５Ｎの第３層と、を有する。下地層２４の全体の厚さは、５５０ｎｍである。
第１高Ｇａ組成層３０には、ＧａＮが用いられる。第１高Ｇａ組成層３０の厚さは、４００ｎｍである。
高Ａｌ組成層４２には、ＡｌＮが用いられる。高Ａｌ組成層４２の厚さは１２ｎｍである。
低Ａｌ組成層４４には、Ａｌ０．５Ｇａ０．５Ｎが用いられる。低Ａｌ組成層４４の厚さは２５ｎｍである。
中間部５０は、Ｓｉを含む層である。中間部５０は、ＳｉＮを含んでも良い。中間部５０の厚さは、例えば０．２原子層相当〜３ｎｍである。
第２高Ｇａ組成層６０には、ＧａＮが用いられる。第２高Ｇａ組成層６０の厚さは、２マイクロメートル（μｍ）である。
第１〜第３参考例の半導体ウェーハ１９１〜１９３のそれぞれの構成は、上記の相違点を除いて、半導体ウェーハ１１０の構成と同様である。
以上の条件で作製した半導体ウェーハ１１０、及び、第１〜第３参考例の半導体ウェーハ１９１〜１９３のそれぞれにおいて、Ｘ線回折ロッキングカーブ測定によって得られるＸ線回折スペクトルの半値幅から算出された刃状転位の密度は以下の通りである。
第１参考例の半導体ウェーハ１９１における刃状転位の密度は、７．５×１０９ｃｍ−２である。
第２参考例の半導体ウェーハ１９２における刃状転位の密度は、１．５×１０９ｃｍ−２である。
第３参考例の半導体ウェーハ１９３における刃状転位の密度は、１．５×１０９ｃｍ−２である。
これに対して、半導体ウェーハ１１０の刃状転位の密度は、４．７×１０８ｃｍ−２である。このように、本実施形態の半導体ウェーハ１１０では、刃状転位密度は、低い。
第１参考例では、第１高Ｇａ組成層３０で発生した刃状転位は、第２高Ｇａ組成層６０まで伝搬する。したがって、第１参考例の刃状転位密度は高い。
第２参考例では、第１高Ｇａ組成層３０で発生した刃状転位は、中間部５０で遮られる。これにより、第２参考例の刃状転位の密度は、第１参考例の刃状転位の密度よりも低い。
第３参考例においても、刃状転位の密度は、第１参考例の刃状転位の密度よりも低い。
これに対して、本発明者らは、半導体ウェーハ１１０がさらに以下のような構成を有することにより、刃状転位の密度が顕著に低下することを見いだした。
第１の実施形態の半導体ウェーハ１１０において、低Ａｌ組成層４４は、高Ａｌ組成層４２の上に設けられる。第２高Ｇａ組成層６０の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪みよりも大きい。これにより、半導体ウェーハ１１０における刃状転位の密度は、第１〜第３参考例の半導体ウェーハ１９１〜１９３における刃状転位の密度よりも顕著に低くなる。
第１の実施形態において、第２高Ｇａ組成層６０は、低Ａｌ組成層４４及び中間部５０の上に、孤立した島状結晶として成長する。複数の島状結晶は、第２高Ｇａ組成層６０の成長が終わるまでに互いに合体し、１つの連続した層となる。このような成長をした場合、第２高Ｇａ組成層６０の成長中に印加される圧縮歪みは小さくなるとともに、転位密度は顕著に低減する。成長後は、基板との熱膨張係数差により第２高Ｇａ組成層６０はより大きい引っ張り歪みを有する。
高Ａｌ組成層４２は、完全に緩和せず、成長中に０．６％以上１．４％以下の引っ張り歪みを受けている。このため、高Ａｌ組成層４２の下に接する層、例えば第１高Ｇａ組成層３０との格子不整合率が小さくなる。このため、高Ａｌ組成層４２と第１高Ｇａ組成層３０との界面から高Ａｌ組成層４２内に発生し、高Ａｌ組成層４２から上の層へ伝播する転位が少なくなる。
さらに、０．６％以上１．４％以下の引っ張り歪みを受けた高Ａｌ組成層４２の上に、Ａｌ組成０．２以上０．８以下の低Ａｌ組成層を成長すると、低Ａｌ組成層４４が成長中にうける歪みが小さくなり、低Ａｌ組成層４４の平坦な表面が得られる。このため、低Ａｌ組成層４４及び中間部５０の上に成長する第２高Ｇａ組成層６０が、孤立した島状結晶として成長しやすくなるとともに、下から伝播する転位が、第２高Ｇａ組成層６０内に伝播しにくくなる。
第３参考例では、低Ａｌ組成層４４を含まないため、平坦性の悪い高Ａｌ組成層４２の表面に中間部５０を形成している。これにより、中間部５０の転位を遮る効果が弱くなると考えられる。また、平坦性の悪い高Ａｌ組成層４２及びその上に形成された中間部５０の上に成長する第２高Ｇａ組成層６０は、島状結晶になりにくく平坦化しやすい。このため、転位密度が低減されず、成長中に圧縮歪みがかかりやすい。
第２参考例では、低Ａｌ組成層４４及び高Ａｌ組成層４２を含まない。このため、第２高Ｇａ組成層６０は、島状結晶になりにくく平坦化しやすい。これは、中間部５０の下地となる層が、第１高Ｇａ組成層３０であり、第２高Ｇａ組成層６０との格子間隔の差が小さいためと考えられる。このため、転位密度が低減されにくい。
一般に、本実施形態で高Ａｌ組成層４２と呼んでいる高Ｇａ組成層中に挿入されるＡｌ含有層は、主としてクラックを抑制するために用いられる。すなわち、Ａｌ含有層の上の高Ｇａ組成層に成長中に圧縮応力を印加するために用いられる。このため、高Ｇａ組成層において、Ａｌ含有層の下側での引っ張り歪みは、Ａｌ含有層の上側での引っ張り歪みよりも大きい。
しかしながら、本実施形態では、高Ａｌ組成層４２、低Ａｌ組成層４４、及び中間部５０を用い、その上の第２高Ｇａ組成層６０を圧縮歪みの小さい島状結晶層として成長することにより、転位密度を顕著に低減した。本実施形態では、第２高Ｇａ組成層６０の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪みよりも大きくなる。
さらに、一般に、高Ａｌ組成層４２に対応する層は「中間層」と呼ばれ（本実施形態の中間部５０とは異なる）、実質的に緩和していることが開示されている。しかしながら、本実施形態の高Ａｌ組成層４２は、大きな引っ張り歪みを有している。これにより、低Ａｌ組成層４４が平坦に形成され、第２高Ｇａ組成層６０が島状結晶として成長しやすくなり、転位密度が顕著に低減したと考えられる。
一方で、本実施形態は、第２高Ｇａ組成層６０が引っ張り歪みを有するため、クラックが入りやすい傾向にある。第１高Ｇａ組成層３０及び下地層２４の圧縮歪みを大きくすることにより、クラックを抑制できる。圧縮歪みの大きさにも依存するが、第１高Ｇａ組成層３０と下地層２４の膜厚の合計を、第２高Ｇａ組成層６０の膜厚以上とすること、成長後の基板の反りを概略フラットにすることで、クラックを抑制できる。このため、第２高Ｇａ組成層６０の引っ張り歪みは第１高Ｇａ組成層３０の引っ張り歪みよりも大きくなる。
（第２の実施形態）
図９は、第２の実施形態に係る窒化物半導体層の製造方法を示すフローチャートである。
図１０は、第２の実施形態における成長温度を示すグラフ図である。同図において、昇温過程、及び降温過程は、省略されている。
図９に表したように、第２の実施形態に係る窒化物半導体層の製造方法は、ＡｌＮバッファ層の形成（ステップＳ１０１）と、下地層の形成（ステップＳ１０２）と、第１高Ｇａ組成層の形成（ステップＳ１０３）と、高Ａｌ組成層の形成（ステップＳ１０４）と、低Ａｌ組成層の形成（ステップＳ１０５）と、中間部の形成（ステップＳ１０６）と、第２高Ｇａ組成層の形成（ステップＳ１０７）と、を含む。ここでいう窒化物半導体層とは、少なくとも第２高Ｇａ組成層６０を含む。以下詳細を説明する。
まず、図１０に表したように、時刻ｔ１から時刻ｔ２において、ＡｌＮバッファ層の形成（ステップＳ１０１）を行う。基板１０の上に、第１成長温度Ｔｇ１でＡｌＮバッファ層２２が形成される。第１成長温度Ｔｇ１は、例えば、５００℃以上１０００℃以下である。例えば、第１成長温度Ｔｇ１は、６００℃である。
次に、時刻ｔ２から時刻ｔ３において、下地層の形成（ステップＳ１０２）を行う。ＡｌＮバッファ層２２の上に、第２成長温度Ｔｇ２でＡｌ及びＧａを含む窒化物半導体を含む下地層２４が形成される。第２成長温度Ｔｇ２は、５００℃以上１２００℃以下である。例えば、第２成長温度Ｔｇ２は、１０５０℃である。下地層２４のＡｌ組成比は、例えば０．１以上０．９以下が好ましく、より好ましくは、０．２以上０．６以下である。下地層２４は、例えばＡｌ０．５Ｇａ０．５Ｎの第１層と、Ａｌ０．３Ｇａ０．７Ｎの第２層と、Ａｌ０．１５Ｇａ０．８５Ｎの第３層と、を有する。下地層２４の全体の厚さは、例えば５５０ｎｍである。
次に、時刻ｔ３から時刻ｔ４において、第１高Ｇａ組成層の形成（ステップＳ１０３）を行う。下地層２４の上に窒化物半導体を含む第１高Ｇａ組成層３０を形成する。例えば、第１高Ｇａ組成層３０は、ＧａＮである。
第１高Ｇａ組成層３０の成長温度である第３成長Ｔｇ３（第１温度）は、例えば１０００℃以上１２００℃以下が好ましく、例えば約１１３０℃である。
第１高Ｇａ組成層３０におけるａ軸の格子間隔が小さいほど、第１高Ｇａ組成層３０に加わる圧縮応力が大きくなり好ましい。
第１高Ｇａ組成層３０におけるａ軸の格子間隔は、例えば、アンモニア分圧によって変化する。例えば、アンモニア分圧が大きいほど、第１高Ｇａ組成層３０におけるａ軸の格子間隔が小さくなる。アンモニア分圧は、例えば、０．２以上、０．５以下が好ましい。
また、第１高Ｇａ組成層３０におけるａ軸の格子間隔は、例えば、Ｖ族原子の原料ガスとIII族原子の原料ガスとの比（Ｖ／III比）によって変化する。例えば、Ｖ／III比が大きいほど、第１高Ｇａ組成層３０におけるａ軸の格子間隔が小さくなる。Ｖ／III比は、例えば、４０００以上、１５０００以下が好ましい。
次に、時刻ｔ４から時刻ｔ５において、高Ａｌ組成層の形成（ステップＳ１０４）を行う。第１高Ｇａ組成層３０の上に、窒化物半導体を含む高Ａｌ組成層４２が形成される。高Ａｌ組成層４２のＧａ組成比は、第１高Ｇａ組成層３０のＧａ組成比よりも低い。
高Ａｌ組成層４２の成長温度である第４成長温度Ｔｇ４（第２温度）は、第３成長温度Ｔｇ３よりも低い。
第４成長温度Ｔｇ４は、例えば５００℃以上１１００℃以下であり、より好ましくは、７００℃以上１０５０℃以下である。第４成長温度Ｔｇ４は、例えば約８００℃である。
第４成長温度Ｔｇ４が５００℃よりも低いと、不純物が取り込まれ易い。また、立方晶ＡｌＧａＮなどが成長され、結晶転位が過度に生じてしまう。そして、高Ａｌ組成層４２の結晶品質が過剰に劣化してしまう。第４成長温度Ｔｇ４が１１００℃よりも高いと、高Ａｌ組成層４２にクラックが生じてしまう可能性がある。
高Ａｌ組成層４２の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪み及び第２高Ｇａ組成層６０の引っ張り歪みよりも大きいことが好ましい。例えば、以下のような条件により、高Ａｌ組成層４２が形成されることが好ましい。
例えば、アンモニア分圧は、０．０１以上、０．２以下が好ましく、より好ましくは、０．０２以上０．１５以下である。
例えば、Ｖ／III比は、１０００以上、４００００以下が好ましく、より好ましくは、２０００以上２００００以下である。この様な条件により、高Ａｌ組成層４２は引っ張り歪みを有しながら成長する。これは、成長中の基板の反りモニターにより確認される。成長後は、基板との熱膨張係数差により、さらに引っ張り歪みを受ける。室温で観測される引っ張り歪みは、無歪みの状態を基準として、０．６％以上１．４％以下である。
次に、時刻ｔ５から時刻ｔ６において、低Ａｌ組成層の形成（ステップＳ１０５）を行う。高Ａｌ組成層４２の上に、窒化物半導体を含む低Ａｌ組成層４４を形成する。低Ａｌ組成層４４のＧａ組成比は、第１高Ｇａ組成層３０のＧａ組成比よりも低い。低Ａｌ組成層４４のＡｌ組成比は、高Ａｌ組成層４２のＡｌ組成比よりも低い。
低Ａｌ組成層４４の成長温度である第５成長温度Ｔｇ５は、第４成長温度Ｔｇ４よりも高い温度である。第５成長温度Ｔｇ５は、例えば８００℃以上１２００℃以下が好ましく、例えば１１３０℃である。
低Ａｌ組成層４４は、Ａｌ組成が０．２以上０．８以下となるよう形成される。これにより、低Ａｌ組成層４４は高Ａｌ組成層４２の格子間隔と同じか、もしくは近い格子間隔で高Ａｌ組成層４２の上に成長する。例えば、低Ａｌ組成層４４は、無歪みかもしくは歪みの小さい状態で成長し、これにより低Ａｌ組成層４４は平坦な表面が得られる。
次に、時刻ｔ６から時刻ｔ７において、中間部の形成（ステップＳ１０６）を行う。低Ａｌ組成層４４の上に、中間部５０が形成される。中間部５０におけるＳｉ、Ｍｇ及びＢのいずれかの濃度は、高Ａｌ組成層４２における濃度及び低Ａｌ組成層４４における濃度よりも高い。中間部５０は、ＳｉＮ、ＭｇＮ及びＢＮのいずれかを含む。
中間部５０の成長温度である第６成長温度Ｔｇ６は、５００℃以上１２００℃以下である。例えば、第６成長温度Ｔｇ６は、１０００℃である。
中間部５０の厚さは、例えば０．２原子層以上３ｎｍ以下に相当する。例えば、Ｓｉ原料ガスの流量又は成膜時間を制御することで、中間部５０の厚さが制御される。
中間部５０は、例えば、ステップＳ１０１からステップＳ１０５までを行った装置と同一の装置において形成される。これにより、導入ガスを切り替えるだけで中間部５０が形成される。
次に、時刻ｔ７から時刻ｔ８において、第２高Ｇａ組成層の形成（ステップＳ１０７）を行う。中間部５０の上に、窒化物半導体を含む第２高Ｇａ組成層６０が形成される。第２高Ｇａ組成層６０のＧａ組成比は、低Ａｌ組成層４４のＧａ組成比よりも高い。第２高Ｇａ組成層６０は、例えばＧａＮである。
第２高Ｇａ組成層６０の成長温度である第７成長温度Ｔｇ７は、第４成長温度Ｔｇ４よりも高い。第７成長温度Ｔｇ７は、例えば１０００℃以上１２００℃以下が好ましく、例えば約１１３０℃である。
図３（ａ）及び図３（ｂ）に表したように、第２高Ｇａ組成層６０は、島状に成長する。第２高Ｇａ組成層６０は、島状部６０ａが大きくなることにより成長する。これにより、半導体ウェーハ１１０の転位密度が顕著に低くなる。
第２高Ｇａ組成層６０の成長中の圧縮歪みは、第１高Ｇａ組成層３０の圧縮歪みよりも顕著に小さくなる。この結果、成長後の第２高Ｇａ組成層６０は引っ張り歪み、または小さい圧縮歪みを有する。成長後の第２高Ｇａ組成層６０の引っ張り歪みは、第１高Ｇａ組成層３０の引っ張り歪みよりも大きい。または、成長後の第２高Ｇａ組成層６０の圧縮歪みは、第１高Ｇａ組成層３０の圧縮歪みよりも小さい。または、成長後の第２高Ｇａ組成層６０は引っ張り歪みを有し、第１高Ｇａ組成層３０は圧縮歪みを有する。
第２高Ｇａ組成層６０の成長条件は、例えば、第１高Ｇａ組成層３０の成長条件と同様である。低Ａｌ組成層４４及び中間部５０の上に成長することにより、第２高Ｇａ組成層６０は、上記した歪みを有する。
以上の工程により、半導体ウェーハ１１０が形成される。
（第３の実施形態）
図１１は第３の実施形態に係る半導体ウェーハを示す模式図である。
本実施形態に係る半導体ウェーハ１２０は、基板１０と、ＡｌＮバッファ層２２と、下地層２４と、第１圧縮応力蓄積層３０と、高Ａｌ組成層４２と、低Ａｌ組成層４４と、中間部５０と、第２高Ｇａ組成層６０と、を含む。
第３の実施形態に係る半導体ウェーハ１２０は、第１の実施形態における第１高Ｇａ組成層３０に替えて、第１圧縮応力蓄積層３０１を備える。第１圧縮応力蓄積層３０１は、下地層２４と高Ａｌ組成層４２との間に設けられる。第１圧縮応力蓄積層３０１は、例えば４層の高Ｇａ組成層３０ａ、３０ｂ、３０ｃ及び３０ｄと、例えば３層の高Ａｌ組成層４０ａ、４０ｂ及び４０ｃと、を交互に積層した構造である。
高Ｇａ組成層３０ａは、下地層２４の上に設けられる。高Ｇａ組成層３０ａは、窒化物半導体を含む。高Ｇａ組成層３０ａにおけるIII族元素中のＡｌ組成比は例えば０．０１以下である。高Ｇａ組成層３０ａには、例えば窒化ガリウム（ＧａＮ）が用いられる。
高Ｇａ組成層３０ａの厚さは、例えば３００ｎｍ以上２μｍ以下が好ましく、例えば４００ｎｍである。高Ｇａ組成層３０ａには、圧縮応力が印加される。高Ｇａ組成層３０ａが厚くなるにしたがい、圧縮応力が小さくなる。高Ｇａ組成層３０ａは、圧縮応力が維持できる範囲で厚くしてもよい。
高Ａｌ組成層４０ａは、高Ｇａ組成層３０ａの上に設けられる。高Ａｌ組成層４０ａは、窒化物半導体を含む。高Ａｌ組成層４０ａのＧａ組成比は、高Ｇａ組成層３０ａのＧａ組成比よりも低い。例えば、高Ａｌ組成層４０ａにおけるIII族元素中のＧａ組成比は０．０１以下である。高Ａｌ組成層４０ａには、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）が用いられる。例えば高Ａｌ組成層４０ａにはＡｌＮが用いられる。高Ａｌ組成層４０ａの厚さは、２ｎｍ以上５０ｎｍ以下であり、例えば１２ｎｍである。
高Ｇａ組成層３０ｂは、高Ａｌ組成層４０ａの上に設けられる。高Ｇａ組成層３０ｂは、窒化物半導体を含み、高Ｇａ組成層３０ａと同じ組成で良く、例えばＧａＮが用いられる。高Ｇａ組成層３０ｂは、高Ｇａ組成層３０ａと同じ厚さで良く、例えば４００ｎｍである。高Ｇａ組成層３０ｂには、高Ｇａ組成層３０ａと同様に圧縮応力が印加される。
以降、同様に、高Ａｌ組成層４０ｂ、高Ｇａ組成層３０ｃ、高Ａｌ組成層４０ｃ、高Ｇａ組成層３０ｄ、の順に積層する。これにより、第１圧縮応力蓄積層３０１には、圧縮応力が蓄積される。本実施形態では、高Ｇａ組成層３０ａ、３０ｂ、３０ｃ及び３０ｄの厚さ、及び高Ａｌ組成層４０ａ、４０ｂ及び４０ｃの厚さを同じとしたが、圧縮応力が得られる範囲で変えてもよい。
第１圧縮応力蓄積層３０１の上に、第１の実施形態と同様に、高Ａｌ組成層４２、低Ａｌ組成層４４、中間部５０、第２高Ｇａ組成層６０、が順に設けられる。
第２高Ｇａ組成層６０の引っ張り歪みは、高Ｇａ組成層３０ｄの引っ張り歪みよりも大きい。または、第２高Ｇａ組成層６０の圧縮歪みは、高Ｇａ組成層３０ｄの圧縮歪みよりも小さい。または、第２高Ｇａ組成層６０は引っ張り歪みを有し、高Ｇａ組成層３０ｄは圧縮歪みを有する。これにより、第２高Ｇａ組成層６０における転位密度が低下する。
本実施形態の半導体ウェーハ１２０の刃状転位の密度は、４．８×１０８ｃｍ−２である。本実施形態の半導体ウェーハ１２０においては、高Ａｌ組成層４２の下の圧縮歪みの層が半導体ウェーハ１１０に比べて厚い。このため、半導体ウェーハ１１０に比べて、クラックの抑制されたウェーハが容易に作製される。
なお、本実施形態では、第１圧縮応力蓄積層３０１として、４層の高Ｇａ組成層と、３層の高Ａｌ組成層と、を交互に積層した構造を例を示したが、これらの層数以外であってもよい。第１圧縮応力蓄積層３０１は、複数の高Ｇａ組成層と、複数の高Ａｌ組成層と、が交互に積層された構造であればよい。
（第４の実施形態）
図１２は、第４の実施形態に係る半導体素子を示す模式図である。
実施形態に係る半導体素子１３０は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置を含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。この例では、半導体素子１３０は、半導体発光素子である。
半導体素子１３０は、第３の実施形態における半導体ウェーハ１２０の上で形成される。半導体素子１３０は、機能層７０を含む。
機能層７０は、例えば、ｎ形半導体層７２と、発光層７４と、ｐ形半導体層７６と、を含む。ｎ形半導体層７２は、半導体ウェーハ１２０の上に設けられる。
発光層７４は、ｎ形半導体層７２の上に設けられる。発光層７４は、例えば、ＧａＮの複数の障壁層と、障壁層の間に設けられＩｎＧａＮ（例えば、Ｉｎ０．１５Ｇａ０．８５Ｎ）層と、を含む。発光層７４は、ＭＱＷ（Multi-Quantum Well）構造、または、ＳＱＷ（Single-Quantum Well）構造を有する。
ｐ形半導体層７６は、発光層７４の上に設けられる。その他、ｐ電極（不図示）がｐ形半導体層７６の上に設けられていても良い。また、ｎ電極（不図示）がｎ形半導体層７２に接して設けられていても良い。
機能層７０の厚さは、例えば１マイクロメートル（μｍ）以上５μｍ以下が好ましく、例えば約３．５μｍである。
半導体素子１３０は、基板１０が除去された状態で使用される場合がある。また、半導体素子１３０は、例えば、基板１０から第１圧縮応力蓄積層３０１までの層が除去された状態で使用される場合がある。半導体素子１３０は、機能層７０の一部が除去された状態で使用される場合がある。
また、半導体素子１３０は、例えば、窒化ガリウム（ＧａＮ）系ＨＥＭＴ（High Electron Mobility Transistor）の窒化物半導体素子に用いることができる。このときは、機能層７０は、例えば、不純物を含まないアンドープのＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１≦１）層と、アンドープまたはｎ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２≦１、ｚ１＜ｚ２）層と、の積層構造を有する。
第４の実施形態によれば、半導体素子１３０の機能層７０は、半導体ウェーハ１２０の上で形成される。半導体ウェーハ１２０の転位密度は低減されている。これにより、半導体素子１３０の動作特性が向上する。半導体素子１３０が半導体発光素子である場合、発光効率が向上する。半導体素子１３０が電子デバイスである場合、キャリア移動度又は応答速度が向上する。なお、半導体素子１３０の機能層７０は、半導体ウェーハ１１０の上で形成されてもよい。
以上の実施形態によれば、転位密度が低い半導体ウェーハ半導体素子及び窒化物半導体層の製造方法を提供することができる
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、１０ａ…第１面、２２…ＡｌＮバッファ層、２４…下地層、３０…第１高Ｇａ組成層、４２…高Ａｌ組成層、４４…低Ａｌ組成層、５０…中間部、５０ａ…開口部、６０…第２高Ｇａ組成層、６０ａ…島状部、７０…機能層、７２…ｎ型半導体層、７４…発光層、７６…形半導体層、１１０、１２０、１９１、１９２、１９３…半導体ウェーハ、１３０…半導体素子、３０１…第１圧縮応力蓄積層

Claims (18)

  1. 主面を有する基板と、
    前記基板の前記主面上に設けられたＡｌＮのＡｌＮバッファ層と、
    前記ＡｌＮバッファ層の上に設けられ、Ａｌ及びＧａを含む窒化物半導体を含む下地層と、
    前記下地層の上に設けられ、Ｇａを含む窒化物半導体を含む第１高Ｇａ組成層と、
    前記第１高Ｇａ組成層の上に設けられ、Ａｌを含む窒化物半導体を含み、前記第１高Ｇａ組成層のＧａ組成比よりもＧａ組成比が低い高Ａｌ組成層と、
    前記高Ａｌ組成層の上に設けられ、Ａｌ及びＧａを含む窒化物半導体を含み、前記第１高Ｇａ組成層の前記Ｇａ組成比よりも低いＧａ組成比を有し、前記高Ａｌ組成層のＡｌ組成比よりも低いＡｌ組成比を有する低Ａｌ組成層と、
    前記低Ａｌ組成層の上に設けられ、Ｓｉ、Ｍｇ及びＢのいずれかを含む窒化物を含み０．２原子層以上３ナノメートル以下の厚さの中間部と、
    前記中間部の上に設けられ、Ｇａを含む窒化物半導体を含み、前記低Ａｌ組成層の前記Ｇａ組成比よりも高いＧａ組成比を有する第２高Ｇａ組成層と、
    を備え、
    前記第２高Ｇａ組成層は、前記第１高Ｇａ組成層の引っ張り歪みよりも大きい引っ張り歪み及び前記第１高Ｇａ組成層の圧縮歪みよりも小さい圧縮歪みのいずれかを有する半導体ウェーハ。
  2. 前記基板の熱膨張係数は、窒化物半導体の熱膨張係数よりも小さい請求項１記載の半導体ウェーハ。
  3. 前記高Ａｌ組成層の引っ張り歪みは、前記第２高Ｇａ組成層の引っ張り歪みよりも大きい請求項１又は２に記載の半導体ウェーハ。
  4. 前記高Ａｌ組成層は、引っ張り歪みを受けており、
    前記高Ａｌ組成層の前記主面と平行な第１軸の格子間隔と、前記高Ａｌ組成層と同一組成の窒化物半導体の無歪みの前記第１軸の格子間隔と、の差は、前記無歪みの前記第１軸の格子間隔の０．６％以上１．４％以下である請求項１〜３のいずれか１つに記載の半導体ウェーハ。
  5. 前記第１高Ｇａ組成層は圧縮歪みを有する請求項１、２及び４のいずれか１つに記載の半導体ウェーハ。
  6. 前記高Ａｌ組成層及び前記低Ａｌ組成層におけるアクセプタまたはドナーの不純物の濃度は、１×１０１８ｃｍ−３以下である請求項１〜５のいずれか１つに記載の半導体ウェーハ。
  7. 前記中間部の厚さは、前記高Ａｌ組成層の厚さよりも薄い請求項１〜６のいずれか１つに記載の半導体ウェーハ。
  8. 前記中間部は、島状に設けられた請求項１〜７のいずれか１つに記載の半導体ウェーハ。
  9. 前記中間部は、ＳｉＮ、ＭｇＮ及びＢＮのいずれかを含む請求項１〜８のいずれか１つに記載の半導体ウェーハ。
  10. 前記高Ａｌ組成層の厚さは、２ナノメートル以上５０ナノメートル以下である請求項１〜９のいずれか１つに記載の半導体ウェーハ。
  11. 前記低Ａｌ組成層におけるIII族元素中のＡｌ組成比は、０．２以上０．８以下である請求項１〜１０のいずれか１つに記載の半導体ウェーハ。
  12. 前記低Ａｌ組成層の厚さは、１０ナノメートル以上５０ナノメートル以下である請求項１〜１１のいずれか１つに記載の半導体ウェーハ。
  13. 前記第１高Ｇａ組成層の厚さは、１００ナノメートル以上５マイクロメートル以下である請求項１〜１２のいずれか１つに記載の半導体ウェーハ。
  14. 前記第２高Ｇａ組成層の厚さは、１００ナノメートル以上５マイクロメートル以下である請求項１〜１３のいずれか１つに記載の半導体ウェーハ。
  15. 前記基板は、Ｓｉ基板、ＳｉＣ基板、ＧａＰ基板及びＩｎＰ基板のいずれかである請求項１〜１４のいずれか１つに記載の半導体ウェーハ。
  16. 前記第２高Ｇａ組成層における転位密度は、２×１０９／ｃｍ２以下である請求項１〜１５のいずれか１つに記載の半導体ウェーハ。
  17. 請求項１〜１６のいずれか１つに記載の前記半導体ウェーハの上で形成された半導体素子。
  18. 基板の上に、ＡｌＮのＡｌＮバッファ層を形成する工程と、
    前記ＡｌＮバッファ層の上に、Ａｌ及びＧａを含む窒化物半導体を含む下地層を形成する工程と、
    前記下地層の上に、第１温度で窒化物半導体を含む第１高Ｇａ組成層を形成する工程と、
    前記第１高Ｇａ組成層の上に、前記第１温度よりも低い第２温度で、窒化物半導体を含み前記第１高Ｇａ組成層のＧａ組成比よりも低いＧａ組成比を有する高Ａｌ組成層を形成する工程と、
    前記高Ａｌ組成層の上に、前記第２温度よりも高い温度で、窒化物半導体を含み前記第１高Ｇａ組成層のＧａ組成比よりも低いＧａ組成比を有し前記高Ａｌ組成層のＡｌ組成比よりも低いＡｌ組成比を有する低Ａｌ組成層を形成する工程と、
    前記低Ａｌ組成層の上に、Ｓｉ、Ｍｇ及びＢのいずれかを含む窒化物を含み０．２原子層以上３ナノメートル以下の厚さの中間部を形成する工程と、
    前記中間部の上に、前記第２温度よりも高い温度で、前記低Ａｌ組成層のＧａ組成比よりも高いＧａ組成比を有する第２高Ｇａ組成層を形成する工程と、
    を備え、
    前記第２高Ｇａ組成層は、前記第１高Ｇａ組成層の引っ張り歪みよりも大きい引っ張り歪み及び前記第１高Ｇａ組成層の圧縮歪みよりも小さい圧縮歪みのいずれかを有する窒化物半導体層の製造方法。
JP2012208567A 2012-09-21 2012-09-21 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 Expired - Fee Related JP5425284B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012208567A JP5425284B1 (ja) 2012-09-21 2012-09-21 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
US13/868,275 US9202873B2 (en) 2012-09-21 2013-04-23 Semiconductor wafer for semiconductor device having a multilayer
CN201310206392.2A CN103681794A (zh) 2012-09-21 2013-05-29 半导体晶片、半导体器件和用于制造氮化物半导体层的方法
US14/921,412 US10008571B2 (en) 2012-09-21 2015-10-23 Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US15/983,450 US20180308940A1 (en) 2012-09-21 2018-05-18 Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208567A JP5425284B1 (ja) 2012-09-21 2012-09-21 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013153000A Division JP2014063988A (ja) 2013-07-23 2013-07-23 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法

Publications (2)

Publication Number Publication Date
JP5425284B1 true JP5425284B1 (ja) 2014-02-26
JP2014063903A JP2014063903A (ja) 2014-04-10

Family

ID=50287301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208567A Expired - Fee Related JP5425284B1 (ja) 2012-09-21 2012-09-21 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法

Country Status (3)

Country Link
US (3) US9202873B2 (ja)
JP (1) JP5425284B1 (ja)
CN (1) CN103681794A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
JP6270536B2 (ja) 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6302254B2 (ja) 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP6430317B2 (ja) * 2014-08-25 2018-11-28 株式会社東芝 半導体発光素子及びその製造方法
KR102416010B1 (ko) * 2015-03-31 2022-07-05 서울바이오시스 주식회사 자외선 발광 소자
WO2017069087A1 (ja) 2015-10-21 2017-04-27 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
CN110603650B (zh) * 2017-04-24 2022-07-08 苏州晶湛半导体有限公司 一种半导体结构和制备半导体结构的方法
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
CN112930605B (zh) 2018-09-07 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制备方法
CN110095449B (zh) * 2019-04-26 2022-03-15 中国航发北京航空材料研究院 一种金属基复合材料中界面力学行为的分析方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151415A (ja) 2000-11-10 2002-05-24 Toshiba Corp 窒化物系半導体素子、窒化物系半導体基板、及びそれらの製造方法
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP5287406B2 (ja) * 2009-03-24 2013-09-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
KR101358633B1 (ko) * 2009-11-04 2014-02-04 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 에피택셜 적층 기판
JP5552923B2 (ja) 2010-06-30 2014-07-16 住友電気工業株式会社 半導体装置およびその製造方法
JP5660373B2 (ja) 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
US8748919B2 (en) * 2011-04-28 2014-06-10 Palo Alto Research Center Incorporated Ultraviolet light emitting device incorporating optically absorbing layers
JP5023230B1 (ja) 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5127978B1 (ja) 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5117609B1 (ja) 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5175967B1 (ja) 2011-10-11 2013-04-03 株式会社東芝 半導体発光素子及び半導体ウェーハ
JP5319810B2 (ja) 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ

Also Published As

Publication number Publication date
US20140084338A1 (en) 2014-03-27
US20160043183A1 (en) 2016-02-11
CN103681794A (zh) 2014-03-26
US20180308940A1 (en) 2018-10-25
JP2014063903A (ja) 2014-04-10
US10008571B2 (en) 2018-06-26
US9202873B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
JP5425284B1 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5228122B1 (ja) 窒化物半導体素子及び窒化物半導体ウェーハ
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5319810B2 (ja) 窒化物半導体層の製造方法
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6270536B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5362085B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5421442B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6302254B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
US20130260541A1 (en) METHOD FOR PRODUCING Ga-CONTAINING GROUP III NITRIDE SEMICONDUCTOR
JP2014239149A (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5925708B2 (ja) 窒化物半導体素子及びウェーハ
JP5996489B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5892971B2 (ja) 窒化物半導体層の製造方法
JP5833202B2 (ja) 窒化物半導体素子及びウェーハ
JP6503049B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2014068018A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5996499B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2013084913A (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131126

R151 Written notification of patent or utility model registration

Ref document number: 5425284

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees