CN103681794A - 半导体晶片、半导体器件和用于制造氮化物半导体层的方法 - Google Patents

半导体晶片、半导体器件和用于制造氮化物半导体层的方法 Download PDF

Info

Publication number
CN103681794A
CN103681794A CN201310206392.2A CN201310206392A CN103681794A CN 103681794 A CN103681794 A CN 103681794A CN 201310206392 A CN201310206392 A CN 201310206392A CN 103681794 A CN103681794 A CN 103681794A
Authority
CN
China
Prior art keywords
component layer
component
layer
nitride
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310206392.2A
Other languages
English (en)
Inventor
原田佳幸
彦坂年辉
吉田学史
洪洪
杉山直治
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103681794A publication Critical patent/CN103681794A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体晶片、半导体器件和用于制造氮化物半导体层的方法。根据一个实施例，一种半导体晶片包括衬底、AlN缓冲层、基础层、第一高Ga成分层、高Al成分层、低Al成分层、中间单元和第二高Ga成分层。所述第一层在所述基础层上提供。所述高Al成分层在所述第一层上提供。所述低Al成分层在所述高Al成分层上提供。所述中间单元在所述低Al成分层上提供。所述第二层在所述中间单元上提供。所述第一层具有第一拉伸应变以及所述第二层具有大于所述第一拉伸应变的第二拉伸应变。备选地，所述第一层具有第一压缩应变，所述第二层具有小于所述第一压缩应变的第二压缩应变。

Description

半导体晶片、半导体器件和用于制造氮化物半导体层的方法
相关申请的交叉引用
本申请基于并主张2012年9月21日提交的第2012-208567号先前日本专利申请的优先权益；此日本专利申请的所有内容在此引入作为参考。
技术领域
在此描述的实施例一般地涉及半导体晶片、半导体器件和用于制造氮化物半导体层的方法。
背景技术
当在由氮化物半导体层和不同于氮化物半导体的材料构成的衬底上形成部件时，因为晶格常数和热膨胀系数不同，很容易在氮化物半导体层中出现诸如位错之类的缺陷。当形成氮化物半导体层时，需要制造具有低位错密度的高质量晶体的技术。
发明内容
根据一个实施例，一种半导体晶片包括衬底、AlN缓冲层、基础层、第一高Ga成分层、高Al成分层、低Al成分层、中间单元和第二高Ga成分层。衬底具有主表面。AlN的AlN缓冲层在主表面上提供。基础层在AlN缓冲层上提供，并包括包含Al和Ga的氮化物半导体。第一高Ga成分层在基础层上提供，并包括包含Ga的氮化物半导体。高Al成分层在第一高Ga成分层上提供，并包括包含Al的氮化物半导体。高Al成分层的Ga成分比率低于第一高Ga成分层的Ga成分比率。低Al成分层在高Al成分层上提供，并包括包含Al和Ga的氮化物半导体。低Al成分层的Ga成分比率低于第一高Ga成分层的Ga成分比率。低Al成分层的Al成分比率低于高Al成分层的Al成分比率。中间单元在低Al成分层上提供。中间单元中从Si、Mg和B中选择的一种的杂质的浓度高于高Al成分层的该杂质的浓度和低Al成分层的该杂质的浓度。第二高Ga成分层在中间单元上提供，并包括包含Ga的氮化物半导体。第二高Ga成分层的Ga成分比率高于低Al成分层的Ga成分比率。第一高Ga成分层具有第一拉伸应变，第二高Ga成分层具有大于第一拉伸应变的第二拉伸应变。备选地，第一高Ga成分层具有第一压缩应变，以及第二高Ga成分层具有小于第一压缩应变的第二压缩应变。
附图说明
图1A和图1B是示出根据第一实施例的半导体晶片的示意图；
图2示出了根据第一实施例的半导体晶片；
图3A、图3B和图3C示出了根据第一实施例的半导体晶片；
图4至图6是示出半导体晶片的特性的图；
图7是示出半导体晶片的特性的图；
图8A、图8B和图8C是示出根据参考实例的半导体晶片的图；
图9是示出根据第二实施例的用于制造氮化物半导体层的方法的流程图；
图10是示出第二实施例的生长温度的图；
图11是示出根据第三实施例的半导体晶片的示意图；以及
图12是示出根据第四实施例的半导体晶片的示意图。
具体实施方式
下面将参考附图描述各种实施例。
附图是示意性的或概念性的；并且各部分的厚度和宽度之间的关系、各部分之间的尺寸比例等不一定与其实际值相同。进一步，即使对于相同的部分，尺寸和/或比例也可以在附图之间以不同地示出。
在本申请的附图和说明书中，与上面针对附图描述的那些部件类似的部件以相同的参考标号标记，并且适当地省略详细描述。
第一实施例
图1A和图1B是示出根据第一实施例的半导体晶片的示意图。
图1A是示出实施例的半导体晶片110的示意性横截面图。图1B是示出半导体晶片110的Al成分比率（CAl）的图。
如图1A和图1B所示，根据实施例的半导体晶片110包括衬底10、AlN缓冲层22、基础层24、第一高Ga成分层30、高Al成分层42、低Al成分层44、中间单元50和第二高Ga成分层60。
在此，采取与衬底10的第一表面10a垂直的轴作为Z轴。采取与所述Z轴垂直的一个轴作为X轴方向。采取与所述Z轴和所述X轴垂直的方向作为Y轴。在本申请的说明书中，“层叠”不仅包括被覆盖以便相互接触的情况，而且还包括被插入其间的另一个层覆盖的情况。此外，“在...上提供”不仅包括以直接接触的方式被提供的情况，而且还包括具有插入其间的另一个层的情况。“内部平面取向”是XY平面取向。
衬底10的热膨胀系数小于氮化物半导体的热膨胀系数。
衬底10例如为从以下各项中选择的一种：硅（Si）衬底、碳化硅（SiC）衬底、氧化锌（ZnO）衬底、磷化镓（GaP）衬底和磷化铟（InP）衬底。衬底10的热膨胀系数可以等于或大于氮化物半导体的热膨胀系数。例如，衬底10可以是蓝宝石、砷化镓（GaAs）。
衬底10例如可以包括Si衬底。衬底10例如为Si（111）衬底。但是，在实施例中，衬底10例如可以包括Si衬底。衬底10例如为Si（111）衬底。但是，在实施例中，衬底10的平面取向可能不是（111）平面，例如可能是由（11n）（n是整数）表示的平面取向或者（100）平面。使用（110）平面的衬底10很有利，因为例如硅衬底和氮化物半导体层之间的晶格失配降低。
可以使用包括氧化物层的衬底作为衬底10。例如，可以使用SOI（绝缘体上硅）衬底作为衬底10。
在下面，氮化物半导体的c轴基本与层叠方向（Z轴）平行。氮化物半导体的a轴基本与Z轴垂直。
AlN缓冲层22在衬底10的第一表面10a上提供。AlN缓冲层22是用于氮化物半导体的晶体生长的成核层。例如，AlN缓冲层22的相对于III族元素的Al成分比率是1。AlN缓冲层22例如可以包括氮化铝（AlN）。
在AlN和硅之间不会轻易地发生化学反应。通过提供包括与衬底10接触的AlN的AlN缓冲层22，抑制由于硅和镓之间的反应等而发生的回熔蚀刻。
AlN缓冲层22的厚度例如有利地不小于20nm（纳米）且不大于400nm，例如大约100nm。
基础层24在AlN缓冲层22上提供。基础层24包括包含Al和Ga的氮化物半导体。基础层24的相对于III族元素的Al成分比率例如有利地不小于0.1且不大于0.9。更有利地不小于0.2且不大于0.6。Al成分比率是Al元素原子数与III族元素原子数的比率。基础层24的厚度例如有利地不小于100nm且不大于500nm，例如大约250nm。
衬底10侧上的基础层24的Al成分比率可能高于基础层24上侧（下面描述的第一高Ga成分层30侧）上的Al成分比率。例如，基础层24可以包括多个层。例如，基础层24包括在AlN缓冲层22上提供的第一层、在所述第一层上提供的第二层以及在第二层上提供的第三层。在这种情况下，所述第一层的Al成分比率高于第三层的Al成分比率。
回熔蚀刻的抑制效应由于基础层24而增加。在基础层24的内部形成压缩应力；并且在晶体生长之后的冷却过程中，由于氮化物半导体和衬底10之间的热膨胀系数差异而出现的拉伸应力将减小。
在层叠多个成分相互不同的氮化物半导体层的情况下，形成层叠在顶上的氮化物半导体层（例如，基础层24），以便匹配沿着第一轴的晶格间距（晶格长度），所述第一轴与在下面形成的氮化物半导体层（例如，AlN缓冲层22）的第一表面10a平行。因此，沿着氮化物半导体层的第一轴的实际晶格间距不同于沿着第一轴的未应变晶格间距（晶格常数）。
在此，将晶格常数视为沿着氮化物半导体的第一轴的未应变晶格间距。将晶格间距视为沿着形成的氮化物半导体层的实际晶格的第一轴的长度。晶格常数例如为物理属性常数。晶格间距例如为包括在形成的氮化物半导体器件中的氮化物半导体层的实际晶格的长度。晶格间距例如通过X射线衍射测量来确定。
第一高Ga成分层30在基础层24上提供。第一高Ga成分层30包括氮化物半导体。第一高Ga成分层30的相对于III族元素的Al成分比率例如不大于0.01。第一高Ga成分层30例如可以包括氮化镓（GaN）。
第一高Ga成分层30的厚度例如不小于100纳米且不大于5微米。
高Al成分层42在第一高Ga成分层30上提供。高Al成分层42包括氮化物半导体。高Al成分层42的Ga成分比率低于第一高Ga成分层30的Ga成分比率。例如，高Al成分层42的相对于III族元素的Ga成分比率不大于0.01。高Al成分层42包括Alx1Ga1-x1N（0<x1≤1）。例如，高Al成分层42包括AlN。
高Al成分层42的厚度不小于2nm且不大于50nm。
低Al成分层44在高Al成分层42上提供。低Al成分层44包括氮化物半导体。低Al成分层44的Ga成分比率低于所述第一高Ga成分层的Ga成分比率。低Al成分层44的Al成分比率低于高Al成分层42的Al成分比率。低Al成分层44可以包括In。
低Al成分层44可以包括Aly1Ga1-y1N（0<y1<1并且y1<x1）。低Al成分层44的相对于III族元素的Al成分比率不小于0.2且不大于0.9。低Al成分层44的厚度不小于10nm且不大于50nm。
高Al成分层42和低Al成分层44中不掺杂诸如受主或施主之类的杂质。高Al成分层42和低Al成分层44的杂质浓度不大于1×1018cm-3。因此，低Al成分层44的应变不受杂质的影响。
现在将描述中间单元50。
图2示出了根据第一实施例的半导体晶片。
图2示出了半导体晶片110的横截面SEM（扫描电子显微镜）图。
如图2所示，中间单元50在低Al成分层44上提供。中间单元50中从Si、Mg和B中选择的一种的杂质浓度高于高Al成分层42和低Al成分层44的杂质浓度。中间单元50包括从SiN、MgN和BN中选择的一种。在中间单元50由这些材料组成的情况下，氮化物半导体不会直接在中间单元50上外延生长。
中间单元50的厚度例如薄于高Al成分层42的厚度。在该横截面SEM图中，观察到中间单元50是一个薄于高Al成分层42和低Al成分层44的层。
中间单元50的厚度例如对应于不小于0.2原子层且不大于3nm。中间单元50从上面基本上部分覆盖第一高Ga成分层30。尽管无法严格测量中间单元50的厚度，但通过中间单元50的形成条件和形成时间来调整中间单元50的厚度。例如，可以通过SIMS测量的Si浓度分布，估计中间单元50的厚度。当中间单元50的厚度不小于0.2原子层且不大于3nm时，第二高Ga成分层60基于中间单元50之下的层的结晶度而外延生长。此外，下面描述的第二高Ga成分层60的位错密度将降低。
图3A、图3B和图3C示出了根据第一实施例的半导体晶片。
图3A是下面描述的第二高Ga成分层60的生长阶段的横截面SEM图。
图3B是下面描述的第二高Ga成分层60的生长阶段的透视SEM图。
图3C是第二高Ga成分层60的生长阶段的示意性横截面图。在该图中，箭头示出第二高Ga成分层60的生长方向。
如图3A和图3B所示，下面描述的第二高Ga成分层60在中间单元50上以岛配置生长。第二高Ga成分层60由于岛状部60a的生长而生长。
从图3A和图3B中，例如按如下方式提供中间单元50。
如图3C所示，例如不连续地提供中间单元50。中间单元50具有多个开口50a，其中暴露高Al成分层42。例如以岛配置提供中间单元50。
认为第二高Ga成分层60通过中间单元50的开口50a以岛配置生长。因此，在生长期间施加到第二高Ga成分层60的压缩应变将减小，即使第二高Ga成分层60在低Al成分层44上生长，而低Al成分层44具有小于GaN的晶格间距的晶格间距。因此，第二高Ga成分层60具有拉伸应变或小的压缩应变。
现在将描述第二高Ga成分层60。
第二高Ga成分层60在中间单元50上提供。第二Ga成分层60包括氮化物半导体。第二高Ga成分层60的Ga成分比率高于低Al成分层44的Ga成分比率。第二高Ga成分层60的相对于III族元素的Al成分比率例如不大于0.01。第二高Ga成分层60例如可以包括氮化镓（GaN）。
第二高Ga成分层60的厚度例如不小于100纳米且不大于5微米。
第二高Ga成分层60的拉伸应变大于第一高Ga成分层30的拉伸应变。备选地，第二高Ga成分层60的压缩应变小于第一高Ga成分层30的压缩应变。备选地，第二高Ga成分层60具有拉伸应变，第一高Ga成分层30具有压缩应变。因此，第二高Ga成分层60的位错密度将降低。
在实施例中，如果半导体晶片110具有上述配置，则第二高Ga成分层60的位错密度不大于2×109/cm2。下面描述了位错密度的一个实例。
现在将描述半导体晶片110的晶体畸变。
半导体晶片110的晶体畸变例如通过下面描述的拉曼光谱确定。
图4是示出半导体晶片的特性的图。
图4示出了半导体晶片110的拉曼光谱结果。在该图中，示出了对应于GaN的拉曼光谱。
图4的水平轴是拉曼位移RS（波数（cm-1））。图4的垂直轴是拉曼散射的强度Ir（任意单位）。
如图4所示，当未向GaN施加应力时（当GaN未应变时），GaN的拉曼位移RS的峰值波数PK为568cm-1。例如，半导体晶片110的第一高Ga成分层30的拉曼位移RS的峰值波数PK为567.6cm-1。与未施加应力时的GaN的拉曼位移RS的峰值波数PK相比，第一高Ga成分层30的拉曼位移RS的峰频波数PK稍微移向低波数侧。第一高Ga成分层30在内部平面方向具有轻微压缩应变。
例如，对于半导体晶片110的第二高Ga成分层60，强度Ir具有峰值时的拉曼位移RS为565.9cm-1。与未施加应力时的GaN的拉曼位移RS的峰值波数PK相比，第二高Ga成分层60的拉曼位移RS的峰值波数明显移向低波数侧。第二高Ga成分层60在内部平面方向具有拉伸应变。第二高Ga成分层60朝向低波数侧的位移量大于第一高Ga成分层30的位移量。如上所述，第二高Ga成分层60的拉伸应变大于第一高Ga成分层30的拉伸应变。
例如，也通过下面描述的X射线衍射测量，确定半导体晶片110的晶体畸变。
图5是示出半导体晶片的特性的图。
图5是X射线衍射测量的（11-24）平面的倒易晶格映射图的实例。
图5的水平轴是与层叠方向垂直的方向的（11-20）平面的晶格间距的倒数Qx。Qx是与a轴的晶格间距的倒数成比例的值。
图5的垂直轴是与层叠方向平行的方向的（0004）平面的晶格平面间距的倒数Qz。Qz是与c轴的晶格间距的倒数成比例的值。
为了提高测量值的准确性，例如可以通过根据拉曼光谱获得GaN层应变，校正测量的峰值位置。例如，可以通过根据生长期间晶片的翘曲变化计算AlN缓冲层应变，校正测量的峰值位置。
图5示出了未应变GaN的（11-24）平面的衍射峰值Pg和未应变AlN的（11-24）的衍射峰值Pa。根据维加德定律，连接这些点的虚线Lag示出了对应于未应变AlGaN的Al成分比率的倒易晶格间距的特性。
在此，在晶体峰值位于虚线Lag下方的情况下，晶体具有压缩应变。另一方面，在晶体峰值位于虚线上方的情况下，晶体具有拉伸应变。
图5示出了AlN缓冲层22的衍射峰值P22、第一高Ga成分层30的（11-24）平面的衍射峰值P30、高Al成分层42的（11-24）平面的衍射峰值P42、低Al成分层44的（11-24）平面的衍射峰值P44以及第二高Ga成分层60的（11-24）平面的衍射峰值P60。
例如，衍射峰值P30与衍射峰值Pg基本上在相同位置。因此，第一高Ga成分层30在整个层中平均几乎没有压缩应变。在这种情况下，将抑制在晶体生长之后的冷却过程中，由于第一高Ga成分层30和衬底10之间的热膨胀系数不同而出现的拉伸应变。因此，将抑制发生开裂。
例如，衍射峰值P60在虚线Lag的上侧。因此，第二高Ga成分层60具有拉伸应变。衍射峰值P60的Qx低于衍射峰值P30的Qx。因此，第二高Ga成分层60的拉伸应变大于第一高Ga成分层30的拉伸应变。
例如，衍射峰值P42在虚线Lag的上侧。因此，高Al成分层42具有拉伸应变。
例如，在图5中，衍射峰值Pa和衍射峰值P42之间的Qx差异大于衍射峰值Pg和衍射峰值P60之间的Qx差异。高Al成分层42的拉伸应变大于第一高Ga成分层30的拉伸应变和第二高Ga成分层60的拉伸应变。
例如，衍射峰值P44位于虚线Lag之上。低Al成分层44的拉伸应变小于高Al成分层42的拉伸应变。衍射峰值P42的Qx值接近于衍射峰值P44的Qx值。例如，低Al成分层44未应变。
图6是示出半导体晶片的特性的图。
图6示出了低Al成分层的Al成分通常为0.4至0.6的晶片。
图6的水平轴是高Al成分层42的晶格间距和与高Al成分层42具有相同成分的氮化物半导体的未应变晶格间距之间的差与未应变晶格间距的比例S（在下面，称为拉伸应变的S）（%）。
图6的垂直轴是刃位错的密度Dm（在下面，称为位错密度Dm）（cm-2）。根据通过X射线衍射摇摆曲线测量获取的X射线衍射光谱的半高宽度，计算位错密度Dm。
如图6所示，位错密度Dm随着拉伸应变的比例S而向下延伸。从此结果得到，高Al成分层42的拉伸应变和第二高Ga成分层60的拉伸应变之间的差与高Al成分层42的拉伸应变的比例S有利地不小于0.6%且不大于1.4%。通过使比例S在上述范围内，位错密度Dm将降低。与此相反，第一高Ga成分层30和第二高Ga成分层60的拉伸应变最多约为0.3%。如果第一高Ga成分层30和第二高Ga成分层60的拉伸应变为0.3%或更高，则开裂密度增加，而实用性降低。通过这种方式，高Al成分层42的拉伸应变大于第一高Ga成分层30的拉伸应变和第二高Ga成分层60的拉伸应变。
图7是示出半导体晶片的特性的图。图7示出了高Al成分层42的拉伸应变的比例S通常为0.9至1.2%的晶片。
图7的水平轴是低Al成分层44（Aly1Ga1-y1N）的Al成分y1。图7的垂直轴是密度Dm（cm-2）。根据通过X射线衍射摇摆曲线测量获取的X射线衍射光谱的半高宽度，计算位错密度Dm。
如图7所示，位错密度Dm随着低Al成分层44的Al成分y1而向下延伸。从此结果中，低Al成分层44的Al成分有利地不小于0.2且不大于0.8，此外更有利地不小于0.2且不大于0.7。通过使低Al成分层44的Al成分在上述范围内，位错密度Dm将降低。
接下来，现在将比较参考实例，描述根据第一实施例的半导体晶片110的特性。
图8A、图8B和图8C是示出根据参考实例的半导体晶片的图。
图8A是示出第一参考实例的半导体晶片191的视图。
图8B是示出第二参考实例的半导体晶片192的视图。
图8C是示出第三参考实例的半导体晶片193的视图。
如图8A所示，第一参考实例的半导体晶片191与半导体晶片110的区别在于不包括中间单元50、高Al成分层42和低Al成分层44。在第一参考实例中，第二高Ga成分层60与第一高Ga成分层30接触。
如图8B所示，第二参考实例的半导体晶片192与半导体晶片110的区别在于不包括高Al成分层42和低Al成分层44。在第二参考实例中，中间单元50与第一高Ga成分层30接触。
如图8C所示，第三参考实例的半导体晶片193与半导体晶片110的区别在于不包括低Al成分层44。在第三参考实例中，中间单元50与高Al成分层42接触。
在此，将第一至第三参考实例的半导体晶片191至193的刃位错密度与通过下面的条件制造的半导体晶片110进行比较。
制造半导体晶片110的条件在下面进行描述。
使用具有（111）平面的Si衬底作为衬底10。
AlN缓冲层22包括AlN。AlN缓冲层22的厚度为120nm。
基础层24包括Al0.5Ga0.5N的第一层、Al0.3Ga0.7N的第二层以及Al0.15Ga0.85N的第三层。整个基础层24的厚度例如为550nm。
第一高Ga成分层30包括GaN。第一高Ga成分层30的厚度为400nm。
高Al成分层42包括AlN。高Al成分层42的厚度为12nm。
低Al成分层44包括Al0.5Ga0.5N。低Al成分层44的厚度为25nm。
中间单元50是包括Si的层。中间单元50可以包括SiN。中间单元50的厚度例如为可考虑的0.2原子层至3nm。
第二高Ga成分层60包括GaN。第二高Ga成分层60的厚度为2微米（μm）。
除了上述不同点之外，第一至第三参考实例的半导体晶片191至193的配置类似于半导体晶片110的配置。
下面介绍根据通过X射线衍射摇摆曲线测量获取的X射线衍射光谱的半高宽度计算出的第一至第三参考实例的半导体晶片191至193以及通过上述条件制造的半导体晶片110的刃位错密度。
第一参考实例的半导体晶片191的刃位错密度为7.5×109cm-2。
第二参考实例的半导体晶片192的刃位错密度为1.5×109cm-2。
第三参考实例的半导体晶片193的刃位错密度为1.5×109cm-2。
相反地，半导体晶片110的刃位错密度为4.7×108cm-2。因此，在该实施例的半导体晶片110中，刃位错密度低。
在第一参考实例中，在第一高Ga成分层30中出现的刃位错传播到第二Ga成分层60。因此，第一参考实例中的刃位错密度高。
在第二参考实例中，在第一高Ga成分层30中出现的刃位错被中间单元50遮蔽。因此，第二参考实例的刃位错密度低于第一参考实例的刃位错密度。
同样在第三参考实例中，刃位错密度低于第一参考实例的刃位错密度。
相反地，发明人发现，具有下面所述的配置的半导体晶片110的刃位错密度明显降低。
在第一实施例的半导体晶片110中，低Al成分层44在高Al成分层42上提供。第二高Ga成分层60的拉伸应变大于第一高Ga成分层30的拉伸应变。因此，在半导体晶片110中，刃位错密度明显低于第一至第三参考实例的半导体晶片191至193的刃位错密度。
在第一实施例中，第二高Ga成分层60作为隔离的岛状晶体在低Al成分层44和中间单元50上生长。通过完成作为一个连续层的第二高Ga成分层60的生长，多个岛状晶体相互结合。在这种生长的情况下，在生长第二高Ga成分层60期间施加的压缩应变减小并且位错密度明显降低。在生长之后，由于与衬底的热膨胀系数存在差别，第二高Ga成分层60具有更大的拉伸应变。
高Al成分层42在生长期间不能完全弛豫并接收不小于0.6%且不大于1.4%的拉伸应变。为此，高Al成分层42与高Al成分层42之下接触的层（例如，第一高Ga成分层30）之间的晶格失配因数降低。因此，从高Al成分层42与第一高Ga成分层30之间的界面开始，在高Al成分层42中出现并从高Al成分层42传播到上层的位错变小。
此外，如果具有不小于0.2且不大于0.8的Al成分比率的低Al成分层在具有接收的不小于0.6%且不大于1.4%的拉伸应变的高Al成分层42上生长，则在生长期间施加的应变减小，并获取平坦的低Al成分层44。这样使得第二高Ga成分层60很容易作为隔离的岛状晶体在低Al成分层44和中间单元50上生长，并且使得位错很难从下面传播到第二高Ga成分层60。
在第三参考实例中，由于不包括低Al成分层44，因此中间单元50在具有差平坦度的高Al成分层42上生长。可以认为这造成了屏蔽中间单元50中的位错的劣化的效果。在具有差平坦度的高Al成分层42上和形成于高Al成分层42上的中间单元50上生长的第二高Ga成分层60很难成为岛状晶体，并且易于平坦化。这不会降低位错密度并且很容易施加压缩应变。
在第二参考实例中，不包括低Al成分层44和高Al成分层42。为此，第二高Ga成分层60很难成为岛状晶体，并且易于平坦化。为此可以认为充当中间单元50的基础层的层是第一高Ga成分层30，并且第二高Ga成分层60的晶格间距与第一高Ga成分层30的晶格间距之间的差异是小的。因此，很难降低位错密度。
一般而言，在实施例中，插入到高Ga成分层中被称为高Al成分层42的含Al层主要用于抑制开裂。也就是说，它用于将压缩应变施加到该含Al层之上的高Ga成分层。为此，在高Ga成分层中，含Al层下侧上的拉伸应变大于含Al层上侧上的拉伸应变。
但是，在实施例中，第二高Ga成分层60作为岛状晶体层在高Al成分层42、低Al成分层44和中间单元50上生长。因此，位错密度明显降低。在实施例中，第二高Ga成分层60上的拉伸应变变得大于第一Ga成分层30上的拉伸应变。
此外，一般而言，对应于高Al成分层42的层被称为“中间层”，已经公开，高Al成分层42基本被弛豫。但是，实施例中的高Al成分层42具有较大的拉伸应变。可以认为这导致形成具有平坦度的低Al成分层44，使得第二高Ga成分层60很容易作为岛状晶体生长，并且明显降低位错密度。
另一方面，在实施例中，由于第二高Ga成分层60具有拉伸应变，因此倾向于可能发生开裂。可通过增加第一高Ga成分层30和基础层24的压缩应变来抑制开裂发生。虽然依赖于压缩应变强度，可通过将第一高Ga成分层30的厚度与基础层24的厚度之和设定为大于第二高Ga成分层60的厚度，以及将生长之后的衬底的翘曲设定为大体平坦来抑制开裂发生。为此，第二高Ga成分层60的拉伸应变变得大于第一高Ga成分层30的拉伸应变。
第二实施例
图9是示出根据第二实施例的用于制造氮化物半导体层的方法的流程图。
图10是示出第二实施例的生长温度的图。在该图中，加热过程和冷却过程未示出。
如图9所示，根据第二实施例的用于制造氮化物半导体层的方法包括形成AlN缓冲层（步骤S101），形成基础层（步骤S102）、形成第一高Ga成分层（步骤S103）、形成高Al成分层（步骤S104）、形成低Al成分层（步骤S105）、形成中间单元（步骤S106），以及形成第二高Ga成分层（步骤S107）。在此，氮化物半导体层至少包括第二高Ga成分层60。现在将描述详细说明。
首先，如图10所示，在时间t1至时间t2之间执行AlN缓冲层的形成（步骤S101）。AlN缓冲层22在第一温度Tg1下在衬底10上形成。第一温度Tg1例如不小于500°C且不大于1000°C。例如，第一温度Tg1为600°C。
然后，在时间t2至时间t3之间执行基础层的形成（步骤S102）。包括包含Al和Ga的氮化物半导体的基础层24在第二生长温度Tg2下在AlN缓冲层22上形成。第二生长温度Tg2不小于500°C且不大于1200°C。例如，第二生长温度Tg2为1050°C。基础层24的Al成分比率例如有利地不小于0.1且不大于0.9，更有利地不小于0.2且不大于0.6。基础层24例如包括Al0.5Ga0.5N的第一层、Al0.3Ga0.7N的第二层以及Al0.15Ga0.85N的第三层。整个基础层24的厚度例如为550nm。
接着，在时间t3至时间t4之间执行第一高Ga成分层的形成（步骤S103）。包括氮化物半导体的第一高Ga成分层30在基础层24上形成。例如，第一高Ga成分层30为GaN。
作为第一高Ga成分层30的生长温度的第三生长温度Tg3（第一温度）例如有利地不小于1000°C且不大于1200°C，例如，约为1130°C。
第一高Ga成分层30的a轴的晶格间距小是有利的，因为当第一高Ga成分层30的a轴的晶格间距减小时，施加到第一高Ga成分层30的压缩应变增加。
第一高Ga成分层30的a轴的晶格间距例如根据氨分压变化。例如，第一高Ga成分层30的a轴的晶格间距随着氨分压增加而减小。氨分压例如有利地不小于0.2且不大于0.5。
第一高Ga成分层30的a轴的晶格间距例如根据V族原子的源材料气体与III族原子的源材料气体的比率（V/III比率）变化。例如，第一高Ga成分层30的a轴的晶格间距随着V/III比率增加而减小。V/III比率例如有利地不小于4000且不大于15000。
然后，在时间t4至时间t5之间执行高Al成分层的形成（步骤S104）。包括氮化物半导体的高Al成分层42在第一高Ga成分层30上形成。高Al成分层42的Ga成分比率低于第一高Ga成分层30的Ga成分比率。
作为高Al成分层42的生长温度的第四生长温度（第二温度）低于第三生长温度Tg3。
第四生长温度Tg4例如不小于500°C且不大于1100°C，更有利地约为800°C。
当第四生长温度Tg4低于500°C时，很容易引入杂质。而且还会生长立方晶体AlGaN等；从而大量发生不希望的晶体位错。然后，高Al成分层42的晶体质量不希望地过度劣化。当生长温度Tg4高于1100°C时，高Al成分层42中可能发生不希望的开裂。
高Al成分层42的拉伸应变有利地大于第一高Ga成分层30的拉伸应变和第二高Ga成分层60的拉伸应变。例如，高Al成分层42有利地通过下面所述的条件形成。
例如，氨分压有利地不小于0.01且不大于0.2，更有利地不小于0.02且不大于0.15。
例如，V/III比率有利地不小于1000且不大于40000，更有利地不小于2000且不大于20000。通过这些条件生长具有拉伸应变的高Al成分层42。这通过生长期间衬底的翘曲监视器来确认。在生长之后，由于与衬底的热膨胀系数存在差异，因此进一步施加拉伸应变。在室温上观察到的拉伸应变为以无应变状态为基准的不小于0.6%且不大于1.4%。
然后，在时间t5至时间t6之间执行低Al成分层的形成（步骤S105）。包括氮化物半导体的低Al成分层44在高Al成分层42上形成。低Al成分层44的Ga成分比率低于第一高Ga成分层30的Ga成分比率。低Al成分层44的Al成分比率低于高Al成分层42的Al成分比率。
作为低Al成分层44的生长温度的第五生长温度Tg5是高于第四温度Tg4的温度。第五生长温度Tg5例如有利地不小于800°C且不大于1200°C，例如，约为1130°C。
形成低Al成分层44以具有不小于0.2且不大于0.8的Al成分。因此，低Al成分层44在高Al成分层42上生长，具有与高Al成分层42相同或相近的晶格间距。例如，低Al成分层44在无应变或低应变状态下生长，从而获取低Al成分层44的平坦表面。
然后，在时间t6至时间t7之间执行中间单元的形成（步骤S106）。中间单元50在低Al成分层44上形成。中间单元50的从Si、Mg和B中选择的一种的杂质的浓度高于高Al成分层42和低Al成分层44。中间单元50包括从SiN、MgN和BN中选择的一种。
作为中间单元50的生长温度的第六生长温度Tg6不小于500°C且不大于1200°C。例如，第六生长温度Tg6为1000°C。
中间单元50的厚度例如对应于不小于0.2原子层且不大于3nm。例如，中间单元50的厚度通过控制Si源材料气体的流量或薄膜形成时间来控制。
中间单元50例如通过执行步骤S101至步骤S105的相同装置形成。因此，中间单元50仅通过变换所引入的气体来形成。
然后，在时间t7至时间t8之间执行第二高Ga成分层的形成（步骤S107）。包括氮化物半导体的第二高Ga成分层60在中间单元50上形成。第二高Ga成分层60的Ga成分比率高于低Al成分层44的Ga成分比率。第二高Ga成分层60例如为GaN。
作为第二高Ga成分层60的生长温度的第七生长温度Tg7高于第一温度Tg4。第二高Ga成分层60的第七生长温度Tg7例如有利地不小于1000°C且不大于1200°C，例如，约为1130°C。
如图3A和图3B所示，第二高Ga成分层60以岛配置生长。第二高Ga成分层60由于岛状部60a的生长而生长。因此，半导体晶片110中的位错密度明显降低。
在生长期间，第二高Ga成分层60的压缩应变变得明显小于第一高Ga成分层30的压缩应变。因此，第二高Ga成分层60具有拉伸应变或小的压缩应变。在生长之后，第二高Ga成分层60的拉伸应变大于第一高Ga成分层30的拉伸应变。备选地，在生长之后的第二高Ga成分层60的压缩应变小于第一高Ga成分层30的压缩应变。备选地，在生长之后的第二高Ga成分层60具有拉伸应变，而第一高Ga成分层30具有压缩应变。
第二高Ga成分层60的生长条件例如类似于第一高Ga成分层30的生长条件。第二高Ga成分层60通过在低Al成分层44和中间单元50生长而具有上述应变。
通过上述过程，形成半导体晶片110。
第三实施例
图11是示出根据第三实施例的半导体晶片的示意图。
根据第三实施例的半导体晶片120包括衬底10、AlN缓冲层22、基础层24、第一压缩应变存储层301、高Al成分层42、低Al成分层44、中间层50和第二高Ga成分层30。
根据第三实施例的半导体晶片120包括第一压缩应变存储层301，第一实施例中的第一高Ga成分层30被第一压缩应变存储层301替代。第一压缩应变存储层301在基础层24与高Al成分层42之间提供。第一压缩应变存储层301具有这样的结构：例如四层高Ga成分层30a、30b、30c和30d与例如三层高Al成分层40a、40b和40c交替层叠。
高Ga成分层30a在基础层24上提供。高Ga成分层30a包括氮化物半导体。高Ga成分层30a的相对III族元素的Al成分比率不大于0.01。高Ga成分层30a例如包括氮化镓（GaN）。高Ga成分层30a的厚度有利地不小于30nm且不大于2μm，例如为400nm。压缩应变被施加给高Ga成分层30a。压缩应变随着高Ga成分层30a的厚度增加而减小。高Ga成分层30a可在保持压缩应变的范围内增厚。
高Al成分层40a在高Ga成分层30a上提供。高Al成分层40a包括氮化物半导体。高Al成分层40a的Ga成分比率低于高Ga成分层30a的Ga成分比率。例如，高Al成分层40a中的相对于III族元素的Ga成分比率不大于0.01。高Al成分层40a包括Alx1Ga1-x1N（o<x1≤1）。例如，高Al成分层40a包括AlN。高Al成分层40a的厚度不小于2nm且不大于50nm，例如为12nm。
高Ga成分层30b在高Al成分层40a上提供。高Ga成分层30b包括氮化物半导体，可以具有与高Ga成分层30a相同的成分，例如包括GaN。高Ga成分层30b可以具有与高Ga成分层30a相同的厚度，例如400nm。压缩应变像施加给高Ga成分层30a那样施加给高Ga成分层30b。
之后，以同样的方式，高Al成分层40b、高Ga成分层30c、高Al成分层40c和高Ga成分层30d按此顺序层叠。这将压缩应变存储在第一压缩应变存储层301中。在实施例中，高Ga成分层30a、30b、30c和30d的厚度被视为与高Al成分层40a、40b和40c的厚度相同，但是可以在获取压缩应变的范围内变化。
类似于第一实施例，依次提供高Al成分层42、低Al成分层44、中间单元50，以及第二高Ga成分层60。
第二高Ga成分层60的拉伸应变大于高Ga成分层30d的拉伸应变。备选地，第二高Ga成分层60的压缩应变小于高Ga成分层30d的压缩应变。备选地，第二高Ga成分层60具有拉伸应变，以及高Ga成分层30d具有压缩应变。这样降低第二高Ga成分层60中的位错密度。
该实施例的半导体晶片120的刃位错密度为4.8×108cm-2。在该实施例的半导体晶片120中，与半导体晶片110相比，高Al成分层42之下的压缩应变层是厚的。为此，与半导体晶片110相比，开裂出现被抑制的晶片较容易制造。
在实施例中，四层高Ga成分层与三层高Al成分层交替层叠的结构实例被示出作为第一压缩应变存储层301，但是可以层叠不同于上述层数的层。第一压缩应变存储层301可以具有多个高Ga成分层与多个高Al成分层交替层叠的结构。
第四实施例
图12是示出根据第四实施例的半导体晶片的示意图。
根据该实施例的半导体器件130包括诸如半导体发光器件、半导体光接收器件、电子器件等之类的半导体装置。半导体发光器件例如包括发光二极管（LED）、激光二极管（LD）等。半导体光接收器件例如包括光电二极管。电子器件包括例如高电子迁移率晶体管（HEMT）、异质结双极晶体管（HBT）、场效应晶体管（FET）、肖特基势垒二极管（SBD）等。在该实例中，半导体器件130为半导体发光器件。
半导体器件130在第三实施例的半导体晶片120上形成。半导体器件130包括功能层70。
功能层70例如包括n型半导体层72、发光层74以及p型半导体层76。n型半导体层72在半导体晶片120上提供。
发光层74在n型半导体层72上提供。发光层74例如包括多个GaN势垒层以及在势垒层之间提供InGaN（例如，In0.15Ga0.85N）层。发光层740具有MQW（多量子阱）结构或SQW（单量子阱）结构。
p型半导体层76在发光层74上提供。同样，p-电极（未示出）可以在p型半导体层76上提供。n-电极（未示出）可以提供为与n型半导体层72接触。
功能层70的厚度例如有利地不小于1微米（μm）且不大于5μm，例如约为3.5μm。
存在半导体器件130在去除衬底10的状态下使用的情况。另外还存在半导体器件130在例如去除衬底10至第一压缩应变存储层301的层的状态下使用的情况。存在半导体器件130在去除功能层70的一部分的状态下使用的情况。
半导体器件130例如可以用于氮化镓（GaN）HEMT（高电子迁移率晶体管）氮化物半导体器件。在这种情况下，功能层70例如具有不包括杂质的未掺杂Alz1Ga1-z1N（0≤z1≤1）层和未掺杂或n型Alz2Ga1-z2N（0≤z2≤1并且z1<z2）层的层叠结构。
根据第四实施例，半导体器件130的功能层70在半导体晶片120上形成。半导体晶片120的位错密度降低。因此，半导体器件130的操作特性得到提升。在半导体器件130为半导体发光器件的情况下，发光效率增加。在半导体器件130为电子器件的情况下，载流子迁移率或响应速率增加。半导体器件130的功能层70可以在半导体晶片110上形成。
根据上述实施例，可以提供具有低位错密度的半导体晶片和半导体器件，以及制造氮化物半导体层的方法。
在实施例中，例如，可以使用金属有机化学气相沉积（MOCVD）、金属有机气相外延（MOVPE）、分子束外延（MBE）、氢化物气相外延（HVPE）等生长半导体层。
例如，在使用MOCVD或MOVPE的情况下，当形成半导体层时，可使用以下源材料。例如，TMGa（三甲基镓）和TEGa（三乙基镓）可用作Ga的源材料。例如，TMIn（三甲基铟）、TEIn（三乙基铟）等可用作In的源材料。例如，TMAl（三甲基铝）等可用作Al的源材料。例如，NH3（氨）、MMHy（单甲基肼）、DMHy（二甲基肼）等可用作N的源材料。SiH4（甲硅烷）、Si2H6（乙硅烷）等可用作Si的源材料。
在本说明书中，“氮化物半导体”包括化学式BxInyAlzGa1-x-y-zN（0≤x≤1、0≤y≤1、0≤z≤1并且x+y+z≤1）中的所有半导体成分，其中成分比率x、y和z分别在各范围内变化。“氮化物半导体”进一步包括除了上述化学式中的N（氮）之外的其它V族元素、被添加以控制各种性质（例如导电类型等）各种元素以及非故意包括的各种元素。
在本申请的说明书中，“垂直”和“平行”不仅指示严格的垂直和严格的平行，而且例如还包括由于制造过程等因素造成的波动。做到基本垂直以及基本平行便足以。
在上文中，本发明的示例性实施例参考具体实施例进行描述。但是本发明并不限于这些具体实施例。本领域的技术人员可通过使用公知的技术适当地选择特定的部件配置，以类似的方式实践本发明；此类实践包括在本发明的范围中，由此可获取类似的效应。
进一步地，具体实例中的任意两个或多个部件可在技术允许的情况下进行组合并包括在本发明的范围中，由此实现本发明的意图。
此外，到包括本发明的精神的程度的本领域的技术人员根据上面的发明实施例中描述的半导体晶片、半导体器件以及用于制造氮化物半导体层的方法适当地修改设计而实践的所有半导体晶片、半导体器件以及用于制造氮化物半导体层的方法也位于本发明的范围内。
本领域的技术人员可构想位于本发明精神内的各种其它变化和修改，将理解，此类变化和修改也包包含在本发明的范围内。
尽管已经描述了特定的实施例，但是提供这些实施例只是为了举例，并非旨在限制本发明的范围。实际上，可通过各种其它形式实现此处描述的新颖实施例；此外，在不偏离本发明的精神的情况下，可以对此处描述的实施例的形式作出各种删减、替换和更改。所附权利要求及其等同物旨在涵盖这些落在本发明的范围和精神内的形式或修改。

Claims (24)

1.一种半导体晶片，包括：
具有主表面的衬底；
在所述衬底的所述主表面上提供的AlN的AlN缓冲层；
在所述AlN缓冲层上提供的基础层，所述基础层包括包含Al和Ga的氮化物半导体；
在所述基础层上提供的第一高Ga成分层，所述第一高Ga成分层包括包含Ga的氮化物半导体；
在所述第一高Ga成分层上提供的高Al成分层，所述高Al成分层包括包含Al的氮化物半导体，所述高Al成分层的Ga成分比率低于所述第一高Ga成分层的Ga成分比率；
在所述高Al成分层上提供的低Al成分层，所述低Al成分层包括包含Al和Ga的氮化物半导体，所述低Al成分层的Ga成分比率低于所述第一高Ga成分层的所述Ga成分比率，所述低Al成分层的Al成分比率低于所述高Al成分层的Al成分比率；
在所述低Al成分层上提供的中间单元，所述中间单元的从Si、Mg和B中选择的一种的杂质的浓度高于所述高Al成分层的所述杂质的浓度和所述低Al成分层的所述杂质的浓度；以及
在所述中间单元上提供的第二高Ga成分层，所述第二高Ga成分层包括包含Ga的所述氮化物半导体，所述第二高Ga成分层的Ga成分比率高于所述低Al成分层的所述Ga成分比率，
所述第一高Ga成分层具有第一拉伸应变，所述第二高Ga成分层具有大于所述第一拉伸应变的第二拉伸应变，或者
所述第一高Ga成分层具有第一压缩应变，所述第二高Ga成分层具有小于所述第一压缩应变的第二压缩应变。
2.一种半导体晶片，包括：
具有主表面的衬底；
在所述衬底的所述主表面上提供的AlN的AlN缓冲层；
在所述AlN缓冲层上提供的基础层，所述基础层包括包含Al和Ga的氮化物半导体；
在所述基础层上提供的第一高Ga成分层，所述第一高Ga成分层包括包含Ga的氮化物半导体；
在所述第一高Ga成分层上提供的高Al成分层，所述高Al成分层包括包含Al的氮化物半导体，所述高Al成分层的Ga成分比率低于所述第一高Ga成分层的Ga成分比率；
在所述高Al成分层上提供的低Al成分层，所述低Al成分层包括包含Al和Ga的氮化物半导体，所述低Al成分层的Ga成分比率低于所述第一高Ga成分层的所述Ga成分比率，所述低Al成分层的Al成分比率低于所述高Al成分层的Al成分比率；
在所述低Al成分层上提供的中间单元，所述中间单元的从Si、Mg和B中选择的一种的杂质的浓度高于所述高Al成分层的所述杂质的浓度和所述低Al成分层的所述杂质的浓度；以及
在所述中间单元上提供的第二高Ga成分层，所述第二高Ga成分层包括包含Ga的氮化物半导体，所述第二高Ga成分层的Ga成分比率高于所述低Al成分层的所述Ga成分比率，
所述第二高Ga成分层具有压缩应变，并且
所述第二高Ga成分层具有拉伸应变。
3.根据权利要求1的半导体晶片，其中所述衬底的热膨胀系数小于所述氮化物半导体的热膨胀系数。
4.根据权利要求1的半导体晶片，其中所述高Al成分层的拉伸应变大于所述第二高Ga成分层的所述拉伸应变。
5.根据权利要求1的半导体晶片，其中与所述高Al成分层的所述主表面平行的第一轴的晶格间距和与所述高Al成分层具有相同成分的氮化物半导体的所述第一轴的无应变晶格间距之间的差为以无应变晶格间距为基准的不小于0.6%且不大于1.4%。
6.根据权利要求1的半导体晶片，其中所述第一高Ga成分层具有压缩应变。
7.根据权利要求1的半导体晶片，其中所述高Al成分层的所述杂质的浓度和所述低Al成分层的所述杂质的浓度不大于1×1018cm-3。
8.根据权利要求1的半导体晶片，其中所述中间单元的厚度薄于所述高Al成分层的厚度。
9.根据权利要求1的半导体晶片，其中不连续地提供所述中间单元。
10.根据权利要求1的半导体晶片，其中所述中间单元的厚度不小于0.2原子层且不大于3纳米。
11.根据权利要求1的半导体晶片，其中所述中间单元包括从SiN、MgN和BN中选择的一种。
12.根据权利要求1的半导体晶片，其中所述高Al成分层的厚度不小于2纳米且不大于50纳米。
13.根据权利要求1的半导体晶片，其中所述低Al成分层的相对于III族元素的Al成分比率不小于0.2且不大于0.8。
14.根据权利要求1的半导体晶片，其中所述低Al成分层的厚度不小于10纳米且不大于50纳米。
15.根据权利要求1的半导体晶片，其中所述第一高Ga成分层的厚度不小于100纳米且不大于5微米。
16.根据权利要求1的半导体晶片，其中所述第二高Ga成分层的厚度不小于100纳米且不大于5微米。
17.根据权利要求1的半导体晶片，其中所述衬底是从Si衬底、SiC衬底、GaP衬底和InP衬底中选择的一种。
18.根据权利要求1的半导体晶片，其中所述第二高Ga成分层的位错密度不大于2×109/cm2。
19.一种在半导体晶片上形成的半导体器件，
所述半导体晶片包括：
具有主表面的衬底；
在所述衬底的所述主表面上提供的AlN的AlN缓冲层；
在所述AlN缓冲层上提供的基础层，所述基础层包括包含Al和Ga的氮化物半导体；
在所述基础层上提供的第一高Ga成分层，所述第一高Ga成分层包括包含Ga的氮化物半导体；
在所述第一高Ga成分层上提供的高Al成分层，所述高Al成分层包括包含Al的氮化物半导体，所述高Al成分层的Ga成分比率低于所述第一高Ga成分层的Ga成分比率；
在所述高Al成分层上提供的低Al成分层，所述低Al成分层包括包含Al和Ga的氮化物半导体，所述低Al成分层的Ga成分比率低于所述第一高Ga成分层的所述Ga成分比率，所述低Al成分层的Al成分比率低于所述高Al成分层的Al成分比率；
在所述低Al成分层上提供的中间单元，所述中间单元的从Si、Mg和B中选择的一种的杂质的浓度高于所述高Al成分层的所述杂质的浓度和所述低Al成分层的所述杂质的浓度；以及
在所述中间单元上提供的第二高Ga成分层，所述第二高Ga成分层包括包含Ga的氮化物半导体，所述第二高Ga成分层的Ga成分比率高于所述低Al成分层的所述Ga成分比率，
所述第一高Ga成分层具有第一拉伸应变，所述第二高Ga成分层具有大于所述第一拉伸应变的第二拉伸应变，或者
所述第一高Ga成分层具有第一压缩应变，所述第二高Ga成分层具有小于所述第一压缩应变的第二压缩应变。
20.一种在半导体晶片上形成的半导体器件，
所述半导体晶片包括：
具有主表面的衬底；
在所述衬底的所述主表面上提供的AlN的AlN缓冲层；
在所述AlN缓冲层上提供的基础层，所述基础层包括包含Al和Ga的氮化物半导体；
在所述基础层上提供的第一高Ga成分层，所述第一高Ga成分层包括包含Ga的氮化物半导体；
在所述第一高Ga成分层上提供的高Al成分层，所述高Al成分层包括包含Al的氮化物半导体，所述高Al成分层的Ga成分比率低于所述第一高Ga成分层的Ga成分比率；
在所述高Al成分层上提供的低Al成分层，所述低Al成分层包括包含Al和Ga的氮化物半导体，所述低Al成分层的Ga成分比率低于所述第一高Ga成分层的所述Ga成分比率，所述低Al成分层的Al成分比率低于所述高Al成分层的Al成分比率；
在所述低Al成分层上提供的中间单元，所述中间单元的从Si、Mg和B中选择的一种的杂质的浓度高于所述高Al成分层的所述杂质的浓度和所述低Al成分层的所述杂质的浓度；以及
在所述中间单元上提供的第二高Ga成分层，所述第二高Ga成分层包括包含Ga的氮化物半导体，所述第二高Ga成分层的Ga成分比率高于所述低Al成分层的所述Ga成分比率，
所述第二高Ga成分层具有压缩应变，并且
所述第二高Ga成分层具有拉伸应变。
21.一种用于制造氮化物半导体层的方法，包括：
在衬底上形成AlN的AlN缓冲层；
在所述AlN缓冲层上形成包括包含Al和Ga的氮化物半导体的基础层；
在第一温度下在所述基础层上形成包括所述氮化物半导体的第一高Ga成分层；
在低于所述第一温度的第二温度下，在所述第一高Ga成分层上形成包括所述氮化物半导体的高Al成分层，所述高Al成分层的Ga成分比率低于所述第一高Ga成分层的Ga成分比率；
在高于所述第二温度的温度下，在所述高Al成分层上形成包括所述氮化物半导体的低Al成分层，所述低Al成分层的Ga成分比率低于所述第一高Ga成分层的所述Ga成分比率，所述低Al成分层的Al成分比率低于所述高Al成分层的Al成分比率；
在所述低Al成分层上形成中间单元，所述中间单元的从Si、Mg和B中选择的一种的杂质的浓度高于所述高Al成分层的所述杂质的浓度和所述低Al成分层的所述杂质的浓度；以及
在高于所述第二温度的温度下，在所述中间单元上形成第二高Ga成分层，所述第二高Ga成分层的Ga成分比率高于所述低Al成分层的所述Ga成分比率，
所述第一高Ga成分层具有第一拉伸应变，所述第二高Ga成分层具有大于所述第一拉伸应变的第二拉伸应变，或者
所述第一高Ga成分层具有第一压缩应变，所述第二高Ga成分层具有小于所述第一压缩应变的第二压缩应变。
22.一种用于制造氮化物半导体层的方法，包括：
在衬底上形成AlN的AlN缓冲层；
在所述AlN缓冲层上形成包括包含Al和Ga的氮化物半导体的基础层；
在第一温度下，在所述基础层上形成包括所述氮化物半导体的第一高Ga成分层；
在低于所述第一温度的第二温度下，在所述第一高Ga成分层上形成包括所述氮化物半导体的高Al成分层，所述高Al成分层的Ga成分比率低于所述第一高Ga成分层的Ga成分比率；
在高于所述第二温度的温度下，在所述高Al成分层上形成包括所述氮化物半导体的低Al成分层，所述低Al成分层的Ga成分比率低于所述第一高Ga成分层的所述Ga成分比率，所述低Al成分层的Al成分比率低于所述高Al成分层的Al成分比率；
在所述低Al成分层上形成中间单元，所述中间单元的从Si、Mg和B中选择的一种的杂质的浓度高于所述高Al成分层的所述杂质的浓度和所述低Al成分层的所述杂质的浓度；以及
在高于所述第二温度的温度下，在所述中间单元上形成第二高Ga成分层，所述第二高Ga成分层的Ga成分比率高于所述低Al成分层的所述Ga成分比率，
所述第二高Ga成分层具有压缩应变，以及
所述第二高Ga成分层具有拉伸应变。
23.根据权利要求21的方法，其中所述衬底的热膨胀系数小于所述氮化物半导体的热膨胀系数。
24.根据权利要求22的方法，其中所述衬底的热膨胀系数小于所述氮化物半导体的热膨胀系数。
CN201310206392.2A 2012-09-21 2013-05-29 半导体晶片、半导体器件和用于制造氮化物半导体层的方法 Pending CN103681794A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012208567A JP5425284B1 (ja) 2012-09-21 2012-09-21 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP208567/2012 2012-09-21

Publications (1)

Publication Number Publication Date
CN103681794A true CN103681794A (zh) 2014-03-26

Family

ID=50287301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310206392.2A Pending CN103681794A (zh) 2012-09-21 2013-05-29 半导体晶片、半导体器件和用于制造氮化物半导体层的方法

Country Status (3)

Country Link
US (3) US9202873B2 (zh)
JP (1) JP5425284B1 (zh)
CN (1) CN103681794A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110095449A (zh) * 2019-04-26 2019-08-06 中国航发北京航空材料研究院 一种金属基复合材料中界面力学行为的分析方法
CN110603650A (zh) * 2017-04-24 2019-12-20 苏州晶湛半导体有限公司 一种半导体结构和制备半导体结构的方法
WO2020047814A1 (zh) * 2018-09-07 2020-03-12 苏州晶湛半导体有限公司 半导体结构及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464854B1 (ko) * 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
JP6270536B2 (ja) 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6302254B2 (ja) 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP6430317B2 (ja) * 2014-08-25 2018-11-28 株式会社東芝 半導体発光素子及びその製造方法
KR102416010B1 (ko) * 2015-03-31 2022-07-05 서울바이오시스 주식회사 자외선 발광 소자
JP6592524B2 (ja) 2015-10-21 2019-10-16 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847577A (zh) * 2009-03-24 2010-09-29 丰田合成株式会社 Ⅲ族氮化物半导体的制造方法
JP2011119715A (ja) * 2009-11-04 2011-06-16 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル積層基板
JP2012099539A (ja) * 2010-10-29 2012-05-24 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151415A (ja) 2000-11-10 2002-05-24 Toshiba Corp 窒化物系半導体素子、窒化物系半導体基板、及びそれらの製造方法
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
JP5552923B2 (ja) 2010-06-30 2014-07-16 住友電気工業株式会社 半導体装置およびその製造方法
US8748919B2 (en) * 2011-04-28 2014-06-10 Palo Alto Research Center Incorporated Ultraviolet light emitting device incorporating optically absorbing layers
JP5023230B1 (ja) 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5127978B1 (ja) 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5175967B1 (ja) 2011-10-11 2013-04-03 株式会社東芝 半導体発光素子及び半導体ウェーハ
JP5117609B1 (ja) 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
JP5319810B2 (ja) 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847577A (zh) * 2009-03-24 2010-09-29 丰田合成株式会社 Ⅲ族氮化物半导体的制造方法
JP2011119715A (ja) * 2009-11-04 2011-06-16 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル積層基板
US20120223328A1 (en) * 2009-11-04 2012-09-06 Dowa Electronics Materials Co., Ltd. Group iii nitride epitaxial laminate substrate
JP2012099539A (ja) * 2010-10-29 2012-05-24 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110603650A (zh) * 2017-04-24 2019-12-20 苏州晶湛半导体有限公司 一种半导体结构和制备半导体结构的方法
CN110603650B (zh) * 2017-04-24 2022-07-08 苏州晶湛半导体有限公司 一种半导体结构和制备半导体结构的方法
WO2020047814A1 (zh) * 2018-09-07 2020-03-12 苏州晶湛半导体有限公司 半导体结构及其制备方法
US11361963B2 (en) 2018-09-07 2022-06-14 Enkris Semiconductor, Inc. Semiconductor structure and method for manufacturing the same
CN110095449A (zh) * 2019-04-26 2019-08-06 中国航发北京航空材料研究院 一种金属基复合材料中界面力学行为的分析方法
CN110095449B (zh) * 2019-04-26 2022-03-15 中国航发北京航空材料研究院 一种金属基复合材料中界面力学行为的分析方法

Also Published As

Publication number Publication date
US20180308940A1 (en) 2018-10-25
JP2014063903A (ja) 2014-04-10
US9202873B2 (en) 2015-12-01
JP5425284B1 (ja) 2014-02-26
US20160043183A1 (en) 2016-02-11
US10008571B2 (en) 2018-06-26
US20140084338A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
CN103681794A (zh) 半导体晶片、半导体器件和用于制造氮化物半导体层的方法
CN103311393B (zh) 氮化物半导体元件和氮化物半导体晶片
CN103311095B (zh) 用于制造氮化物半导体层的方法
US9673284B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
CN105006505B (zh) 具有应力管理的半导体异质结构
US9053931B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
US9679974B2 (en) Nitride semiconductor element, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US7829914B2 (en) Nitride semiconductor light-emitting device comprising a buffer layer including a plurality of layers having different lattice constants and method for manufacturing the same
US9391145B2 (en) Nitride semiconductor element and nitride semiconductor wafer
US20140231824A1 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
CN103682008A (zh) 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法
EP2525417A2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP3976723B2 (ja) 半導体素子およびその製造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
KR101405693B1 (ko) 반도체 발광소자 및 그 제조방법
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR20130070931A (ko) 질화물계 반도체 발광소자 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170329