KR20130070931A - 질화물계 반도체 발광소자 및 제조 방법 - Google Patents

질화물계 반도체 발광소자 및 제조 방법 Download PDF

Info

Publication number
KR20130070931A
KR20130070931A KR1020110138207A KR20110138207A KR20130070931A KR 20130070931 A KR20130070931 A KR 20130070931A KR 1020110138207 A KR1020110138207 A KR 1020110138207A KR 20110138207 A KR20110138207 A KR 20110138207A KR 20130070931 A KR20130070931 A KR 20130070931A
Authority
KR
South Korea
Prior art keywords
layer
nitride layer
nitride
group iii
type
Prior art date
Application number
KR1020110138207A
Other languages
English (en)
Other versions
KR101309506B1 (ko
Inventor
송근만
김종민
신찬수
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020110138207A priority Critical patent/KR101309506B1/ko
Publication of KR20130070931A publication Critical patent/KR20130070931A/ko
Application granted granted Critical
Publication of KR101309506B1 publication Critical patent/KR101309506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 발광소자 및 제조 방법에 관한 것으로, 특히 제 1 p형 3족 질화물층 상면에 MgxNy(0＜x≤1, 0＜y≤1)층을 더 포함하는 무분극 질화물계 반도체 발광소자 및 제조 방법에 관한 것으로, 무분극 질화물계 반도체 발광소자는 베이스 기판, 베이스 기판상에 위치하는 u-질화물층, u-질화물층 상에 위치하는 n형 3족 질화물층, n형 3족 질화물층 상에 위치하는 제 1 p형 3족 질화물층, n형 3족 질화물층과 제 1 p형 3족 질화물층 사이에 형성되는 활성층을 포함한 다중양자우물구조(Multiple Quantum Well, MQW), 제 1 p형 3족 질화물층 상면에 형성되는 MgxNy(0＜x≤1, 0＜y≤1)층, MgxNy(0＜x≤1, 0＜y≤1)층 상면에 형성되는 제 2 p형 3족 질화물층을 포함한다.
나아가, 무분극 질화물계 반도체 발광소자 제조 방법은 베이스 기판 상면에 u-질화물층, n형 3족 질화물층, MQW 및 제 1 p형 3족 질화물층을 형성하는 단계, p형 3족 질화물층 상면에 MgxNy(0＜x≤1, 0＜y≤1)층을 형성하는 단계, MgxNy(0＜x≤1, 0＜y≤1)층 상면에 제 2 P형 3족 질화물층을 형성하는 단계를 포함한다.
더 나아가, 제 1 P형 3족 질화물층 또는 제 2 p형 3족 질화물층은 금속유기 화학기상증착 장비(Metalorganic Chemical Vapor Deposition, MOCVD)을 이용하여 500 내지 1200°온도에서 형성된다.
또한, 본 발명의 질화물계 반도체 발광소자는 Mg로 도펀트된 제 1 p형 3족 질화물층 상에 MgxNy(0＜x≤1, 0＜y≤1)층을 형성하여 상기 제 1 p형 3족 질화물층과 상기 MgxNy(0＜x≤1, 0＜y≤1)층이 같은 원료(Mg)를 사용하기 때문에 높은 정공 농도를 보이는 무분극 질화물 반도체를 얻을 수 있는 이점이 있다.

Description

무분극 질화물계 반도체 발광소자 및 제조 방법.{Non-Polar Nitride Based Semicondictor Element and Method of Manufacturing for the Same}
본 발명은 반도체 발광소자 및 제조 방법에 관한 것으로, 특히 제 1 p형 3족 질화물층과 제 2 p형 3족 질화물층 사이에 MgxNy(0＜x≤1, 0＜y≤1)층을 더 포함하는 무분극 질화물계 반도체 발광소자 및 제조 방법에 관한 것이다.
일반적으로 질화물계 반도체 발광소자(10)는 도 1과 같이 구성된다.
우선, 베이스기판(11)에 버퍼층(12)을 형성한다. 상기 베이스기판(11)을 사파이어 기판으로 사용할 경우, 격자상수 및 열팽창계수의 차이를 해소하기 위해서 GaN 소자와 사파이어기판 사이에 저온 GaN 버퍼층을 두는 것이 일반적이다. 상기 버퍼층(12)위에 n형 3족 질화물층(13) 또는 도핑하지 않은 GaN층(13)을 성장시킨 후, 다층 양자 우물층(Multiple Quantum Well, MQW)(14) 및 p형 3족 질화물층(15)을 순차적으로 성장시킨다.
질화물계 반도체 발광소자(10)는 일반적으로 육각형 결정구조를 갖는 사파이어 및 SiC 단결정 모재기판을 금속 유기 화학기상증착 장비(Metal-Organic Chemical Vapor Deposition, MOCVD)를 이용하여 단결정 반도체 발광소자 에피 웨이퍼를 성장시킨다. 이때, 질화갈륨계 질화물 반도체 발광소자는 사파이어 기판의 격자상수(Lattice Constant) 및 열팽창계수(Thermal Expansion Coefficient) 불일치로 높은 농도의 결정결함을 함유하게 된다. 이론적으로 사파이어의 a축 격자상수는 4.758 Å이고 GaN는 3.186 Å으로 약 30% 이상의 격자불일치를 가지고 있기 때문에 사파이어 기판 위에 GaN가 성장하게 되면 장력 변형(Tensile Strain)이 야기되나, 실제 (0001) 사파이어 위에 GaN 성장이 이루어질 때는 사파이어의 유효격자상수가 GaN의 격자상수보다 약 14% 정도 작아 압축변형(Compressive Strain)을 야기시킨다.
또한, 열팽창계수도 약 35% 차이가 나기 때문에 각 층의 계면에서 변형이 일어남은 물론 이로 파생되는 여러 가지 결정결함 등을 발생시켜 고품질의 GaN 박막층 성장이 어려울 뿐만 아니라, 이를 사용하여 제작한 소자의 특성 효율 및 수명을 단축시킨다.
또한, 결정결함은 에피 박막성장 시 연속적으로 같이 성장하게 되어 도핑을 하지 않은 질화물 반도체는 n형 반도체의 특성을 보이게 되므로 고농도의 정공을 가지는 p형 질화물 반도체 제조시에도 제약이 발생한다.
이러한 문제점을 극복하기 위해, 질화물 반도체 성장시 SiN 중간 삽입층을 형성하여 연속적으로 성장되는 결정결함을 차단하였다. 그러나, 상기 SiN의 성장시 Si는 질화물 반도체의 n형 도펀트로 작용하게 되어 결정성은 향상되지만 Mg 도핑을 통한 정공의 농도 증가를 상쇄시켜 정공의 농도 증가에는 기여할 수 없는 단점이 발생한다.
따라서, 본 발명의 주 목적은 p형 질화물 반도체상에 MgxNy(0＜x≤1, 0＜y≤1)층을 형성하여 결정결함의 성장을 차단하는 데 있다.
아울러, 본 발명의 다른 목적은 MgxNy(0＜x≤1, 0＜y≤1)층을 형성함으로써 고농도의 정공을 가지는 p형 질화물 반도체의 제조가 가능하도록 하는 데 있다.
나아가, MgxNy(0＜x≤1, 0＜y≤1)층이 표면 개질 역할을 하여 질화물 반도체의 표면을 평평하게 하기 때문에 표면 텍스쳐링이 가능하다는 효과가 있다.
이러한 목적을 달성하기 위하여 본 발명의 무분극 질화물계 반도체 발광소자는 베이스 기판, 베이스 기판상에 위치하는 u-질화물층, u-질화물층 상에 위치하는 n형 3족 질화물층, n형 3족 질화물층 상에 위치하는 제 1 p형 3족 질화물층, n형 3족 질화물층과 제 1 p형 3족 질화물층 사이에 형성되는 활성층을 포함한 다중양자우물구조, 제 1 p형 3족 질화물층 상면에 형성되는 MgxNy(0＜x≤1, 0＜y≤1)층 및 MgxNy(0＜x≤1, 0＜y≤1)층 상면에 형성되는 제 2 p형 3족 질화물층을 포함한다.
나아가, 무분극 질화물계 반도체 발광소자 제조 방법은 베이스 기판 상면에 u-질화물층, n형 3족 질화물층, MQW 및 제 1 p형 3족 질화물층을 순서대로 형성하는 단계, 제 1 p형 3족 질화물층 상면에 MgxNy(0＜x≤1, 0＜y≤1)층을 형성하는 단계, 중간 삽입층 상면에 제 2 p형 3족 질화물층을 형성하는 단계를 포함한다.
더 나아가, 제 1 p형 3족 질화물층 또는 제 2 p형 3족 질화물층은 MOCVD을 이용하여 500℃ 내지 120℃온도에서 형성된다.
상술한 바와 같이, 본 발명의 질화물계 반도체 발광소자는 Mg로 도핑된 제 1 p형 3족 질화물층 상에 MgxNy(0＜x≤1, 0＜y≤1)층을 형성하여 상기 제 1 p형 3족 질화물층과 상기 MgxNy(0＜x≤1, 0＜y≤1)층이 같은 Mg을 함유하기 때문에 높은 정공 농도를 보이는 질화물 반도체를 얻을 수 있는 효과가 있다.
또한, MgxNy(0＜x≤1, 0＜y≤1)층이 표면 개질 역할을 하여 질화물 반도체의 표면을 평평하게 하기 때문에 표면 텍스쳐링이 가능하다는 효과가 있다.
도 1 은 종래의 질화물계 반도체 발광소자의 일 실시 예.
도 2a 내지 도2b 는 본 발명의 실시 예에 따른 무분극 질화물계 반도체 발광소자를 나타내는 도면.
도 3 은 본 발명의 실시 예에 따른 정공농도 그래프.
도 4a 는 종래 질화물계 반도체 발광소자의 AFM 사진
도 4b 는 종래 질화물계 반도체 발광소자의 SEM 사진
도 4c 는 종래 질화물계 반도체 발광소자의 CL사진
도 5a는 본 발명에 따른 무분극 질화물계 반도체 발광소자의 AFM 사진.
도 5b는 본 발명에 따른 무분극 질화물계 반도체 발광소자의 SEM 사진
도 5c는 본 발명에 따른 무분극 질화물계 반도체 발광소자의 CL사진.
도 6 은 본 발명에 따른 무분극 질화물계 반도체 발광소자의 표면 사진
도 7a 내지 도 7c는 본 발명의 실시 예에 따른 무분극 질화물계 반도체 발광소자 제조 방법을 나타내는 도면이다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적인 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 에에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 2a에 도시한 바와 같이, 본 발명의 무분극 질화물계 반도체 발광소자(100)는 베이스 기판(110), 베이스 기판(110)상에 위치하는 u-질화물층(120), u-질화물층(120) 상에 위치하는 n형 3족 질화물층(130), n형 3족 질화물층(130) 상에 위치하는 제 1 p형 3족 질화물층(150)), n형 3족 질화물층(130)과 제 1 p형 3족 질화물층(150) 사이에 형성되는 활성층을 포함한 MQW(140), 제 1 p형 3족 질화물층(150) 상면에 형성되는 MgxNy(0＜x≤1, 0＜y≤1)층(160) 및 MgxNy(0＜x≤1, 0＜y≤1)층(160) 상면에 형성되는 제 2 p형 3족 질화물층(170)을 포함한다.
먼저, 베이스 기판(110)은 r-plane 사파이어 기판을 사용한다. 또한 목적에 따라, c-plane 사파이어 기판을 사용할 수도 있다. 이는 후술 되는 제조방법 부분에서 설명하기로 한다.
다음으로, u-질화물층(120)을 형성한다. r-plane 의 무극성 GaN 또는 c-plane의 극성 GaN은 격자상수의 불일치 때문에 사파이어 기판 위에서 바로 도핑하기 어렵다. 따라서, 사파이어 기판 위에 u-질화물층(120)을 형성한 후, 제 1 p형 3족 질화물(150)층을 성장시켜야 결정성을 향상시킬 수 있으며, 상기 제 1 p형 3족 질화물층(150)이 결함이 적게 성장된다.
상기 제 1 p형 3족 질화물층(150)은 Mg로 도핑되어 형성되며, 제 1 p형 3족 질화물층(150) 상에 형성되는 MgxNy(0＜x≤1, 0＜y≤1)층(160)도 Mg을 사용하기 때문에 정공 농도증가의 저해 없이 높은 정공 농도를 보이는 질화물 반도체 제조가 가능하다.
제 1 p형 3족 질화물층(150) 또는 제 2 p형 3족 질화물층(170)은 p-(Al)GaN 또는 p-(In)GaN 또는 p-GaN 중에 어느 하나로 표현될 수 있으며, 본 발명에서는 일 실시 예로 p-GaN층을 개시한다. 본 발명에서는 제 1 p형 3족 질화물층(150) 또는 제 2 p형 3족 질화물층(170)을 직접 성장시키기보다는 도핑을 하지 않는 GaN층위에 제 1 p형 3족 질화물층(150) 또는 제 2 p형 3족 질화물층(170)을 성장시킨다.
본 발명에서는 일 실시 예로 MgxNy(0＜x≤1, 0＜y≤1)층(160)은 MgN으로 사용한다.
도 2b에 도시된 바와 같이, 상기 MgxNy(0＜x≤1, 0＜y≤1)층(160)은 단층 또는 복수 층으로 형성될 수 있다. 구체적으로, 상기 MgxNy(0＜x≤1, 0＜y≤1)층(130)은 1층 내지 100층의 복수 층을 형성할 수 있으며 두께는 0.2nm 내지 1000nm로 범위 내에서 형성할 수 있다.
도 3은 MgxNy(0＜x≤1, 0＜y≤1)층(160)의 수에 따른 정공 농도를 나타낸 그래프로, MgxNy(0＜x≤1, 0＜y≤1)층(160)이 2층으로 형성되었을 때 정공 농도가 가장 높은 것을 보여주고 있다. 따라서, MgxNy(0＜x≤1, 0＜y≤1)층(160) 형성시 2층으로 형성하는 것이 바람직하다.
상기 MgxNy(0＜x≤1, 0＜y≤1)층(160)의 정공 농도를 높이기 위해서는 제 1 p형 3족 질화물층(150) 또는 제 2 p형 3족 질화물층(170)의 원료와 같은 원료를 사용할 필요가 있으며, 이를 위해 상기 MgxNy(0＜x≤1, 0＜y≤1)층(160)은 MgxInzNy, MgxAlzNy 또는 MgxGazNy (0＜x＜1, 0＜y≤1) 중 어느 하나 이상을 더 포함할 수 있다.
도 4a는 MgxNy(0＜x≤1, 0＜y≤1)층이 없는 종래의 질화물계 반도체 발광소자 AFM(Atomic Force Microscope) 사진, 도 4b는 MgxNy(0＜x≤1, 0＜y≤1)층이 없는 종래의 질화물계 반도체 발광소자 SEM(Scanning Electron Microscope) 사진, 도 4c는 MgxNy(0＜x≤1, 0＜y≤1)층이 없는 종래의 질화물계 반도체 발광소자 CL(Cathodo Luminescence) 사진이다.
도 5a는 MgxNy(0＜x≤1, 0＜y≤1)층이 형성된 본 발명의 질화물계 반도체 발광소자의 AFM사진, 도5b는 MgxNy(0＜x≤1, 0＜y≤1)층이 형성된 본 발명의 질화물계 반도체 발광소자의 SEM사진, 도5c는 MgxNy(0＜x≤1, 0＜y≤1)층이 형성된 본 발명의 질화물계 반도체 발광소자의 CL사진이다.
도 4와 도 5의 비교를 통하여, 본 발명에 따른 질화물계 반도체 발광소자는 MgxNy(0＜x≤1, 0＜y≤1)층(160)를 형성함으로써 결정결함의 성장을 차단시켜 결정성이 향상되었음을 명확하게 알 수 있다.
도 6은 본 발명에 따른 질화물계 반도체 발광소자의 표면 모습으로, 본 발명에 따른 MgxNy(0＜x≤1, 0＜y≤1)층(160)이 표면 개질의 역할을 하여 표면이 평평하게 하는 기능을 더 포함하는 것으로 판단되며 이로 인하여 표면 텍스쳐링(texturing)이 가능한 것을 알 수 있다.
도 7a 내지 도 7c는 본 발명의 실시 예에 따른 질화물계 반도체 발광소자 제조 방법을 나타내는 도면이다. 도시된 바와 같이, 질화물계 반도체 발광소자 제조 방법은 베이스 기판(110) 상면에 u-질화물층(120), n형 3족 질화물층(130), MQW(140) 및 제 1 p형 3족 질화물층(150)을 순서대로 형성하는 단계(s101), 제 1 p형 3족 질화물층(150) 상면에 MgxNy(0＜x≤1, 0＜y≤1)층(160)을 형성하는 단계(s102), MgxNy(0＜x≤1, 0＜y≤1)층(160) 상면에 제 2 p형 3족 질화물층(170)을 형성하는 단계(s103)를 포함한다.
나아가, 제 2 p형 3족 질화물층(170)을 형성하는 단계 후 제 2 p형 3족 질화물층(170)에 Mg를 도핑하는 단계(s104)를 더 포함할 수 있다.
또한, MgxNy(0＜x≤1, 0＜y≤1)층(160)은, MgxInzNy, MgxAlzNy 또는 MgxGazNy (0＜x＜1, 0＜y≤1) 중 어느 하나 이상을 더 포함하는 단계(s105)를 더 포함할 수 있다.
아울러, 본 발명은 일반적인 질화물계 반도체 발광소자의 제조 방법과 같이 n형 3족 질화물층 및 제 2 p형 3족 질화물층 상에 제1,2 전극층을 형성하는 단계를 포함한다.
일 실시 예에 있어서, 제 1 p형 3족 질화물층(150) 상면에 MgxNy(0＜x≤1, 0＜y≤1)층(160)을 형성하는 단계(s102)는 반복될 수 있는데, 1개 내지 100개의 MgxNy(0＜x≤1, 0＜y≤1)층(160) 및 제 2 p형 3족 질화물층(170)이 형성된다. MgxNy(0＜x≤1, 0＜y≤1)층(160)의 두께는 모두 동일하거나, 적어도 1개 이상의 MgxNy(0＜x≤1, 0＜y≤1)층(160) 두께가 서로 상이한 것을 특징으로 한다.
아울러, 베이스 기판(110)은 r-plane 또는 c-plane 사파이어 기판으로 형성되고, u-질화물층(120)은 r-plane 또는 c-plane 사파이어 기판 상면에 무극성으로 형성된다. r-plane 또는 c-plane 사파이어 기판을 MOCVD에 장입하고, MOCVD 내부를 수소(H) 또는 질소(N) 분위기로 형성한 후, 온도를 500° 내지 1200°로 상승시키고, 암모니아 가스와 TMGa를 MOCVD에 주입하여, r-plane 또는 c-plane 사파이어 기판과 반응시킨다. 암모니아 가스와 TMGa(Trimethvl Gallium)와 반응한 r-plane 또는 c-plane 사파이어 기판 상면에 무극성 GaN이 성장된다.
나아가, 본 발명은 이에 한정되지 않고, 극성 기판의 경우, 기존의 c-plane 사파이어 기판은 500℃ 내지 600℃의 저온에서 버퍼 GaN 또는 AlN 버퍼를 사파이어 기판위에 형성한 후 고온으로 온도를 올려 GaN성장하도록 하는 방법을 사용하였지만, 상기와 같이 무극성 기판에 적용하는 방법을 적용하면 c-plane 사파이어 기판이 성장된다.
또한, 무극성 u-질화물층(120) 상면에 형성되는 n형 3족 질화물층(130), 제 1 p형 3족 질화물층(150) 또는 제 2 p형 3족 질화물층(170) 중 어느 하나 이상은 무극성을 띄는 것을 특징으로 한다.
이때, 상기 제 1 p형 3족 질화물층(150)은 Mg로 도핑 되도록 형성한다. 그 후, 상기 제 1 p형 3족 질화물층(150)상에 MOCVD를 이용하여 MgxNy(0＜x≤1, 0＜y≤1)층(160)을 성장시킨다. 상기 MgxNy(0＜x≤1, 0＜y≤1)층(160)으로 형성되고, 두께는 0.2nm 내지 1000nm로 형성하되 그 두께가 서로 다르게 형성될 수 있다.
또한, MgxNy(0＜x≤1, 0＜y≤1)층(160)을 복수 층으로 적층할 수 있으며, 1층 내지 100층으로 형성할 수 있다.
상기 MgxNy(0＜x≤1, 0＜y≤1)층(160)을 형성한 후, 그 위에 MOCVD를 이용하여 다시 제 2 p형 3족 질화물층(170)을 성장시킨다.
본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시 에에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관레 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이상에서 설명한 바와 같이 본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능함은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
10 : 종래의 질화물계 반도체 발광소자
11 : 베이스 기판
12 : 버퍼층
13 : n형 3족 질화물 층
14 : 다층 양자 우물층
15 : p형 3족 질화물 층
100 : 본 발명에 따른 질화물계 반도체 발광소자.
110 : 베이스 기판
120 : u-질화물층
130 : n형 3족 질화물층
140 : MQW
150 : 제 1 p형 3족 질화물층
160 : MgxNy(0＜x≤1, 0＜y≤1)층
170: 제 2 p형 3족 질화물층

Claims (14)

  1. 베이스 기판;
    상기 베이스 기판상에 위치하는 u-질화물층;
    상기 u-질화물층 상에 위치하는 n형 3족 질화물층;
    상기 n형 3족 질화물층 상에 위치하는 제 1 p형 3족 질화물층;
    상기 n형 3족 질화물층과 제 1 p형 3족 질화물층 사이에 형성되는 활성층을 포함한 다중양자우물구조(Multiple Quantum Well, MQW)
    상기 제 1 p형 3족 질화물층 상면에 형성되는 MgxNy(0＜x≤1, 0＜y≤1)층; 및
    상기 MgxNy(0＜x≤1, 0＜y≤1)층 상면에 형성되는 제 2 p형 3족 질화물층;
    을 더 포함하는 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  2. 제 1 항에 있어서,
    상기 베이스 기판은 r-plane 사파이어 기판 또는 c-plane 사파이어 기판인 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  3. 제 1 항에 있어서,
    상기 제 1 p형 3족 질화물층 또는 상기 제 2 p형 3족 질화물층은 p-(Al)GaN, p-(In)GaN 또는 p-GaN 중에 어느 하나인 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  4. 제 1 항에 있어서,
    상기 제 1 p형 3족 질화물층 또는 상기 제 2 p형 3족 질화물층은 Mg을 포함하는 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  5. 제 1 항에 있어서,
    상기 MgxNy(0＜x≤1, 0＜y≤1)층은 MgxInzNy, MgxAlzNy 또는 MgxGazNy (0＜x＜1, 0＜y≤1)중 어느 하나 이상을 더 포함하는 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  6. 제 1 항에 있어서,
    상기 MgxNy(0＜x≤1, 0＜y≤1)층의 두께는 0.2nm 내지 1000nm인 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  7. 제 1 항에 있어서,
    상기 MgxNy(0＜x≤1, 0＜y≤1)층 및 상기 제 2 p형 3족 질화물층은 1층 내지 100층으로 형성되는 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  8. 제 7항에 있어서,
    상기 MgxNy(0＜x≤1, 0＜y≤1)층 및 상기 제 2 p형 3족 질화물층은 두께가 모두 동일한 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  9. 제 7항에 있어서,
    상기 MgxNy(0＜x≤1, 0＜y≤1)층 및 상기 제 2 p형 3족 질화물층은 두께가 적어도 1개 이상은 서로 상이한 것을 특징으로 하는 무분극 질화물계 반도체 발광소자.
  10. 베이스 기판 상면에 u-질화물층, n형 3족 질화물층, 다중양자우물구조(Multiple Quantum Well) 및 제 1 p형 3족 질화물층을 순서대로 형성하는 단계;
    상기 제 1 p형 3족 질화물층 상면에 MgxNy(0＜x≤1, 0＜y≤1)층을 형성하는 단계; 및
    상기 MgxNy(0＜x≤1, 0＜y≤1)층 상면에 제 2 p형 3족 질화물층을 형성하는 단계;
    를 포함하는 무분극 질화물계 반도체 발광소자 제조 방법.
  11. 제 10항에 있어서, 상기 제 2 p형 3족 질화물층을 형성하는 단계 후,
    상기 제 2 p형 3족 질화물층에 Mg를 도핑하는 단계;
    를 더 포함하는 것을 특징으로 하는 무분극 질화물계 반도체 발광소자 제조 방법.
  12. 제 10항에 있어서, 상기 MgxNy(0＜x≤1, 0＜y≤1)층은,
    MgxInzNy, MgxAlzNy 또는 MgxGazNy (0＜x＜1, 0＜y≤1)중 어느 하나 이상을 더 포함하는 단계;
    를 더 포함하는 것을 특징으로 하는 무분극 질화물계 반도체 발광소자 제조 방법.
  13. 제 10항에 있어서, 상기 MgxNy(0＜x≤1, 0＜y≤1)층 및 상기 제 2 p형 3족 질화물층은,
    1개 내지 100개가 반복 형성되는 것을 특징으로 하는 무분극 질화물계 반도체 발광소자 제조 방법.
  14. 제 10항에 있어서, 상기 제 1 p형 3족 질화물층 또는 상기 제 2 p형 3족 질화물층은,
    금속유기 화학기상증착 장비(Metal-Organic Chemical Vapor Deposition, MOCVD)을 이용하여 500℃ 내지 1200℃온도에서 형성하는 것을 특징으로 하는 무분극 질화물계 반도체 발광소자 제조 방법.
KR1020110138207A 2011-12-20 2011-12-20 질화물계 반도체 발광소자 및 제조 방법 KR101309506B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110138207A KR101309506B1 (ko) 2011-12-20 2011-12-20 질화물계 반도체 발광소자 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110138207A KR101309506B1 (ko) 2011-12-20 2011-12-20 질화물계 반도체 발광소자 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20130070931A true KR20130070931A (ko) 2013-06-28
KR101309506B1 KR101309506B1 (ko) 2013-09-23

Family

ID=48865559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110138207A KR101309506B1 (ko) 2011-12-20 2011-12-20 질화물계 반도체 발광소자 및 제조 방법

Country Status (1)

Country Link
KR (1) KR101309506B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100033644A (ko) * 2008-09-22 2010-03-31 광주과학기술원 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법
KR20110019161A (ko) * 2009-08-19 2011-02-25 주식회사 에피밸리 3족 질화물 반도체 발광소자를 제조하는 방법
KR101082784B1 (ko) * 2009-08-27 2011-11-14 한국산업기술대학교산학협력단 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR101125449B1 (ko) * 2010-04-06 2012-03-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR101309506B1 (ko) 2013-09-23

Similar Documents

Publication Publication Date Title
US9508804B2 (en) Nitride semiconductor element and nitride semiconductor wafer
JP5319810B2 (ja) 窒化物半導体層の製造方法
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US7687814B2 (en) Group III-nitride semiconductor thin film, method for fabricating the same, and group III-nitride semiconductor light emitting device
US20120145991A1 (en) High-quality non-polar/semi-polar semiconductor element on tilt substrate and fabrication method thereof
CN104362233A (zh) 一种GaN基发光二极管的外延片及其制备方法
CN106057988A (zh) 一种GaN基发光二极管的外延片的制备方法
US8658450B2 (en) Crystal growth method and semiconductor light emitting device
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
EP2858094A1 (en) Semiconductor laminate structure and semiconductor element
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR100773559B1 (ko) 반도체 소자 및 그 제조방법
KR101309506B1 (ko) 질화물계 반도체 발광소자 및 제조 방법
JP5925708B2 (ja) 窒化物半導体素子及びウェーハ
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
WO2007078065A1 (en) Gallium nitride-based compound semiconductor
KR101143277B1 (ko) 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP2013187551A (ja) 窒化物半導体層の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 7