KR20100033644A - 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법 - Google Patents

스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20100033644A
KR20100033644A KR1020080092607A KR20080092607A KR20100033644A KR 20100033644 A KR20100033644 A KR 20100033644A KR 1020080092607 A KR1020080092607 A KR 1020080092607A KR 20080092607 A KR20080092607 A KR 20080092607A KR 20100033644 A KR20100033644 A KR 20100033644A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
quantum well
strain
type nitride
layer
Prior art date
Application number
KR1020080092607A
Other languages
English (en)
Inventor
이용탁
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020080092607A priority Critical patent/KR20100033644A/ko
Publication of KR20100033644A publication Critical patent/KR20100033644A/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법에 관한 것으로, ZnO 계열 기판 상에 형성된 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상의 소정 영역에 형성되며, 적어도 하나의 압축 스트레인을 갖는 InGaN 양자우물층과 인장 스트레인을 갖는 InGaN 장벽층이 교대로 증착된 스트레인 보상 하이브리드 양자우물 구조의 활성층과, 상기 활성층 상에 형성된 p형 질화물 반도체층을 포함함으로써, 기존의 GaN 기판 위에 성장된 InGaN/GaN 양자우물 구조에 비해 캐리어 밀도에 대한 피크 파장의 의존성이 상당히 감소되는 효과가 있다.
반도체 발광소자, 스트레인 보상, 하이브리드, 양자우물, 광모듈

Description

스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE HAVING STRAIN-COMPENSATED HYBRID QUANTUM WELL STRUCTURE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 차세대 휴대단말용 입출력 시스템의 광모듈에 필수적인 고효율 고출력 발광다이오드(Light Emitting Diodes, LED) 구현을 위해 ZnO 기판 위에 성장된 스트레인 보상(strain-compensated) 하이브리드 InGaN/InGaN/ZnO 양자우물 구조를 형성함으로써, 다양한 산업적 응용을 위한 각종 디스플레이용, 조명용 및 차량용 광원으로 사용할 수 있도록 한 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로, 자외선, 청색 및 녹색 파장영역에서의 고휘도 발광다이오드의 제작을 위해 갈륨 나이트라이드(Gallium Nitride, GaN), 알루미늄 나이트라이드(AlN), 인듐 나이트라이드(Indium Nitride, InN)의 그룹 Ⅲ-질화물이 성공적으로 사용되어 왔다.
그러나, 녹색 InGaN/GaN 양자우물(quantum well) 발광다이오드는 청색 InGaN/GaN 양자우물 발광다이오드에 비해 훨씬 낮은 발광효율을 가진다. 사파이어 기판 위에 성장된 InGaN/GaN 양자우물 구조에서 녹색파장 동작을 얻기 위해서는 청색 발광 다이오드에 비해 더 높은 인듐(indium) 조성과 두꺼운 양자우물 구조를 필요로 하는 데 인듐 조성이 높고 양자우물이 두꺼워지면 양자우물 층에 스트레인이 누적되어 강한 내부전계(internal field)가 생기고 이 때문에 전자와 홀의 파동함수(wavefunction)가 공간적으로 분리되어 발광효율이 현저히 낮아지게 된다.
따라서 발광효율을 높이기 위해 내부전계 및 내부전계의 영향을 감소시키려는 많은 연구가 있어 왔다. 그 한 가지는 극성(polar)의 c-plane(0,0,0,1) 대신 비 극성(non-polar)의 m-plane(1,-1,0,0) 또는 반 극성(semi-polar)의 a-plane(1,1,-2,0) Wurtzite GaN위에 양자우물 구조를 성장함으로써 내부전계를 훨씬 감소시킬 수가 있다. 또한 높은 인듐조성을 갖는 초박막(ultra-thin) InGaN 양자우물 구조, InGaN 양자우물 중간에 AlGaN 델타(δ) 층을 삽입한 구조 등이 내부전계 영향을 감소하기 위해 제안되었다.
도 1은 종래의 InGaN/GaN 양자우물 구조를 갖는 발광다이오드를 설명하기 위한 단면도로서, 사파이어(Sapphire) 기판 위에 성장된 InGaN/GaN 양자우물 발광다이오드의 구조를 나타낸다.
즉, 도 1을 참조하면, 사파이어 기판(10) 위에 GaN 버퍼층(11)을 성장한 후, n형 GaN층(12), 스트레인 보상 InGaN/GaN 양자우물 구조의 활성층(13), 및 p형 GaN층(14)을 차례로 성장한다.
그런 다음, 금속 접촉층 즉, p형 및 n형 전극(15 및 16)을 형성하기 위해 메사(mesa) 식각을 한 후, n형 및 p형 오믹 접촉층을 형성하여 InGaN/GaN/Sapphire 양자우물 발광다이오드를 제작한다.
사파이어 기판을 사용하는 상기 종래 기술은 400-570 nm의 파장영역에서의 고휘도 발광 다이오드의 제작을 위해 널리 사용되어 왔지만, 520 nm 이상의 장파장을 얻기 위해서는 InGaN/GaN 양자우물 구조에서 상대적으로 높은 인듐조성과 두꺼운 양자우물의 형성을 필요로 하는데 인듐조성이 높아지면 결정성장시 인듐이 균일하게 분포되지 않고 상분리가 일어나 양질의 양자우물 층을 성장하기 어렵고 높은 인듐조성과 함께 양자우물 두께가 두꺼워지면 강한 내부전계로 인해 전자와 홀의 파동함수들의 공간적 분리가 커지게 되어 발광효율이 매우 낮아지게 되고 따라서 소자의 발광특성이 현저하게 저하되는 문제점을 가지고 있다.
또한, ZnO 기판 위에 ZnO계 활성층을 사용하는 발광다이오드의 경우, 동종 에피 성장이 가능할지라도 고온 H(수소) 환경에서 불안하고, ∼150 meV의 fairly deep acceptor를 가지며, p-ZnO의 성장이 어렵기 때문에 p 형 오믹접속층 형성에 문제점을 가지고 있다.
본 발명은 상기한 바와 같이 종래의 사파이어 기판 위에 성장된 InGaN/GaN 양자우물 구조에서 필연적으로 생기는 강한 내부전계 때문에 발광 다이오드의 효율이 떨어지는 문제점을 해결하기 위해, 내부전계 형성의 원인인 이종 접합간의 스트레인을 완화하기 위한 새로운 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 발광 다이오드 구조를 제안하고, 다밴드(multiband) 유효 질량 이론을 적용해 c-plane ZnO 기판 위에 압축 스트레인을 갖는 InGaN 양자우물과 인장 스트레인을 갖는 InGaN의 장벽층을 사용한 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조의 광 이득 특성 계산 결과와 종래의 사파이어 또는 GaN 기판 위에 성장된 InGaN 양자우물 구조에서의 결과를 비교 분석하여, 본 발명에서 제안된 스트레인 보상 하이브리드 InGaN/InGaN/ZnO양자우물 구조에서 압전(piezoelectric) 및 분극(polarization)에 의한 내부전계가 현저하게 감소된다는 사실에 근거하여 종래의 구조에서는 얻을 수 없었던 고효율 고출력의 발광 다이오드를 구현하는데 그 목적이 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, ZnO 계열 기판 상에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상의 소정 영역에 형성되며, 적어도 하나의 압축 스트레인을 갖는 InGaN 양자우물층과 인장 스트레인을 갖 는 InGaN 장벽층이 교대로 증착된 스트레인 보상 하이브리드 양자우물 구조의 활성층; 및 상기 활성층 상에 형성된 p형 질화물 반도체층을 구비하는 반도체 발광소자를 제공한다.
바람직하게는, 상기 ZnO 계열 기판과 상기 n형 질화물 반도체층 사이에 버퍼층이 더 형성된다.
p형 및 n형 질화물 반도체층에 각각 접속되는 p형 및 n형 전극을 포함하여 형성된다.
바람직하게는, InGaN 양자우물층의 인듐 조성을 0.16보다 크게 하여 압축 스트레인이 걸리도록 하고 상기 InGaN 장벽층의 인듐 조성은 0.16보다 작게 하여 인장스트레인이 걸리도록 한다.
또한, 본 발명에 의하면, ZnO 계열 기판에 투명한 n형 전극이 형성되고, p형 질화물 반도체층에는 거울 역할을 하는 p형 전극을 형성하여 상기 ZnO 계열 기판 쪽으로 광을 추출하는 구조를 제작할 수 있고, 활성층과 p형 질화물 반도체층은 메사 식각되어 그 일부 영역이 제거됨으로써 n형 전극과 p형 전극이 형성되는 구조를 가질 수 있다.
또한, n형 질화물 반도체층과 p형 질화물 반도체층 중 적어도 하나에 접속되는 분포궤환 반사층을 더 구비할 수 있고, p형 질화물 반도체층의 광 추출 면에 주기적인 광자결정, 마이크로 렌즈 또는 인위적인 표면 거칠기를 갖는 스트레인 보상 하이브리드 양자우물 구조를 갖도록 구성할 수 있다.
본 발명의 제2 측면은, (a) ZnO 계열 기판 상에 n형 질화물 반도체층을 형성하는 단계; (b) 상기 n형 질화물 반도체층 상에 적어도 하나의 압축 스트레인을 갖는 InGaN 양자우물층과 인장 스트레인을 갖는 InGaN 장벽층이 교대로 증착된 스트레인 보상 하이브리드 양자우물 구조의 활성층을 형성하는 단계; 및 (c) 상기 활성층 위에 p형 질화물 반도체층을 형성하는 단계를 포함하는 반도체 발광소자의 제조방법을 제공하는 것이다.
이상에서 설명한 바와 같은 본 발명의 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법에 따르면, ZnO 기판을 사용할 경우, 기존의 사파이어(Sapphire) 또는 GaN 기판을 사용하는 것에 비해 활성영역의 우물과 장벽의 스트레인(strain)을 동시에 조절할 수 있는 이점이 있다.
또한, 본 발명에 의하면, 530nm의 녹색 영역에서 천이 파장을 얻기 위해 ZnO 기판 위에 압축 스트레인을 갖는 InGaN 우물과 인장 스트레인을 갖는 InGaN의 장벽을 사용한 스트레인 보상 하이브리드 발광다이오드의 구조는 기존의 GaN 기판 위에 성장된 GaN계 양자우물 소자 구조에 비해 약간 높은 인듐의 조성을 필요로 할지라도 내부 전계의 감소로 상당히 높은 자발 방출(spontaneous emission)을 통해 고효율 고출력의 발광다이오드 특성을 얻을 수 있는 이점이 있다.
또한, 본 발명에 의하면, GaN 기판 위에 성장된 InGaN/GaN 양자우물 구조에 비해 캐리어 밀도에 대한 피크 파장의 의존성이 상당히 감소될 수 있는 이점이 있다.
상술한 바와 같은 목적을 달성하기 위해서 본 발명의 하나의 특징은 c-plane ZnO 기판 위에 압축 스트레인을 갖는 InGaN 우물과 인장 스트레인을 갖는 InGaN의 장벽을 사용한 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조 발광다이오드를 제안하고 구체적인 작용을 증명함에 있어서, 다체(many body) 효과를 고려한 non-Markovian 자발방출 이론에 의한 천이 스펙트럼 (gsp(ω)); 가장 단순한 non-Markovian 양자 동역학(kinetics)에 대한 가우시안(Gaussian) 선폭(line-shape) 함수; 를 가정하여 계산된 자발방출율(rspon(λ))에 의한 전기적, 광학적 특성의 조사를 통한 결과를 포함하는 것을 특징으로 한다.
이 내용은 본 발명자들 중 일부가 발표한 J. Appl. Phys. 104, 036106(2008), 논문 제목 "Electronic and optical propertites of 530nm strain-compsated hybrid InGaN/InGaN/ZnO quantum well light-emitting diodes"에 있고 상세히 기록되어 있고, 이 내용은 본 명세서에 병합된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으 며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 2는 본 발명의 일 실시예에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자를 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자는, 기판(100) 상에 버퍼층(110), n형 질화물 반도체층(120), 활성층(130) 및 p형 질화물 반도체층(140)이 순차적으로 적층되어 있다.
여기서, 기판(100)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 징크 옥사이드(Zinc Oxide, ZnO) 계열을 이용하여 형성됨이 바람직하다.
버퍼층(110)은, n형 질화물 반도체층(120)을 성장하기 전에 기판(100)과의 격자정합을 향상시키기 위한 층으로, 갈륨 나이트라이드(GaN)로 형성됨이 바람직하지만, 이에 국한하지 않으며, 일반적으로 GaN 또는 Ga을 포함한 질화물 예를 들어, SiC/InGaN으로 형성될 수도 있으며, 이는 소자의 특성 및 공정 조건에 따라 생략 가능하다.
n형 및 p형 질화물 반도체층(120, 140)은, InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, n형 질화물 반도체층(120)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다.
또한, p형 질화물 반도체층(140)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다.
활성층(130)은 압축 스트레인을 갖는 InGaN 우물과 인장 스트레인을 갖는 InGaN의 장벽을 사용한 스트레인 보상(strain-compensated) 하이브리드(hybrid) 다중 양자우물(Multi-Quantum Well, MQW) 구조의 InGaN/InGaN층으로 이루어질 수 있다.
한편, 활성층(130)은 하나의 양자우물층 또는 더블헤테로 구조로 형성될 수도 있다. 또한, 활성층(130)은 이를 구성하고 있는 인듐(In)의 양으로 다이오드가 녹색 발광소자인지 청색 발광소자인지를 결정한다. 보다 상세하게는, 청색 빛을 갖는 발광소자에 대해서는, 약 22％ 범위의 인듐이 사용되며, 녹색 빛을 갖는 발광소자에 대해서는, 약 40％ 범위의 인듐이 사용된다. 즉, 활성층(130)을 형성하는데 사용되는 인듐의 양은 필요로 하는 청색 또는 녹색 파장에 따라 변한다.
그리고, 활성층(130)과 p형 질화물 반도체층(140)은 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거되는 바, n형 질화물 반도체층(120)의 일부 상면을 노출한 구조를 갖는다. 이와 같은 구조는 전극을 형성하는 다른 다양한 방식이 적용가능하고 이는 도 7 내지 도 9에 도시되어 있다.
상기 노출된 n형 질화물 반도체층(120) 상에는 n형 전극(150)이 형성되어 있고, p형 질화물 반도체층(140) 상에는 p형 전극(160)이 형성되어 있다.
상기와 같이 구성된 본 발명의 일 실시예에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자의 제조방법에 대하여 상세하게 설명하면, 먼저, ZnO 기판(100) 상에 GaN 버퍼층(110)을 성장한 후, n형 질화물 반도체층(120), InGaN/InGaN 양자우물 구조를 갖는 활성층(130), 및 p형 질화물 반도체층(140)을 순차적으로 성장한다.
그런 다음, 금속 접촉층 즉, n형 및 p형 전극(150 및 160)을 형성하기 위해 메사 식각(mesa etching) 공정을 이용하여 n형 질화물 반도체층(120)의 일부 상면이 노출되도록 활성층(130)과 p형 질화물 반도체층(140)의 일부 영역을 제거한다.
마지막으로, 상기 노출된 n형 질화물 반도체층(120)의 상면에 n형 전극(150)을 형성한 후, p형 질화물 반도체층(140)의 상면에 p형 전극(160)을 형성한다.
종래의 사파이어 기판에 성장된 GaN/사파이어 또는 GaN 계열 기판 대신 ZnO 계열 기판을 사용할 경우 격자상수가 GaN 보다 약 1.9% 정도 커서 ZnO에 격자정합이 되려면 InGaN/ZnO의 인듐(In) 조성이 0.16 이어야 하는데, InGaN(양자우물)의 인듐 조성을 0.16보다 크게 하여 압축 스트레인이 걸리도록 하고 InGaN(장벽층)의 인듐 조성은 0.16보다 작게 하여 인장스트레인이 걸리도록 하여 양자우물 활성층과 장벽층의 스트레인을 상호 보상함으로써 스트레인이 누적되지 않도록 하는 이점을 가진다.
도 3a 및 도 3b는 본 발명의 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조와 기존의 InGaN/GaN 양자우물 구조에 대한 530nm의 C1-HH1 천이 파장을 얻기 위해 양자우물 두께에 따른 우물내의 인듐 조성 및 압축 스트레인을 각각 나타낸 그래프이다.
도 3a를 참조하면, 3.1892 Å의 격자상수를 가진 GaN 기판보다 ZnO 기판의 격자상수(즉, 3.2505 Å)가 더 크므로 주어진 인듐 조성에 대해 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조가 더 작은 압축 스트레인을 가진다.
따라서, 본 발명의 ZnO 기판 위에 성장된 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조에서의 양자우물 두께에 따른 우물내의 인듐 조성은 감소하지만, 그 감소율은 기존의 GaN 기판 위에 성장된 InGaN/GaN 양자우물 구조보다 낮으므로 더 높은 인듐 조성을 필요로 한다.
도 3b를 참조하면, 더 큰 압축 스트레인을 갖는 기존의 GaN 기판 위에 성장된 InGaN/GaN 양자우물 구조가 스트레인에 의해 유도된 압전(piezoelectric) 및 자발 분극에 의한 강한 내부 전계로 인해 본 발명의 ZnO 기판 위에 성장된 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조에 비해 더 긴 파장(장파장 천이)을 나타낸다.
530nm 천이 파장을 위해 양자우물의 두께의 증가에 따라 요구되어지는 스트레인은 감소하게 된다. 예를 들어, 양자우물의 두께가 약 2nm에서 4nm로 증가할 때, 압축 스트레인은 약 1.4％에서 0.8％로 감소한다.
도 4는 본 발명의 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조와 기존의 InGaN/GaN 양자우물 구조에 대한 530nm의 동작파장에서 주어진 스트레인에서의 캐리어 밀도에 따른 피크 파장을 나타낸 그래프이다.
도 4를 참조하면, 기존의 GaN 기판 위에 성장된 InGaN/GaN 양자우물 구조에서는 캐리어 밀도의 증가와 함께 압전 및 자발 분극(polarization)으로 인한 내부 전계를 보상하기 위한 스크리닝(screening) 전계의 증가로 인해 피크 파장이 증가한다.
그러나, 본 발명의 ZnO 기판 위에 성장된 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조의 경우, 더 높은 인듐 조성을 필요로 할지라도 내부 전계로 인해 유도된 포텐셜(potential) 에너지가 작기 때문에, 캐리어 밀도에 따른 피크 파장 변화의 의존성이 상당히 감소하게 된다.
예를 들면, 약 3.0nm의 양자우물 두께를 가지는 기존의 InGaN/GaN 양자우물 구조에서의 유도된 포텐셜 에너지는 약 0.69eV인 반면, 약 2.7nm의 양자우물 두께를 가지는 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조에서의 유도된 포텐셜 에너지는 약 0.24eV로 감소한다.
따라서, 본 발명의 ZnO 기판 위에 성장된 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조의 천이 에너지는 캐리어 밀도에 대한 의존성이 낮음을 알 수 있다.
도 5a 및 도 5b는 본 발명의 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양 자우물 구조와 기존의 InGaN/GaN 양자우물 구조에 대한 in-plane 파벡터(wave vector), kⅡ에 따른 광 매트릭스 엘리먼트(matrix element)의 변화 및 주어진 스트레인에서의 파장에 따른 자발방출율의 변화를 각각 나타낸 그래프이다.
도 5a를 참조하면, 본 발명의 ZnO 기판 위에 성장된 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조에서의 기판과의 격자 불일치가 감소하므로 내부 전계가 낮아져 기존의 GaN 기판 위에 성장된 InGaN/GaN 양자우물 구조에 비해 광 매트릭스 엘리먼트(matrix element)의 크기는 증가한다. 또한, 그러한 광 매트릭스 엘리먼트(matrix element)의 크기는 인듐 조성에 거의 무관함을 알 수 있다.
도 5b를 참조하면, 본 발명의 ZnO 기판 위에 성장된 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조에서의 C1-HH! 천이에 대한 단일 피크 파장은 캐리어 밀도에 따른 감소된 피크 전이로 인해 기존의 GaN 기판 위에 성장된 InGaN/GaN 양자우물 구조에 비해 증가한다.
예를 들면, 약 1.5％의 상대적으로 큰 스트레인(strain)에 대해 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조는 기존의 InGaN/GaN 양자우물 구조에 비해 높은 자발방출을 나타낸다.
다른 한편으로 약 0.74％의 작은 스트레인을 가진 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조는 기존의 InGaN/GaN 양자우물 구조보다 낮은 자발방출을 나타낸다. 이것은 더 낮은 스트레인을 갖는 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조가 더 두꺼운 양자우물을 필요로 하므로 작은 Quasi-Fermi 준위 분리를 나타내기 때문이다.
예를 들면, 약 0.74％와 1.5％의 스트레인을 갖는 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조는 Quasi-Fermi 준위 분리가 각각 약 0.216eV와 0.293eV인 반면, 기존의 InGaN/GaN 양자우물 구조는 약 0.281eV를 나타낸다.
도 6은 본 발명의 다른 실시예에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자를 도시하고 있다.
기판(200) 상에 버퍼층(210), n형 질화물 반도체층(220), 활성층(230) 및 p형 질화물 반도체층(240)이 순차적으로 적층되어 있고 n-전극(260)과 p-전극(250)이 구비되어 있다. 한편, p 오믹접촉 금속을 전도성 방열판(270)에 접합시킨다. 한편, n형 ZnO 기판에 투명한 n 오믹접촉 금속을 형성하여 p 오믹접촉 금속이 동시에 반사거울 역할을 하도록 하여 ZnO 기판 쪽으로 광을 추출하는 수직구조 발광다이오드 구조를 가질 수 있다.
도 7은 본 발명의 다른 실시예에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자를 도시하고 있다. 도 7을 참조하면, 기판(300) 상에 버퍼층(310), n형 질화물 반도체층(320), 활성층(330) 및 p형 질화물 반도체층(360)이 순차적으로 적층되어 있고 n-전극(370)과 p-전극(380)이 구비되어 있다. p 형 클래드 바깥 또는 n형 클래드 바깥 어느 한쪽, 또는 양쪽에 분포궤환 반사층(330,350; Distributed Bragg Reflector)을 형성하여 광 추출효율 및 추출광의 순도를 높이도록 한 수직공진 발광다이오드 구조를 도시하고 있다.
도 8은 본 발명의 다른 실시예에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자를 도시하고 있다. 도 8을 참조하면, 기판(400) 상에 버퍼층(410), n형 질화물 반도체층(420), 활성층(430) 및 p형 질화물 반도체층(440)이 순차적으로 적층되어 있고 n-전극(470)과 p-전극(460)이 구비되어 있다. 한편, 광 추출효율을 높이기 위해 p형 질화물 반도체층(440)의 광 추출 면에 주기적인 광자결정, 마이크로 렌즈 또는 인위적인 표면 거칠기를 갖도록 구성한다.
전술한 본 발명에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
도 1은 종래의 InGaN/GaN 양자우물 구조를 갖는 발광다이오드를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자를 설명하기 위한 단면도이다.
도 3a 및 도 3b는 본 발명의 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조와 기존의 InGaN/GaN 양자우물 구조에 대한 530nm의 C1-HH1 천이 파장을 얻기 위해 양자우물 두께에 따른 우물내의 인듐 조성 및 압축 스트레인을 각각 나타낸 그래프이다.
도 4는 본 발명의 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조와 기존의 InGaN/GaN 양자우물 구조에 대한 530nm의 동작파장에서 주어진 스트레인에서의 캐리어 밀도에 따른 피크 파장을 나타낸 그래프이다.
도 5a 및 도 5b는 본 발명의 스트레인 보상 하이브리드 InGaN/InGaN/ZnO 양자우물 구조와 기존의 InGaN/GaN 양자우물 구조에 대한 in-plane 파벡터(wave vector), kⅡ에 따른 광 매트릭스 엘리먼트(matrix element)의 변화 및 주어진 스트레인에서의 파장에 따른 자발방출율의 변화를 각각 나타낸 그래프이다.
도 6 내지 도 8은 본 발명의 다른 실시예에 따른 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 들을 도시하고 있다.

Claims (14)

  1. ZnO 계열 기판 상에 형성된 n형 질화물 반도체층;
    상기 n형 질화물 반도체층 상의 소정 영역에 형성되며, 적어도 하나의 압축 스트레인을 갖는 InGaN 양자우물층과 인장 스트레인을 갖는 InGaN 장벽층이 교대로 증착된 스트레인 보상 하이브리드 양자우물 구조의 활성층; 및
    상기 활성층 상에 형성된 p형 질화물 반도체층을 구비하는 반도체 발광소자.
  2. 제1 항에 있어서,
    상기 기판과 상기 n형 질화물 반도체층 사이에 버퍼층이 더 형성된 것을 특징으로 하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자.
  3. 제1 항에 있어서,
    상기 p형 및 n형 질화물 반도체층에 각각 접속되는 p형 및 n형 전극을 포함하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자.
  4. 제1 항에 있어서,
    상기 InGaN 양자우물층의 인듐 조성을 0.16보다 크게 하여 압축 스트레인이 걸리도록 하고 상기 InGaN 장벽층의 인듐 조성은 0.16보다 작게 하여 인장스트레인이 걸리도록 하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소 자.
  5. 제1 항에 있어서,
    상기 ZnO 계열 기판에 투명한 n형 전극이 형성되고, p형 질화물 반도체층에는 거울 역할을 하는 p형 전극을 형성하여 상기 ZnO 계열 기판 쪽으로 광을 추출하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자.
  6. 제1 항에 있어서,
    상기 활성층과 상기 p형 질화물 반도체층은 메사 식각되어 그 일부 영역이 제거됨으로써 n형 전극과 p형 전극이 형성된 구조인 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자.
  7. 제1 항에 있어서,
    상기 n형 질화물 반도체층과 상기 p형 질화물 반도체층 중 적어도 하나에 접속되는 분포궤환 반사층을 더 구비하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자.
  8. 제1 항에 있어서,
    상기 p형 질화물 반도체층의 광 추출 면에 주기적인 광자결정, 마이크로 렌즈 또는 인위적인 표면 거칠기를 갖는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자.
  9. (a) ZnO 계열 기판 상에 n형 질화물 반도체층을 형성하는 단계;
    (b) 상기 n형 질화물 반도체층 상에 적어도 하나의 압축 스트레인을 갖는 InGaN 양자우물층과 인장 스트레인을 갖는 InGaN 장벽층이 교대로 증착된 스트레인 보상 하이브리드 양자우물 구조의 활성층을 형성하는 단계; 및
    (c) 상기 활성층 위에 p형 질화물 반도체층을 형성하는 단계를 포함하는 반도체 발광소자의 제조방법.
  10. 제9 항에 있어서,
    (d) 상기 p형 질화물 반도체층 및 상기 활성층의 일부를 메사 식각하여 상기 n형 질화물 반도체층의 일부를 드러내는 단계; 및
    (e) 상기 p형 및 n형 질화물 반도체층에 각각 접속되는 p형 및 n형 전극을 형성하는 단계를 더 포함하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자의 제조방법.
  11. 제9 항에 있어서,
    상기 기판과 상기 n형 질화물 반도체층 사이에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자의 제조방법.
  12. 제9 항에 있어서,
    상기 ZnO 계열 기판에 투명한 n형 전극을 형성하고, p형 질화물 반도체층에는 거울 역할을 하는 p형 전극을 형성하는 단계를 포함하여 상기 ZnO 계열 기판 쪽으로 광을 추출하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자의 제조방법.
  13. 제9 항에 있어서,
    상기 n형 질화물 반도체층과 상기 p형 질화물 반도체층 중 적어도 하나에 접속되는 분포궤환 반사층을 형성하는 단계를 더 구비하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자의 제조방법.
  14. 제9 항에 있어서,
    상기 p형 질화물 반도체층의 광 추출 면에 주기적인 광자결정, 마이크로 렌즈 또는 인위적인 표면 거칠기를 형성하는 단계를 더 구비하는 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자의 제조방법.
KR1020080092607A 2008-09-22 2008-09-22 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법 KR20100033644A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080092607A KR20100033644A (ko) 2008-09-22 2008-09-22 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080092607A KR20100033644A (ko) 2008-09-22 2008-09-22 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100033644A true KR20100033644A (ko) 2010-03-31

Family

ID=42182447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080092607A KR20100033644A (ko) 2008-09-22 2008-09-22 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100033644A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013116622A1 (en) * 2012-02-01 2013-08-08 Sensor Electronic Technology, Inc. Epitaxy technique for reducing threading dislocations in stressed semiconductor compounds
KR101309506B1 (ko) * 2011-12-20 2013-09-23 (재)한국나노기술원 질화물계 반도체 발광소자 및 제조 방법
US9831382B2 (en) 2011-12-03 2017-11-28 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10158044B2 (en) 2011-12-03 2018-12-18 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10490697B2 (en) 2011-12-03 2019-11-26 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
CN116960248A (zh) * 2023-09-15 2023-10-27 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831382B2 (en) 2011-12-03 2017-11-28 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10158044B2 (en) 2011-12-03 2018-12-18 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10490697B2 (en) 2011-12-03 2019-11-26 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
KR101309506B1 (ko) * 2011-12-20 2013-09-23 (재)한국나노기술원 질화물계 반도체 발광소자 및 제조 방법
WO2013116622A1 (en) * 2012-02-01 2013-08-08 Sensor Electronic Technology, Inc. Epitaxy technique for reducing threading dislocations in stressed semiconductor compounds
US10211048B2 (en) 2012-02-01 2019-02-19 Sensor Electronic Technology, Inc. Epitaxy technique for reducing threading dislocations in stressed semiconductor compounds
CN116960248A (zh) * 2023-09-15 2023-10-27 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法
CN116960248B (zh) * 2023-09-15 2024-01-19 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法

Similar Documents

Publication Publication Date Title
JP5305277B2 (ja) 窒化物系発光素子
US7868316B2 (en) Nitride semiconductor device
US8178373B2 (en) Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
TWI374551B (en) Iii-nitride light-emitting devices with improved high-current efficiency
US8093606B2 (en) Nitride semiconductor light emitting device
TWI451591B (zh) 以氮化物為主之發光裝置
JP2014197704A (ja) 発光デバイスおよび発光デバイスの作製方法
KR100770441B1 (ko) 질화물 반도체 발광소자
US9853182B2 (en) Gallium nitride-based light emitting diode
JP2011517098A (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎベースの発光ダイオードの製造のための方法
CN105103309A (zh) 紫外发光器件
KR20100033644A (ko) 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법
US8227819B2 (en) Thin p-type gallium nitride and aluminum gallium nitride electron-blocking layer free gallium nitride-based light emitting diodes
KR20130022815A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101507130B1 (ko) 초격자층을 갖는 발광 다이오드
KR101360964B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR101117484B1 (ko) 반도체 발광소자
KR101198759B1 (ko) 질화물계 발광 소자
KR101313645B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN105161583A (zh) 氮化嫁基紫外半导体发光二极管及其制作方法
KR102302320B1 (ko) 발광 소자
JP4084787B2 (ja) 窒化ガリウム系発光ダイオード
KR101198761B1 (ko) 질화물계 발광 소자
KR100857796B1 (ko) 질화물계 발광 소자
KR101199796B1 (ko) 질화물계 반도체 발광소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application