JP5287406B2 - Ｉｉｉ族窒化物半導体の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体の製造方法 Download PDF

Info

Publication number
JP5287406B2
JP5287406B2 JP2009071868A JP2009071868A JP5287406B2 JP 5287406 B2 JP5287406 B2 JP 5287406B2 JP 2009071868 A JP2009071868 A JP 2009071868A JP 2009071868 A JP2009071868 A JP 2009071868A JP 5287406 B2 JP5287406 B2 JP 5287406B2
Authority
JP
Japan
Prior art keywords
layer
gan layer
nitride semiconductor
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009071868A
Other languages
English (en)
Other versions
JP2010225881A (ja
Inventor
浩司 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009071868A priority Critical patent/JP5287406B2/ja
Priority to US12/659,173 priority patent/US8465997B2/en
Priority to CN2010101351948A priority patent/CN101847577B/zh
Publication of JP2010225881A publication Critical patent/JP2010225881A/ja
Application granted granted Critical
Publication of JP5287406B2 publication Critical patent/JP5287406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

本発明は、貫通転位の少ない高品質なIII 族窒化物半導体結晶を製造する方法に関する。
ＧａＮなどのIII 族窒化物半導体は、発光ダイオードや半導体レーザの材料として用いられており、近年は高周波デバイス、パワーデバイスなどの材料としても期待されている。
III 族窒化物半導体の結晶成長にはサファイアなどの異種基板が広く用いられているが、格子定数が異なることから、III 族窒化物半導体結晶に多くの貫通転位を生じさせる。この貫通転位は電流のリークを増大させ、発光素子においては発光効率を低下させることになる。
そこで貫通転位を減少させて良質なIII 族窒化物半導体結晶を得るための技術が検討されており、その１つとして、たとえば特許文献１に記載の方法がある。特許文献１には、アンチサーファクタントであるＳｉをドープして３次元成長を誘起することで、III 族窒化物半導体を島状に成長させ、その後Ｓｉドープ量を減らす、もしくはノンドープとすることで２次元成長を誘起して島同士の合体を促進させることにより、貫通転位を減少させる技術が示されている。
特開２００３−１７４２０
しかし、ＳｉをドープしてIII 族窒化物半導体を３次元成長させると、Ｓｉのドープ量が多いほど結晶品質は改善するが、III 族窒化物半導体表面にピットなどが生じて平坦性が悪くなり、デバイス作製に適さなくなる。そのため、表面を平坦化するには、ノンドープのIII 族窒化物半導体層を５μｍ以上と厚く成長させなければならなかった。
そこで本発明の目的は、平坦性が高く良質なIII 族窒化物半導体を、厚くせずに得るこである。
第１の発明は、基板上にバッファ層を介してIII 族窒化物半導体から成る複数の層を形成するIII 族窒化物半導体の製造方法において、ＭＯＣＶＤ法により、アンチサーファクタントをドープしながら、III 族窒化物半導体の横方向の成長を抑制して縦方向の成長を促進させることで、当該III 族窒化物半導体の３次元成長を促進させて、厚さ２μｍ以下の第１層を形成する第１層形成工程と、第１層上に、ＭＯＣＶＤ法により、サーファクタントのドープ量を調整して、III 族窒化物半導体の縦方向の成長を抑制して横方向の成長を促進させて、当該III 族窒化物半導体の２次元成長を促進させることで、結晶性および表面平坦性の制御された第２層を形成する第２層形成工程と、第１層形成工程と、第２層形成工程とを１対の工程として、複数対の工程を繰り返して、III 族窒化物半導体から成る複数の層を形成する繰返工程とを有し、最初に形成される第１層はバッファ層上に成長されることを特徴とするIII 族窒化物半導体の製造方法である。
本発明において、III 族窒化物半導体とは、一般式Ａｌx Ｇａy Ｉｎz Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される化合物半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第１３族元素であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。
また、本発明にいうサーファクタントとは、結晶成長において縦方向（基板主面に垂直な方向）の成長を抑制して横方向（基板主面に平行な方向）の成長を促進し、２次元成長を誘起する不純物であり、アンチサーファクタントとは、結晶成長において横方向の成長を抑制して縦方向の成長を促進し、３次元成長を誘起する不純物である。III 族窒化物半導体に対してサーファクタントとして作用する不純物は、Ｍｇなどのｐ型不純物であり、アンチサーファクタントとして作用する不純物は、Ｓｉなどのｎ型不純物である。このような不純物のサーファクタント、アンチサーファクタントとしての作用は、通常、不純物濃度が高いほど強くなる。
サーファクタント、アンチサーファクタントの濃度は一定である必要はなく、厚さ方向に濃度勾配を持たせてもよい。たとえば、結晶成長が進むのに従いアンチサーファクタントの量を減らすことで、徐々に３次元成長性を弱めていってもよいし、結晶成長が進むのに従いサーファクタントの量を増やすことで、徐々に２次元成長性を強めていってもよい。
サーファクタントとしてＭｇをドープする場合は、第２層のＭｇ濃度を１×１０17〜１×１０20／ｃｍ3 とすることが望ましく、アンチサーファクタントとしてＳｉをドープする場合は、第１層のＳｉ濃度を１×１０18〜１×１０20／ｃｍ3 とすることが望ましい。Ｍｇ濃度、Ｓｉ濃度がこれらの範囲よりも低いと、サーファクタント、アンチサーファクタントとしての作用が弱いので望ましくなく、Ｍｇ濃度、Ｓｉ濃度がこれらの範囲よりも高いと、結晶性が悪化してしまうため望ましくない。
第１層の厚さは０．１〜１μｍとすることがより望ましい。貫通転位をより低減することができる。また、第２層は０．１μｍ以上とすることが望ましい。第２層表面の平坦性をより高めることができる。
また、基板には、サファイア、ＳｉＣ、スピネル、Ｓｉなどの異種基板の他、ＧａＮなどのIII 族窒化物半導体基板を用いることができ、III 族窒化物半導体を結晶成長させる側の基板表面に凹凸加工が施されていてもよい。
本発明では、第２層上に、さらに第１層と第２層を交互に１回以上繰り返して形成しているので、貫通転位をさらに軽減させることができ、より高品質なIII 族窒化物半導体を得ることができる。
第２の発明は、第１の発明において、アンチサーファクタントは、Ｓｉであることを特徴とするIII 族窒化物半導体の製造方法である。
第３の発明は、第２の発明において、第１層のＳｉ濃度は、１×１０18〜１×１０20／ｃｍ3 であることを特徴とするIII 族窒化物半導体の製造方法である。
第４の発明は、第１から第３の発明において、サーファクタントは、Ｍｇであることを特徴とするIII 族窒化物半導体の製造方法である。
第５の発明は、第４の発明において、Ｍｇ濃度は、１×１０17〜１×１０20／ｃｍ3 であることを特徴とするIII 族窒化物半導体の製造方法である。
第６の発明は、第１の発明から第５の発明において、基板は、前記バッファ層が形成される側の表面に凹凸が設けられていることを特徴とするIII 族窒化物半導体の製造方法である。
第７の発明は、第１の発明から第６の発明において、第１層および第２層はＧａＮであることを特徴とするIII 族窒化物半導体の製造方法である。
第８の発明は、第１の発明から第７の発明において、第１層および第２層は、同一の成長条件で形成することを特徴とするIII 族窒化物半導体の製造方法である。ここでいう同一の成長条件とは、サーファクタントやアンチサーファクタントの種類、ドープの有無、ドープ量以外の成長条件を同一とすることを意味するものであり、たとえば成長温度や成長圧力、キャリアガスなどの条件である。
［出願当初の記載］
上記の発明とは、別に、以下の発明が明細書には記載されている。
第１の特徴は、基板上にバッファ層を介してアンチサーファクタントがドープされたIII 族窒化物半導体からなる厚さ２μｍ以下の第１層をＭＯＣＶＤ法により形成する工程と、第１層上に、III 族窒化物半導体からなる第２層を、ＭＯＣＶＤ法により形成する工程と、を有し、第２層へのサーファクタントまたはアンチサーファクタントのドープ量を調整することにより、第２層の結晶性および表面平坦性を制御する、ことを特徴とするIII 族窒化物半導体の製造方法である。
第２の特徴は、第１の特徴において、第２層は、第１層よりも低濃度のアンチサーファクタントがドープされた、またはノンドープのIII 族窒化物半導体である、ことを特徴とするIII 族窒化物半導体の製造方法である。
第３の特徴は、第１の特徴において、第２層は、サーファクタントがドープされたIII 族窒化物半導体である、ことを特徴とするIII 族窒化物半導体の製造方法である。
第４の特徴は、第１の特徴において、第２層を形成する工程は、第１層上にノンドープのIII 族窒化物半導体からなる第３層を形成する工程と、第３層上にサーファクタントがドープされたIII 族窒化物半導体からなる第４層を形成する工程である、ことを特徴とするIII 族窒化物半導体の製造方法である。
第５の特徴は、第１の特徴において、第２層を形成する工程は、第１層上にサーファクタントがドープされたIII 族窒化物半導体からなる第５層を形成する工程と、第５層上にノンドープのIII 族窒化物半導体からなる第６層を形成する工程である、ことを特徴とするIII 族窒化物半導体の製造方法である。
第６の特徴は、基板上にバッファ層を介してノンドープのIII 族窒化物半導体からなる厚さ２μｍ以下の第１層をＭＯＣＶＤ法により形成する工程と、第１層上に、サーファクタントがドープされたIII 族窒化物半導体からなる第２層を、ＭＯＣＶＤ法により形成する工程と、を有することを特徴とするIII 族窒化物半導体の製造方法である。
また、本特徴にいうノンドープとは、サーファクタントとして作用する不純物、アンチサーファクタントとして作用する不純物のどちらもドープしないことを意味するものであり、サーファクタント、アンチサーファクタントのいずれにも作用しない不純物については、ドープされてもかまわない。また、第１の特徴にいうドープ量の調整は、ノンドープとすることをも含むものである。
第７の特徴は、第１の特徴、第３の特徴から第５の特徴において、アンチサーファクタントはＳｉであり、サーファクタントはＭｇであることを特徴とするIII 族窒化物半導体の製造方法である。
第８の特徴は、第７の特徴において、第１層のＳｉ濃度は、１×１０18〜１×１０20／ｃｍ3 であり、Ｍｇ濃度は、１×１０17〜１×１０20／ｃｍ3 であることを特徴とするIII 族窒化物半導体の製造方法である。
第９の特徴は、第１の特徴から第８の特徴において、第２層上に、第１層と第２層を交互に１回以上繰り返して積層させる工程をさらに有する、ことを特徴とするIII 族窒化物半導体の製造方法である。
第１０の特徴は、第１の特徴から第９の特徴において、基板は、第１層側の表面に凹凸が設けられていることを特徴とするIII 族窒化物半導体の製造方法である。
第１１の特徴は、第１の特徴から第１０の特徴において、第１層および第２層はＧａＮであることを特徴とするIII 族窒化物半導体の製造方法である。
第１２の特徴は、第１の特徴から第１１の特徴において、第１層および第２層は、同一の成長条件で形成することを特徴とするIII 族窒化物半導体の製造方法である。ここでいう同一の成長条件とは、サーファクタントやアンチサーファクタントの種類、ドープの有無、ドープ量以外の成長条件を同一とすることを意味するものであり、たとえば成長温度や成長圧力、キャリアガスなどの条件である。
本発明によると、ドーパントの制御によって、結晶成長のモードを３次元成長から２次元成長へと移行させることができ、貫通転位の少ない良質なIII 族窒化物半導体結晶を簡便に得ることができる。また、３次元成長させる層の厚さを２μｍ以下に抑えているため、平坦性の高いIII 族窒化物半導体結晶を得ることができる。
また、アンチサーファクタントとして従来よりIII 族窒化物半導体のｎ型ドーパントとして用いられているＳｉを用いることができ、サーファクタントとして従来よりIII 族窒化物半導体のｐ型ドーパントとして用いられているＭｇを用いることができる。そのため、既存のIII 族窒化物半導体の製造プロセスとの整合性が高い。また、アンチサーファクタントとしてＳｉを用いる場合にＳｉ濃度を１×１０18〜１×１０20／ｃｍ3 とし、サーファクタントとしてＭｇを用いる場合にＭｇ濃度を１×１０17〜１×１０20／ｃｍ3 とすれば、III 族窒化物半導体の結晶性、表面平坦性をより高めることができる。
また、第１層と第２層を繰り返し積層しているので、III 族窒化物半導体の結晶性をさらに向上させることができる。
また、基板として凹凸加工が施されたものを使用する場合においても、本発明によると平坦性の高いIII 族窒化物半導体結晶を得ることができる。
また、本発明において、第１層、第２層にはＧａＮを用いることができる。
また、本発明において、第１層および第２層の成長条件を同一とすれば、ドーパントの制御のみによって第２層の結晶性、平坦性を制御することができ、製造工程を簡素化することができる。
実施例１の試料の製造工程を示した図。 実施例２の試料の構成を示した図。 実施例３の試料の構成を示した図。 実施例４の試料の構成を示した図。 実施例５の試料の構成を示した図。 実施例６の試料の構成を示した図。 実施例７の試料の構成を示した図。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
本発明に係る実施例１の試料を以下の製造方法により作製した。まず、表面に加工が施されていない平坦なサファイア基板１０を用意し、水素雰囲気中で加熱してクリーニングを行い、サファイア基板１０表面の付着物を除去した。そして、サファイア基板１０の表面に、ＡｌＮからなるバッファ層（図示しない）を介して、ＳｉをドープしたＧａＮ層１１（本発明の第１層に相当）をＭＯＣＶＤ法によって形成した（図１（ａ））。ＧａＮ層１１のＳｉ濃度は１×１０18〜１×１０20／ｃｍ3 とし、厚さは１μｍとした。キャリアガスには水素と窒素を用い、窒素源にはアンモニア、Ｇａ源にはＴＭＧ（トリメチルガリウム）、ドーパントガスにはＳｉＨ4 （シラン）を用いた。成長温度、圧力などの成長条件は、従来よりIII 族窒化物半導体の結晶成長において用いられている条件でよく、たとえば成長温度は９００〜１３００℃、圧力は常圧である。
Ｓｉはｎ型ドーパントとして作用するだけでなく、ＧａＮ層１１を３次元成長させるアンチサーファクタントとしても作用する。そのため、ＧａＮ層１１の成長初期にはサファイア基板１０表面に多数の島状に結晶核が発生し、これら結晶核が３次元的に成長していき、次第に結晶核同士が合体していく。この結晶核が合体する過程で、貫通転位は屈曲させられるため、ＧａＮ層１１の結晶成長とともに次第に貫通転位は減少していく。
なお、ＧａＮ層１１のＳｉ濃度を１×１０18〜１×１０20／ｃｍ3 としたのは、１×１０18／ｃｍ3 よりも濃度が低いとアンチサーファクタントとしての作用が弱すぎるため望ましくなく、１×１０20／ｃｍ3 よりも濃度が高いと結晶性が悪化してしまうからである。また、Ｓｉ濃度が高いほどＧａＮ層１１の結晶性はよくなるが、平坦性は逆に低くなる傾向にある。
続いて、シランの供給を停止してＣｐ2 Ｍｇ（ビスシクロペンタジエニルマグネシウム）を供給することで、ＧａＮ層１１上に、ＭｇがドープされたＧａＮ層１２（本発明の第２層に相当）をＭＯＣＶＤ法によって形成した（図１（ｂ））。このＧａＮ層１２の形成において、温度、圧力等の成長条件については変更せず、ドーパントの種類、量以外はＧａＮ層１１形成時と同様の成長条件とした。また、Ｍｇ濃度は７×１０19／ｃｍ3 とし、厚さは１．３μｍとした。
ＧａＮ層１１上にＭｇドープのＧａＮ層１２を形成したのは以下の理由による。ＧａＮ層１１は３次元成長であるため、表面の平坦性が悪い。そこで、サーファクタントとして作用するＭｇをドープしてＧａＮ層１２を形成することにより、結晶成長のモードを３次元成長から２次元成長へと移行させている。これにより、貫通転位をさらに減少させてＧａＮ層１２の結晶性がより高められるとともに、表面平坦性が高められている。
なお、ＧａＮ層１１の厚さを１μｍとしたが、ＧａＮ層１１の厚さは２μｍ以下であればよい。これよりも厚くするとＧａＮ層１１の平坦性が悪化しすぎてしまい、ＧａＮ層１２を形成しても平坦性を十分に高めることができないためである。
また、ＧａＮ層１２のＭｇ濃度を７×１０19／ｃｍ3 としたが、ＧａＮ層１２のＭｇ濃度は１×１０17〜１×１０20／ｃｍ3 であればよい。１×１０17／ｃｍ3 よりも濃度が低いとサーファクタントとしての作用が弱すぎるためであり、１×１０20／ｃｍ3 よりも濃度が高いと結晶性が悪化してしまうからである。
ＧａＮ層１１のＳｉ濃度を１．０９×１０19／ｃｍ3 とした実施例１の試料１Ａを作製し、ＧａＮ１２のｃ面の結晶性、およびＧａＮ層１２の表面平坦性を、比較例１、２の試料と比較した。比較例１の試料は、サファイア基板１０上に、ＧａＮ層１１とＧａＮ層１２の厚さの合計に等しい２．３μｍの厚さでＳｉ濃度が６×１０18／ｃｍ3 のＧａＮ層を、温度、圧力等の成長条件をＧａＮ層１１、ＧａＮ層１２の形成時と同様としてＭＯＣＶＤ法によって形成した構造である。比較例２の試料は、サファイア基板１０上に、２．３μｍの厚さでＳｉ濃度がＧａＮ層１１と等しい１．０９×１０19／ｃｍ3 のＧａＮ層を、温度、圧力等の成長条件をＧａＮ層１１、ＧａＮ層１２の形成時と同様としてＭＯＣＶＤ法によって形成した構造である。結晶性はＸ線ロッキングカープ半値幅により評価した。
実施例１の試料１ＡのＧａＮ層１２、および比較例１の試料のＧａＮ層は、表面が平坦であったが、比較例２の試料のＧａＮ層は、表面が荒れていて平坦性が低かった。また、ＧａＮ層１２ｃ面のＸ線ロッキングカープ半値幅（比較例１の試料のＧａＮ層ｃ面のＸ線ロッキングカープ半値幅を１として規格化した値、以下において同様）は、０．６６、比較例２の試料のＧａＮ層ｃ面のＸ線ロッキングカープ半値幅は、０．９５であった。すなわち、試料１ＡのＧａＮ層１２は、比較例１、２のＧａＮ層よりも良質な結晶であった。
また、ＧａＮ層１１のＳｉ濃度を１．４１×１０19／ｃｍ3 とした実施例１の試料１Ｂを作製し、ＧａＮ層１２ｃ面の結晶性、およびＧａＮ層１２の表面平坦性を、比較例１、２の試料と比較した。試料１ＢのＧａＮ層１２もまた、表面が平坦であった。また、ＧａＮ層１２ｃ面のＸ線ロッキングカープ半値幅は、０．８４であり、比較例１、２のＧａＮ層よりも良質な結晶であった。
なお、さらに貫通転位を減少させ、表面の平坦性を高めるためには、ＧａＮ層１１の厚さを０．１〜１μｍ、Ｓｉ濃度を８×１０18〜１×１０20／ｃｍ3 とし、ＧａＮ層１２の厚さを０．１〜１μｍ、Ｍｇ濃度を１×１０19〜１×１０20／ｃｍ3 とすることが望ましい。
また、Ｓｉ濃度やＭｇ濃度は厚さ方向に一定でなくともよい。たとえば、ＧａＮ層１１のＳｉ濃度をＧａＮ層１２側に向かって連続的または階段的に減少させ、ＧａＮ層１２のＭｇ濃度をＧａＮ層１１側に向かって連続的または階段的に減少させれば、結晶成長のモードを３次元成長から２次元成長へと徐々に移行させることができる。
実施例１におけるＧａＮ層１２に替えて、圧力、温度などの成長条件をＧａＮ層１２と同一としたノンドープのＧａＮ層２２を形成した以外は実施例１と同様にして実施例２の試料を作製した（図２参照）。ノンドープのＧａＮ層２２の結晶成長は、やや縦方向が支配的であるが、ＳｉをドープしたＧａＮ層１１に比べると３次元成長性は低い。したがって、ＳｉドープのＧａＮ層１１、ノンドープのＧａＮ層２２の順に積層させることで結晶成長のモードを３次元成長から弱い３次元成長へと移行させることができる。その結果、ＧａＮ層２２の貫通転位を減少させ、表面の平坦性を高めることができる。
ＧａＮ層１１のＳｉ濃度を１．０９×１０19／ｃｍ3 とした実施例２の試料２Ａを作製し、ＧａＮ層２２のｃ面の結晶性を評価したところ、ＧａＮ層２２ｃ面のＸ線ロッキングカープ半値幅は０．９０であり、比較例１、２のＧａＮ層よりも良質な結晶であることがわかった。また、試料２ＡのＧａＮ層２２の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
また、ＧａＮ層１１のＳｉ濃度を１．４１×１０19／ｃｍ3 とした実施例２の試料２Ｂを作製し、ＧａＮ層２２ｃ面の結晶性を評価したところ、試料２ＢのＧａＮ層２２ｃ面のＸ線ロッキングカープ半値幅は０．８３であり、比較例１、２のＧａＮ層、および実施例２の試料２ＡのＧａＮ層２２よりも良質な結晶であることがわかった。また、試料２ＢのＧａＮ層２２の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
実施例１におけるＧａＮ層１２に替えて、圧力、温度などの成長条件をＧａＮ層１２と同一とした、Ｓｉ濃度がＧａＮ層１１よりも低いＳｉドープのＧａＮ層３２を形成した以外は実施例１と同様にして実施例２の試料を作製した（図３参照）。ＧａＮ層３２の結晶成長は、ＧａＮ層３２よりもＳｉ濃度が高いＧａＮ層１１に比べると３次元成長性は低い。したがって、ＳｉドープのＧａＮ層１１、Ｓｉ濃度がＧａＮ層１１よりも低いＧａＮ層３２の順に積層させることで結晶成長のモードを３次元成長からより弱い３次元成長へと移行させることができる。その結果、ＧａＮ層３２の貫通転位を減少させ、表面の平坦性を高めることができる。
ＧａＮ層１１のＳｉ濃度を１．０９×１０19／ｃｍ3 、ＧａＮ層３２のＳｉ濃度を２．３×１０18／ｃｍ3 とした実施例３の試料３Ａを作製し、ＧａＮ層３２のｃ面の結晶性を評価したところ、ＧａＮ層３２ｃ面のＸ線ロッキングカープ半値幅は０．８９であり、比較例１、２のＧａＮ層よりも良質な結晶であることがわかった。また、ＧａＮ層３２の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
また、ＧａＮ層１１のＳｉ濃度を１．４１×１０19／ｃｍ3 、ＧａＮ層３２のＳｉ濃度を２．３×１０18／ｃｍ3 とした実施例３の試料３Ｂを作製し、ＧａＮ層３２のｃ面の結晶性を評価したところ、ＧａＮ層３２ｃ面のＸ線ロッキングカープ半値幅は０．７４であり、比較例１、２のＧａＮ層および実施例２の試料３ＡのＧａＮ層３２よりも良質な結晶であることがわかった。また、試料３ＢのＧａＮ層３２の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
実施例１におけるＧａＮ層１２に替えて、ＧａＮ層１１上にノンドープのＧａＮ層４２、ＧａＮ層４２上にＭｇドープのＧａＮ層４３とする構成の実施例４の試料を作製した（図４参照）。ＧａＮ層４２、４３の圧力、温度などの成長条件はＧａＮ層１２と同様である。ＧａＮ層４２、４３の合計の厚さは、ＧａＮ層１２と同じ１．３μｍである。また、ＧａＮ層４３のＭｇ濃度は、ＧａＮ層１２と同じ７×１０19／ｃｍ3 である。ＧａＮ層４２は、本発明の第３層に相当し、ＧａＮ層４３は、本発明の第４層に相当するものである。
ＧａＮ層４２はノンドープであるため、その結晶成長は弱い３次元成長性を示し、ＧａＮ層４３はＭｇドープであるため、その結晶成長は２次元成長性を示す。したがって、ＳｉドープのＧａＮ層１１、ノンドープのＧａＮ層４２、ＭｇドープのＧａＮ層４３の順に積層させることで結晶成長のモードを３次元成長、弱い３次元成長、２次元成長と順に移行させることができる。その結果、ＧａＮ層４３の貫通転位を減少させ、表面の平坦性を高めることができる。
ＧａＮ層１１のＳｉ濃度を１．０９×１０19／ｃｍ3 、ＧａＮ層４２の厚さを０．６５μｍ、ＧａＮ層４３の厚さを０．６５μｍとした実施例４の試料４Ａを作製し、ＧａＮ層４３のｃ面の結晶性を評価したところ、ＧａＮ層４３ｃ面のＸ線ロッキングカープ半値幅は０．８６であり、比較例１、２のＧａＮ層よりも良質な結晶であることがわかった。また、試料４ＡのＧａＮ層４３の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
また、ＧａＮ層１１のＳｉ濃度を１．０９×１０19／ｃｍ3 、ＧａＮ層４２の厚さを０．９μｍ、ＧａＮ層４３の厚さを０．４μｍとした実施例４の試料４Ｂを作製し、ＧａＮ層４３のｃ面の結晶性を評価したところ、ＧａＮ層４３ｃ面のＸ線ロッキングカープ半値幅は０．８８であり、比較例１、２のＧａＮ層よりも良質な結晶であることがわかった。また、試料４ＢのＧａＮ層４３の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
また、ＧａＮ層１１のＳｉ濃度を１．４１×１０19／ｃｍ3 、ＧａＮ層４２の厚さを０．９μｍ、ＧａＮ層４３の厚さを０．４μｍとした実施例４の試料４Ｃを作製し、ＧａＮ層４３のｃ面の結晶性を評価したところ、ＧａＮ層４３ｃ面のＸ線ロッキングカープ半値幅は０．８５であり、比較例１、２のＧａＮ層および試料４Ａ、４ＢのＧａＮ層４３よりも良質な結晶であることがわかった。また、試料４ＣのＧａＮ層４３の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
実施例１におけるＧａＮ層１２に替えて、ＧａＮ層１１上にＭｇドープのＧａＮ層５２、ＧａＮ層５２上にノンドープのＧａＮ層５３とする構成の実施例５の試料を作製した（図５参照）。ＧａＮ層５２、５３の圧力、温度などの成長条件はＧａＮ層１２と同様である。ＧａＮ層５２の厚さは０．４μｍ、ＧａＮ層５３の厚さは０．９μｍである。また、ＧａＮ層５２のＭｇ濃度は、ＧａＮ層１２と同じ７×１０19／ｃｍ3 である。ＧａＮ層５２は、本発明の第５層に相当し、ＧａＮ層５３は、本発明の第６層に相当するものである。
ＧａＮ層５２はＭｇドープであるため、その結晶成長は２次元成長性を示し、ＧａＮ層５３はノンドープであるため、その結晶成長は弱い３次元成長性を示す。したがって、ＳｉドープのＧａＮ層１１、ＭｇドープのＧａＮ層５２、ノンドープのＧａＮ層５３の順に積層させることで結晶成長のモードを３次元成長、２次元成長、弱い３次元成長と順に移行させることができる。その結果、ＧａＮ層５３の貫通転位を減少させ、表面の平坦性を高めることができる。
ＧａＮ層１１のＳｉ濃度を１．０９×１０19／ｃｍ3 とした実施例５の試料５Ａを作製し、ＧａＮ層５３のｃ面の結晶性を評価したところ、ＧａＮ層５３ｃ面のＸ線ロッキングカープ半値幅は０．９７であり、比較例１のＧａＮ層よりも良質な結晶であることがわかった。また、試料５ＡのＧａＮ層５３の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
また、ＧａＮ層１１のＳｉ濃度を１．４１×１０19／ｃｍ3 とした実施例５の試料５Ｂを作製し、ＧａＮ層５３のｃ面の結晶性を評価したところ、ＧａＮ層５３ｃ面のＸ線ロッキングカープ半値幅は０．８９であり、比較例１、２のＧａＮ層および試料５ＡのＧａＮ層５３よりも良質な結晶であることがわかった。また、試料５ＢのＧａＮ層５３の表面は比較例１の試料のＧａＮ層と同様に平坦であった。
実施例１におけるＧａＮ層１１に替えてノンドープのＧａＮ層６１とした以外は実施例１と同様にして実施例６の試料を作製した（図６参照）。ＧａＮ層６１の圧力、温度などの成長条件は、ＧａＮ層１１と同様である。ＭｇドープのＧａＮ層１２は、ノンドープのＧａＮ層３１に比べて２次元成長性が高い。したがって、ノンドープのＧａＮ層３１、ＭｇドープのＧａＮ層１２の順に積層させることで、結晶成長のモードを弱い３次元成長から２次元成長へと移行させることができる。その結果、ＧａＮ層１２の貫通転位を減少させ、表面の平坦性を高めることができる。
実施例１の試料のＧａＮ層１２上に、さらにＳｉドープのＧａＮ層７１とＭｇドープのＧａＮ層７２をＭＯＣＶＤ法によって積層させて実施例７の試料を作製した（図７参照）。ＧａＮ層７１の厚さ、Ｓｉ濃度はＧａＮ層１１と同様とし、ＧａＮ層７２の厚さ、Ｍｇ濃度はＧａＮ層１２と同様とした。また、ＧａＮ層７１、７２の温度、圧力などの成長条件はＧａＮ層１１、１２と同様の成長条件とした。ＧａＮ層１２に残留している貫通転位は、ＳｉをドープしたＧａＮ層７１の３次元成長によって減少する。また、ＧａＮ層７１の３次元成長によって表面の平坦性は悪化するが、ＧａＮ層７１上にＭｇをドープしたＧａＮ層７２を２次元成長させることによって表面の平坦性は回復する。その結果、ＧａＮ層７２は、ＧａＮ層１２に比べて貫通転位がさらに減少し、表面平坦性の高い良質な結晶となる。
なお、ＳｉドープのＧａＮ層７１とＭｇドープのＧａＮ層７２をさらに繰り返し積層させてもよい。また、実施例７に示した互いに繰り返し積層させる構成は、実施例２〜６においても適用することができる。たとえば、実施例２の試料のＧａＮ層２２上に、ＳｉドープのＧａＮ層とノンドープのＧａＮ層を繰り返し積層させてもよく、実施例６の試料のＧａＮ層１２上に、ノンドープのＧａＮ層とＭｇドープのＧａＮ層を繰り返し積層させてもよい。いずれの場合も貫通転位がさらに減少し、表面平坦性の高い良質な結晶を得られる。
いずれの実施例においても、サーファクタントとしてＭｇ、アンチサーファクタントとしてＳｉを用いているが、Ｍｇ以外のサーファクタント、Ｓｉ以外のアンチサーファクタントを用いてもよい。
また、いずれの実施例もＧａＮ結晶を製造するものであるが、本発明はＧａＮに限らずＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどの結晶を製造する場合にも適用することができ、貫通転位が少なく表面の平坦性が高い結晶を製造することができる。
また、いずれの実施例も、表面に凹凸加工が施されていない平坦なサファイア基板を用いたが、結晶成長させる側の表面に、ストライプ状、ドット状などの凹凸加工が施された基板を用いてもよい。そのような凹凸加工が施された基板上にIII 族窒化物半導体を成長させると、従来は表面の平坦なIII 族窒化物半導体結晶を得ることが難しかったが、本発明によれば表面平坦性の高いIII 族窒化物半導体結晶を得ることができる。また、サファイア以外にもＳｉＣ、スピネル、Ｓｉ、ＺｎＯ、ＧａＮなどの基板を用いてもよい。
また、いずれの実施例も、各ＧａＮ層の温度、圧力などの成長条件は同一としたが、各ＧａＮ層は温度や圧力を変えて形成してもよい。
本発明によって得られるIII 族窒化物半導体結晶は、発光素子などの半導体素子の作製などに利用することができる。
１０：サファイア基板
１１、１２、２２、３２、４２、４３、５２、５３、６１、７１、７２：ＧａＮ層

Claims (8)

  1. 基板上にバッファ層を介してIII 族窒化物半導体から成る複数の層を形成するIII 族窒化物半導体の製造方法において、
    ＭＯＣＶＤ法により、アンチサーファクタントをドープしながら、III 族窒化物半導体の横方向の成長を抑制して縦方向の成長を促進させることで、当該III 族窒化物半導体の３次元成長を促進させて、厚さ２μｍ以下の第１層を形成する第１層形成工程と、
    前記第１層上に、ＭＯＣＶＤ法により、サーファクタントのドープ量を調整して、III 族窒化物半導体の縦方向の成長を抑制して横方向の成長を促進させて、当該III 族窒化物半導体の２次元成長を促進させることで、結晶性および表面平坦性の制御された第２層を形成する第２層形成工程と、
    前記第１層形成工程と、前記第２層形成工程とを１対の工程として、複数対の工程を繰り返して、III 族窒化物半導体から成る複数の層を形成する繰返工程とを有し、
    最初に形成される前記第１層は前記バッファ層上に成長される
    ことを特徴とするIII 族窒化物半導体の製造方法。
  2. 前記アンチサーファクタントは、Ｓｉであることを特徴とする請求項１に記載のIII 族窒化物半導体の製造方法。
  3. 前記第１層のＳｉ濃度は、１×１０18〜１×１０20／ｃｍ3 であることを特徴とする請求項２に記載のIII 族窒化物半導体の製造方法。
  4. 前記サーファクタントは、Ｍｇであることを特徴とする請求項１ないし請求項３のいずれか１項に記載のIII 族窒化物半導体の製造方法。
  5. Ｍｇ濃度は、１×１０17〜１×１０20／ｃｍ3 であることを特徴とする請求項４に記載のIII 族窒化物半導体の製造方法。
  6. 前記基板は、前記バッファ層が形成される側の表面に凹凸が設けられていることを特徴とする請求項１ないし請求項５のいずれか１項に記載のIII 族窒化物半導体の製造方法。
  7. 前記第１層および前記第２層はＧａＮであることを特徴とする請求項１ないし請求項６のいずれか１項に記載のIII 族窒化物半導体の製造方法。
  8. 前記第１層および前記第２層は、同一の成長条件で形成することを特徴とする請求項１ないし請求項７のいずれか１項に記載のIII 族窒化物半導体の製造方法。
JP2009071868A 2009-03-24 2009-03-24 Ｉｉｉ族窒化物半導体の製造方法 Active JP5287406B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009071868A JP5287406B2 (ja) 2009-03-24 2009-03-24 Ｉｉｉ族窒化物半導体の製造方法
US12/659,173 US8465997B2 (en) 2009-03-24 2010-02-26 Manufacturing method of group III nitride semiconductor
CN2010101351948A CN101847577B (zh) 2009-03-24 2010-03-15 Ⅲ族氮化物半导体的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071868A JP5287406B2 (ja) 2009-03-24 2009-03-24 Ｉｉｉ族窒化物半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2010225881A JP2010225881A (ja) 2010-10-07
JP5287406B2 true JP5287406B2 (ja) 2013-09-11

Family

ID=42772135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071868A Active JP5287406B2 (ja) 2009-03-24 2009-03-24 Ｉｉｉ族窒化物半導体の製造方法

Country Status (3)

Country Link
US (1) US8465997B2 (ja)
JP (1) JP5287406B2 (ja)
CN (1) CN101847577B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094688A (ja) * 2010-10-27 2012-05-17 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
KR102148363B1 (ko) 2012-07-11 2020-08-27 루미리즈 홀딩 비.브이. Iii-질화물 구조체들에서의 나노파이프 결함들의 감소 또는 제거
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
WO2014065019A1 (ja) * 2012-10-22 2014-05-01 シャープ株式会社 窒化物半導体発光素子
JP6534993B2 (ja) * 2014-04-04 2019-06-26 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板
CN116487497B (zh) * 2023-06-25 2023-09-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JP3905935B2 (ja) * 1995-09-01 2007-04-18 株式会社東芝 半導体素子及び半導体素子の製造方法
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
JPH11126758A (ja) 1997-10-24 1999-05-11 Pioneer Electron Corp 半導体素子製造方法
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
JP4734786B2 (ja) 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2005302244A (ja) * 2004-04-16 2005-10-27 Sony Corp 光記録媒体、記録再生装置、記録再生方法、再生装置、および再生方法
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP2006302843A (ja) * 2005-04-25 2006-11-02 Hamamatsu Photonics Kk 光電面及びそれを備える電子管
JP4997621B2 (ja) * 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
JP2007258258A (ja) * 2006-03-20 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子ならびにその構造および作製方法
US8227328B2 (en) * 2006-08-24 2012-07-24 Hongxing Jiang Er doped III-nitride materials and devices synthesized by MOCVD
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
JP4980701B2 (ja) * 2006-12-01 2012-07-18 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5103979B2 (ja) 2007-03-27 2012-12-19 豊田合成株式会社 ＩＩＩ族窒化物系化合物半導体に対する電極形成方法及びｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
JP2008311579A (ja) * 2007-06-18 2008-12-25 Sharp Corp 窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN101847577A (zh) 2010-09-29
US20100248455A1 (en) 2010-09-30
JP2010225881A (ja) 2010-10-07
CN101847577B (zh) 2012-06-20
US8465997B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
JP5287406B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP3786544B2 (ja) 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP6328557B2 (ja) 窒化アルミニウム基板およびｉｉｉ族窒化物積層体
EP2477236A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
CN106098871B (zh) 一种发光二极管外延片的制备方法
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP2014063903A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP7260089B2 (ja) 窒化物半導体
JP2007314360A (ja) テンプレート基板
JP2009239038A (ja) 半導体素子およびその製造方法
JP2007297223A (ja) 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
KR101850537B1 (ko) 반도체 소자
JP5206596B2 (ja) 窒化ガリウム系半導体デバイスのための基板
JP2007165576A (ja) 半導体装置用基材およびその製造方法
CN117810337A (zh) 发光二极管外延片及其制备方法、发光二极管
JP2009152491A (ja) 窒化物半導体素子
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5287406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150