CN116487497B - 发光二极管外延片及其制备方法、led - Google Patents
发光二极管外延片及其制备方法、led Download PDFInfo
- Publication number
- CN116487497B CN116487497B CN202310744886.XA CN202310744886A CN116487497B CN 116487497 B CN116487497 B CN 116487497B CN 202310744886 A CN202310744886 A CN 202310744886A CN 116487497 B CN116487497 B CN 116487497B
- Authority
- CN
- China
- Prior art keywords
- layer
- dimensional
- doped
- aluminum silicon
- silicon mixture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- -1 yttrium aluminum silicon Chemical compound 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000000203 mixture Substances 0.000 claims abstract description 64
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 34
- 230000001105 regulatory effect Effects 0.000 claims abstract description 24
- 230000000903 blocking effect Effects 0.000 claims abstract description 12
- 229910052727 yttrium Inorganic materials 0.000 claims description 25
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 23
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 210
- 235000012431 wafers Nutrition 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、LED，所述发光二极管外延片包括衬底，所述衬底的背面设有应力调控层，所述衬底的正面设有依次层叠于所述衬底上的位错扭曲层、非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；所述应力调控层包括第一钇铝硅混合物层和第二钇铝硅混合物层；所述位错扭曲层包括交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层。本发明提供的发光二极管外延片能补偿来自于Si衬底的晶格失配和热失配，减少外延片的晶体缺陷和裂纹。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
随着单晶硅工艺的发展，利用硅作为LED的衬底具有相当大的应用价值，相对于目前常用的蓝宝石衬底有着很大的优势，主要有面积大、成本低、高质量、导电、导热性能良好等优点。因此，在硅衬底上生长GaN薄膜的研究受到了广泛关注。硅材料具有优良的物理性能，目前大规模生产高质量单晶硅的技术已经十分成熟，可以得到大面积价格低廉的单晶硅片。在硅衬底上制作LED将大大降低制造成本。
但是，目前硅衬底上生长的GaN外延材料的质量还是不如蓝宝石衬底和SiC衬底上生长的外延层质量高。主要的原因是硅和GaN之间存在着巨大的晶格失配和热失配，当GaN外延层从生长温度（1050°C）降到室温时，衬底层和外延层会由于热膨胀，产生晶体生长缺陷。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能补偿来自于Si衬底的晶格失配和热失配，减少外延片的晶体缺陷和裂纹。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底，所述衬底的背面设有应力调控层，所述衬底的正面设有依次层叠于所述衬底上的位错扭曲层、非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
所述应力调控层包括第一钇铝硅混合物层和第二钇铝硅混合物层；
所述位错扭曲层包括交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层。
在一种实施方式中，所述第一钇铝硅混合物层中钇的质量分数小于所述第二钇铝硅混合物层中钇的质量分数；
所述第一钇铝硅混合物层中铝的质量分数小于所述第二钇铝硅混合物层中铝的质量分数。
在一种实施方式中，所述第一钇铝硅混合物层的厚度为100nm~500nm；
所述第一钇铝硅混合物层的钇的质量分数为0.01~0.1，铝的质量分数为0.01~0.1；
所述第二钇铝硅混合物层的厚度为100nm~500nm；
所述第二钇铝硅混合物层的钇的质量分数为0.01~0.1，铝的质量分数为0.01~0.1。
在一种实施方式中，所述位错扭曲层包括3~5个周期的交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层；
所述三维Mg掺杂BAlN层的厚度为10nm~20nm；
所述二维Si掺杂BAlGaN层的厚度为30nm~50nm。
在一种实施方式中，所述三维Mg掺杂BAlN层的B组分含量为0.2~0.3；
所述三维Mg掺杂BAlN层的Mg掺杂浓度为1×1016atoms/cm3~5×1017atoms/cm3。
在一种实施方式中，所述二维Si掺杂BAlGaN层的B组分含量为0.1~0.2；
所述二维Si掺杂BAlGaN层的Si掺杂浓度为1×1015atoms/cm3~1×1016atoms/cm3。
为解决上述问题，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
S2、所述衬底的背面沉积应力调控层，所述衬底的正面依次沉积位错扭曲层、非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
所述应力调控层包括第一钇铝硅混合物层和第二钇铝硅混合物层；
所述位错扭曲层包括交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层。
在一种实施方式中，所述应力调控层的生长温度为100℃~800℃，生长压力为10torr~100torr；
所述三维Mg掺杂BAlN层的生长温度为800℃~900℃，生长压力为300torr~600torr；
所述二维Si掺杂BAlGaN层的生长温度为900℃~1000℃，生长压力为50torr~200torr。
在一种实施方式中，所述三维Mg掺杂BAlN层的V/III比为100~1000；
所述二维Si掺杂BAlGaN层的V/III比为1000~5000。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，其在衬底的背面设有应力调控层，在所述衬底的正面设有位错扭曲层，所述应力调控层包括第一钇铝硅混合物层和第二钇铝硅混合物层；所述位错扭曲层包括交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层。
应力调控层中所述第一钇铝硅混合物层和第二钇铝硅混合物层，由于钇铝硅混合物的热膨胀系数比Si大，会在衬底中引入一定的压缩应力，对于硅基器件中的拉伸应力起到一定的抵消作用，从而达到降低翘曲的目的。
所述位错扭曲层中的Mg掺杂和Si掺杂可以限制由于衬底所带来的电子，降低静电击穿的风险，同时Mg掺杂可以减少电子的移动速度。B元素在提供填补晶格缺陷的同时，提高禁带宽度，阻挡来自衬底电子迁移，减少漏电通道。所述位错扭曲层为三维和二维的周期结构，在三维结构释放压应力的同时，扭曲位错线的延伸方向，二维结构的表面层更加平滑，填补缺陷，减少衬底带来的缺陷，提高晶体质量。
在所述应力调控层和所述位错扭曲层的共同作用下，最终实现了补偿来自于Si衬底的晶格失配和热失配，减少外延片的晶体缺陷和裂纹。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图；
图2为本发明提供的发光二极管外延片的制备方法的流程图；
图3为本发明提供的发光二极管外延片的制备方法的步骤S2的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底2，所述衬底2的背面设有应力调控层1，所述衬底2的正面设有依次层叠于所述衬底2上的位错扭曲层3、非掺杂AlGaN层4、N型AlGaN层5、多量子阱层6、电子阻挡层7、P型AlGaN层8和P型接触层9；
所述应力调控层1包括第一钇铝硅混合物层11和第二钇铝硅混合物层12；
所述位错扭曲层3包括交替层叠的三维Mg掺杂BAlN层31和二维Si掺杂BAlGaN层32。
本发明提供的发光二极管外延片，其在衬底的背面设有应力调控层1。在一种实施方式中，所述第一钇铝硅混合物层11中钇的质量分数小于所述第二钇铝硅混合物层12中钇的质量分数；所述第一钇铝硅混合物层11中铝的质量分数小于所述第二钇铝硅混合物层12中铝的质量分数。这样的分布方式能够逐步补偿外延层降温，Si衬底所带来的张应力，提高外延片的成品率。在一种实施方式中，所述第一钇铝硅混合物层11的厚度为100nm~500nm；示例性的所述第一钇铝硅混合物层11的厚度为150nm、200nm、250nm、300nm、350nm、400nm、450nm，但不限于此；在一种实施方式中，所述第一钇铝硅混合物层11的钇的质量分数为0.01~0.1，铝的质量分数为0.01~0.1；示例性的所述第一钇铝硅混合物层11的钇的质量分数为0.02、0.04、0.06、0.08，但不限于此；示例性的所述第一钇铝硅混合物层11的铝的质量分数为0.02、0.04、0.06、0.08，但不限于此。
在一种实施方式中，所述第二钇铝硅混合物层12的厚度为100nm~500nm；示例性的所述第二钇铝硅混合物层12的厚度为150nm、200nm、250nm、300nm、350nm、400nm、450nm，但不限于此；在一种实施方式中，所述第二钇铝硅混合物层12的钇的质量分数为0.01~0.1，铝的质量分数为0.01~0.1；示例性的所述第二钇铝硅混合物层12的钇的质量分数为0.02、0.04、0.06、0.08，但不限于此；示例性的所述第二钇铝硅混合物层12的铝的质量分数为0.02、0.04、0.06、0.08，但不限于此。
应力调控层1中所述第一钇铝硅混合物层11和第二钇铝硅混合物层12，由于钇铝硅混合物的热膨胀系数比Si大，会在衬底中引入一定的压缩应力，对于硅基器件中的拉伸应力起到一定的抵消作用，从而达到降低翘曲的目的。
接下来，在所述衬底2的正面设有位错扭曲层3。在一种实施方式中，所述位错扭曲层3包括3~5个周期的交替层叠的三维Mg掺杂BAlN层31和二维Si掺杂BAlGaN层32；所述三维Mg掺杂BAlN层31的厚度为10nm~20nm，示例性的所述三维Mg掺杂BAlN层31的厚度为12nm、14nm、16nm、18nm，但不限于此；所述二维Si掺杂BAlGaN层32的厚度为30nm~50nm，示例性的所述二维Si掺杂BAlGaN层32的厚度为32nm、34nm、36nm、38nm、40nm、42nm、44nm、46nm、48nm，但不限于此。
在一种实施方式中，所述三维Mg掺杂BAlN层31的B组分含量为0.2~0.3；所述三维Mg掺杂BAlN层31的Mg掺杂浓度为1×1016atoms/cm3~5×1017atoms/cm3。优选地，所述三维Mg掺杂BAlN层31的B组分含量为0.21~0.29；所述三维Mg掺杂BAlN层31的Mg掺杂浓度为5×1016atoms/cm3~1×1017atoms/cm3。在一种实施方式中，所述二维Si掺杂BAlGaN层32的B组分含量为0.1~0.2；所述二维Si掺杂BAlGaN层32的Si掺杂浓度为1×1015atoms/cm3~1×1016atoms/cm3。优选地，所述二维Si掺杂BAlGaN层32的B组分含量为0.11~0.19；所述二维Si掺杂BAlGaN层32的Si掺杂浓度为2×1015atoms/cm3~9×1015atoms/cm3。
所述位错扭曲层3中的Mg掺杂和Si掺杂可以限制由于衬底所带来的电子，降低静电击穿的风险，同时Mg掺杂可以减少电子的移动速度。B元素在提供填补晶格缺陷的同时，提高禁带宽度，阻挡来自衬底电子迁移，减少漏电通道。所述位错扭曲层3为三维和二维的周期结构，在三维结构释放压应力的同时，扭曲位错线的延伸方向，二维结构的表面层更加平滑，填补缺陷，减少衬底带来的缺陷，提高晶体质量。
在所述应力调控层1和所述位错扭曲层3的共同作用下，最终实现了补偿来自于Si衬底的晶格失配和热失配，减少外延片的晶体缺陷和裂纹。
相应地，本发明提供了一种发光二极管外延片的制备方法，如图2所示，包括以下步骤：
S1、准备衬底2；
在一种实施方式中，所述衬底为硅衬底。
S2、所述衬底2的背面沉积应力调控层1，所述衬底2的正面依次沉积位错扭曲层3、非掺杂AlGaN层4、N型AlGaN层5、多量子阱层6、电子阻挡层7、P型AlGaN层8和P型接触层9。
如图3所示，步骤S2包括以下步骤：
S21、在衬底2背面沉积应力调控层1。
在一种实施方式中，所述应力调控层的生长温度为100℃~800℃，生长压力为10torr~100torr；优选地，利用气相沉积法，首先在压力为10torr~100torr，反应室温度为700℃~800℃的条件下通入SiH4作为硅源、钇源，然后在压力为10torr~100torr，反应室温度为100℃~500℃的条件下通入铝源，在所述Si衬底的背面生长第一钇铝硅混合物层和第二钇铝硅混合物层。
S22、在衬底2正面沉积位错扭曲层3。
在一种实施方式中，所述三维Mg掺杂BAlN层的生长温度为800℃~900℃，生长压力为300torr~600torr；所述二维Si掺杂BAlGaN层的生长温度为900℃~1000℃，生长压力为50torr~200torr；所述三维Mg掺杂BAlN层的V/III比为100~1000；所述二维Si掺杂BAlGaN层的V/III比为1000~5000。
需要说明的是，所述位错扭曲层的三维Mg掺杂BAlN层在较高的压力及V/III比的条件下沉积，有利于晶核的尺寸增加，晶核的合并延迟，晶核密度降低，由此降低晶核合并形成线缺陷的密度，提高外延的晶体质量。所述二维Si掺杂BAlGaN层在低压和高V/III比条件下沉积，能够有效提高原子迁移率，促进侧向生长，同时将三维Mg掺杂BAlN层合并形成位错扭转，降低缺陷密度，有效降低位错密度，提高晶体质量。
S23、在位错扭曲层3上沉积非掺杂AlGaN层4。
在一种实施方式中，采用金属有机物气相沉积法(MOCVD)沉积非掺杂AlGaN层，生长温度为1000℃~1300℃，生长压力为50 torr ~500torr，厚度为1μm~5μm。
优选地，生长温度为1200℃，生长压力为100torr，生长厚度为2μm~3μm，非掺杂AlGaN层生长温度较高，压力较低，制备得到的晶体质量较优。
S24、在非掺杂AlGaN层4上沉积N型AlGaN层5。
在一种实施方式中，生长温度为1000℃~1350℃，掺杂浓度为1×1019atoms/cm3~5×1019atoms/cm3，厚度为1μm~6μm。
S25、在N型AlGaN层5上沉积多量子阱层6。
在一种实施方式中，所述多量子阱层包括交替层叠的AlxGa1-xN量子阱层和Al钇Ga1-钇N量子垒层，堆叠周期数6~12个。其中，AlxGa1-xN量子阱层生长温度为950℃~1050℃，厚度为2nm~5nm，生长压力为50torr~300torr，Al组分为0.2~0.6；Al钇Ga1-钇N量子垒层的生长温度为850℃~950℃，厚度为5nm~15nm，生长压力为50torr~300torr，Al组分为0.4~0.8。
S26、在多量子阱层6上沉积电子阻挡层7。
在一种实施方式中，电子阻挡层为AlGaN电子阻挡层，厚度为10nm~60nm，生长温度为1000℃~1200℃，生长压力为150torr~300torr，其中Al组分为0.4~0.7。
S27、在电子阻挡层7上沉积P型AlGaN层8。
在一种实施方式中，P型AlGaN层的生长温度为1000℃~1100℃，厚度为100nm~200nm，生长压力为100torr~600torr，Mg掺杂浓度为1×1019atoms/cm3~5×1020atoms/cm3。
S28、在P型AlGaN层8上沉积P型接触层9。
在一种实施方式中，P型接触层的生长温度为1000℃~1100℃，厚度为10nm~500nm，生长压力为100torr~600torr，Mg掺杂浓度为5×1019atoms/cm3~5×1020atoms/cm3。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升，且其他项电学性能良好。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底，所述衬底的背面设有应力调控层，所述衬底的正面设有依次层叠于所述衬底上的位错扭曲层、非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
所述应力调控层包括第一钇铝硅混合物层和第二钇铝硅混合物层；所述位错扭曲层包括交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层。
其中，所述第一钇铝硅混合物层的厚度为200nm，钇的质量分数为0.02，铝的质量分数为0.01；所述第二钇铝硅混合物层的厚度为200nm，钇的质量分数为0.03，铝的质量分数为0.02。
所述位错扭曲层包括3个周期的交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层；
所述三维Mg掺杂BAlN层的厚度为15nm，B组分含量为0.25，Mg掺杂浓度为6×1016atoms/cm3，生长温度为850℃，生长压力为500torr，V/III比为800。
所述二维Si掺杂BAlGaN层的厚度为35nm，B组分含量为0.15，Si掺杂浓度2×1015atoms/cm3，生长温度为950℃，生长压力为100torr，V/III比为2000。
实施例2
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述第一钇铝硅混合物层的钇的质量分数为0.08，铝的质量分数为0.07；所述第二钇铝硅混合物层的钇的质量分数为0.1，铝的质量分数为0.1。其余皆与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述三维Mg掺杂BAlN层的生长压力为600torr，V/III比为900；所述二维Si掺杂BAlGaN层的生长压力为50torr，V/III比为4000。其余皆与实施例1相同。
对比例1
本对比例与实施例1不同之处在于，其不设有应力调控层。其余皆与实施例1相同。
对比例2
本对比例与实施例1不同之处在于，其不设有位错扭曲层。其余皆与实施例1相同。
以实施例1~实施例3和对比例1~对比例2制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，测试芯片的性能，具体测试结果如表1所示。
表1实施例1~实施例3和对比例1~对比例2制得LED的性能测试结果
由上述结果可知，本发明提供的发光二极管外延片，其在衬底的背面设有应力调控层，在所述衬底的正面设有位错扭曲层，所述应力调控层包括第一钇铝硅混合物层和第二钇铝硅混合物层；所述位错扭曲层包括交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层。
应力调控层中所述第一钇铝硅混合物层和第二钇铝硅混合物层，由于钇铝硅混合物的热膨胀系数比Si大，会在衬底中引入一定的压缩应力，对于硅基器件中的拉伸应力起到一定的抵消作用，从而达到降低翘曲的目的。
所述位错扭曲层中的Mg掺杂和Si掺杂可以限制由于衬底所带来的电子，降低静电击穿的风险，同时Mg掺杂可以减少电子的移动速度。B元素在提供填补晶格缺陷的同时，提高禁带宽度，阻挡来自衬底电子迁移，减少漏电通道。所述位错扭曲层为三维和二维的周期结构，在三维结构释放压应力的同时，扭曲位错线的延伸方向，二维结构的表面层更加平滑，填补缺陷，减少衬底带来的缺陷，提高晶体质量。
在所述应力调控层和所述位错扭曲层的共同作用下，最终实现了补偿来自于Si衬底的晶格失配和热失配，减少外延片的晶体缺陷和裂纹。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (9)
1.一种发光二极管外延片，其特征在于，包括衬底，所述衬底的背面设有应力调控层，所述衬底的正面设有依次层叠于所述衬底上的位错扭曲层、非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
所述应力调控层包括第一钇铝硅混合物层和第二钇铝硅混合物层；
所述位错扭曲层包括3~5个周期的交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层；
所述第一钇铝硅混合物层中钇的质量分数小于所述第二钇铝硅混合物层中钇的质量分数；
所述第一钇铝硅混合物层中铝的质量分数小于所述第二钇铝硅混合物层中铝的质量分数。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一钇铝硅混合物层的厚度为100nm~500nm；
所述第一钇铝硅混合物层的钇的质量分数为0.01~0.1，铝的质量分数为0.01~0.1；
所述第二钇铝硅混合物层的厚度为100nm~500nm；
所述第二钇铝硅混合物层的钇的质量分数为0.01~0.1，铝的质量分数为0.01~0.1。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述三维Mg掺杂BAlN层的厚度为10nm~20nm；
所述二维Si掺杂BAlGaN层的厚度为30nm~50nm。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述三维Mg掺杂BAlN层的B组分含量为0.2~0.3；
所述三维Mg掺杂BAlN层的Mg掺杂浓度为1×1016atoms/cm3~5×1017atoms/cm3。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述二维Si掺杂BAlGaN层的B组分含量为0.1~0.2；
所述二维Si掺杂BAlGaN层的Si掺杂浓度为1×1015atoms/cm3~1×1016atoms/cm3。
6.一种如权利要求1~5任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
S1、准备衬底；
S2、所述衬底的背面沉积应力调控层，所述衬底的正面依次沉积位错扭曲层、非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
所述应力调控层包括第一钇铝硅混合物层和第二钇铝硅混合物层；
所述位错扭曲层包括3~5个周期的交替层叠的三维Mg掺杂BAlN层和二维Si掺杂BAlGaN层；
所述第一钇铝硅混合物层中钇的质量分数小于所述第二钇铝硅混合物层中钇的质量分数；
所述第一钇铝硅混合物层中铝的质量分数小于所述第二钇铝硅混合物层中铝的质量分数。
7.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述应力调控层的生长温度为100℃~800℃，生长压力为10torr~100torr；
所述三维Mg掺杂BAlN层的生长温度为800℃~900℃，生长压力为300torr~600torr；
所述二维Si掺杂BAlGaN层的生长温度为900℃~1000℃，生长压力为50torr~200torr。
8.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述三维Mg掺杂BAlN层的V/III比为100~1000；
所述二维Si掺杂BAlGaN层的V/III比为1000~5000。
9.一种LED，其特征在于，所述LED包括如权利要求1~5任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310744886.XA CN116487497B (zh) | 2023-06-25 | 2023-06-25 | 发光二极管外延片及其制备方法、led |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310744886.XA CN116487497B (zh) | 2023-06-25 | 2023-06-25 | 发光二极管外延片及其制备方法、led |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116487497A CN116487497A (zh) | 2023-07-25 |
| CN116487497B true CN116487497B (zh) | 2023-09-05 |
Family
ID=87227242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310744886.XA Active CN116487497B (zh) | 2023-06-25 | 2023-06-25 | 发光二极管外延片及其制备方法、led |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487497B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771121A (zh) * | 2009-12-28 | 2010-07-07 | 山东华光光电子有限公司 | 一种SiC或Si衬底GaN基晶体的结构及其生长方法 |
| CN101847577A (zh) * | 2009-03-24 | 2010-09-29 | 丰田合成株式会社 | Ⅲ族氮化物半导体的制造方法 |
| CN104091868A (zh) * | 2014-06-12 | 2014-10-08 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制造方法 |
| KR20150097182A (ko) * | 2014-02-18 | 2015-08-26 | 엘지전자 주식회사 | 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자 |
| CN106299048A (zh) * | 2015-05-20 | 2017-01-04 | 南通同方半导体有限公司 | 一种低位错密度和残余应力的led外延结构 |
| CN112909134A (zh) * | 2021-02-05 | 2021-06-04 | 西安瑞芯光通信息科技有限公司 | 一种大功率紫外led的外延设计和生长方法 |
| CN114725258A (zh) * | 2022-04-08 | 2022-07-08 | 江西兆驰半导体有限公司 | 一种led外延片及其制备方法 |
| CN115692553A (zh) * | 2022-09-20 | 2023-02-03 | 江西兆驰半导体有限公司 | 深紫外发光二极管外延片及其制备方法 |
| CN116093226A (zh) * | 2023-04-10 | 2023-05-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116190519A (zh) * | 2023-04-27 | 2023-05-30 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
-
2023
- 2023-06-25 CN CN202310744886.XA patent/CN116487497B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847577A (zh) * | 2009-03-24 | 2010-09-29 | 丰田合成株式会社 | Ⅲ族氮化物半导体的制造方法 |
| CN101771121A (zh) * | 2009-12-28 | 2010-07-07 | 山东华光光电子有限公司 | 一种SiC或Si衬底GaN基晶体的结构及其生长方法 |
| KR20150097182A (ko) * | 2014-02-18 | 2015-08-26 | 엘지전자 주식회사 | 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자 |
| CN104091868A (zh) * | 2014-06-12 | 2014-10-08 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN106299048A (zh) * | 2015-05-20 | 2017-01-04 | 南通同方半导体有限公司 | 一种低位错密度和残余应力的led外延结构 |
| CN112909134A (zh) * | 2021-02-05 | 2021-06-04 | 西安瑞芯光通信息科技有限公司 | 一种大功率紫外led的外延设计和生长方法 |
| CN114725258A (zh) * | 2022-04-08 | 2022-07-08 | 江西兆驰半导体有限公司 | 一种led外延片及其制备方法 |
| CN115692553A (zh) * | 2022-09-20 | 2023-02-03 | 江西兆驰半导体有限公司 | 深紫外发光二极管外延片及其制备方法 |
| CN116093226A (zh) * | 2023-04-10 | 2023-05-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116190519A (zh) * | 2023-04-27 | 2023-05-30 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
Non-Patent Citations (1)
| Title |
|---|
| 硅衬底InGaN多量子阱材料生长及LED研制;莫春兰, 方文卿, 刘和初, 周毛兴, 江风益;高技术通讯(第05期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116487497A (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115458650B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114975704B (zh) | 一种led外延片及制备方法 | |
| CN115347096B (zh) | GaN基发光二极管外延片及其制备方法 | |
| CN116230825B (zh) | 一种氢杂质调控空穴注入层的led外延片及其制备方法 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116207197A (zh) | 高光效的发光二极管外延片及其制备方法 | |
| CN115911201A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116344695A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116845153A (zh) | 一种高光效发光二极管外延片、制备方法及led | |
| CN116598396A (zh) | 发光二极管外延片及其制备方法、led | |
| CN115295693A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116364825A (zh) | 复合缓冲层及其制备方法、外延片及发光二极管 | |
| CN115986018A (zh) | 一种外延片、外延片制备方法及发光二极管 | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116364820B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116314510B (zh) | 复合非掺杂AlGaN层及制备方法、外延片及LED | |
| CN117476827A (zh) | 一种低接触电阻的发光二极管的外延片及其制备方法 | |
| CN116344684B (zh) | 一种发光二极管制备方法及二极管 | |
| CN117153964A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN116779736A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116487493A (zh) | 发光二极管外延片及其制备方法、led芯片 | |
| CN116504894A (zh) | GaN基LED外延片及其生长工艺、LED | |
| CN116487497B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116344696B (zh) | 复合三维成核层及其制备方法、外延片及发光二极管 | |
| CN117691017B (zh) | 发光二极管外延片及其制备方法、发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |