CN117691017B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN117691017B
CN117691017B CN202410153546.4A CN202410153546A CN117691017B CN 117691017 B CN117691017 B CN 117691017B CN 202410153546 A CN202410153546 A CN 202410153546A CN 117691017 B CN117691017 B CN 117691017B
Authority
CN
China
Prior art keywords
layer
emitting diode
light
epitaxial wafer
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410153546.4A
Other languages
English (en)
Other versions
CN117691017A (zh
Inventor
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202410153546.4A priority Critical patent/CN117691017B/zh
Publication of CN117691017A publication Critical patent/CN117691017A/zh
Application granted granted Critical
Publication of CN117691017B publication Critical patent/CN117691017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。其中,发光二极管外延片包括硅衬底,依次层叠于所述硅衬底上的缓冲层、本征AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层和P型AlGaN层;所述缓冲层包括依次层叠于所述硅衬底上的第一AlN层、阻断反射层和过渡层;所述阻断反射层为周期性结构,每个周期均包括依次层叠的第二AlN层、AlxGa1‑xN层和ByGa1‑yN层,x的取值范围为0.6~0.9,y的取值范围为0.1~0.5;所述过渡层为AlzB1‑zP层;其中,z的取值范围为0~0.3。实施本发明,可提升发光二极管的发光效率。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
硅(Si)是半导体材料中制备技术最成熟、应用最广泛的材料,容易获得质量高、成本低、尺寸大(4~12英寸)的硅衬底,因此被认为是发展“低成本、大功率”LED的最有潜力的衬底之一。尽管硅衬底上GaN材料的外延技术已取得一定的发展,但目前仍存在以下问题,制约着硅衬底LED性能的进一步突破。硅衬底与外延层薄膜之间的存在较大晶格失配及热失配,会在外延层中引入大量的位错、缺陷和应力,造成外延片表面的粗化以及裂纹等现象。此外,底层缺陷向上延伸进入多量子阱有源区,会形成非辐射复合中心,造成发光二极管光效的降低和工作电压上升。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片,其可提升基于其的发光二极管的发光效率,降低其工作电压。
本发明还要解决的技术问题在于,提供一种发光二极管外延片的制备方法。
本发明还要解决的技术问题在于,提供一种发光二极管,其发光效率高,工作电压低。
为了解决上述问题,本发明公开了一种发光二极管外延片,包括硅衬底,依次层叠于所述硅衬底上的缓冲层、本征AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层和P型AlGaN层;所述缓冲层包括依次层叠于所述硅衬底上的第一AlN层、阻断反射层和过渡层;
所述阻断反射层为周期性结构,每个周期均包括依次层叠的第二AlN层、AlxGa1-xN层和ByGa1-yN层,x的取值范围为0.6~0.9,y的取值范围为0.1~0.5;
所述过渡层为AlzB1-zP层;其中,z的取值范围为0~0.3。
作为上述技术方案的改进,所述第一AlN层的厚度为20nm~50nm;和/或
所述阻断反射层的周期数为3~10,所述第二AlN层的厚度为2nm~8nm,所述AlxGa1- xN层的厚度为2nm~8nm,所述ByGa1-yN层的厚度为2nm~8nm;和/或
所述过渡层的厚度为20nm~40nm;和/或
x的取值范围为0.7~0.85;和/或
y的取值范围0.3~0.5;和/或
z的取值范围0.05~0.2。
作为上述技术方案的改进,沿外延片生长方向,所述过渡层中Al组分呈递减变化。
作为上述技术方案的改进,所述AlxGa1-xN层生长完成后,在N2气氛中处理2s~30s,处理温度为1300℃~1400℃。
作为上述技术方案的改进,所述缓冲层还包括层叠于所述过渡层上的AlαGa1-αN层,其厚度为40nm~80nm,α的取值范围为0~0.5;和/或
所述缓冲层的厚度为80nm~200nm。
作为上述技术方案的改进,还包括电流扩展层,其设于所述N型AlGaN层和所述多量子阱层之间;
所述电流扩展层为Si掺AlGaN层,其厚度为150nm~350nm,掺杂浓度为3×1017cm-3~3×1018cm-3
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供硅衬底,在所述硅衬底上依次生长缓冲层、本征AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层和P型AlGaN层;
其中,所述缓冲层包括依次层叠于所述硅衬底上的第一AlN层、阻断反射层和过渡层;
所述阻断反射层为周期性结构,每个周期均包括依次层叠的第二AlN层、AlxGa1-xN层和ByGa1-yN层,x的取值范围为0.6~0.9,y的取值范围为0.1~0.5;
所述过渡层为AlzB1-zP层;其中,z的取值范围为0~0.3。
作为上述技术方案的改进,所述第一AlN层的制备方法为:在所述硅衬底上溅射金属Al层,然后在N2和O2气氛中溅射第一AlN层,其中,N2和O2的体积比为99:1~98:2,溅射温度为500℃~650℃;和/或
所述第二AlN层通过MOCVD生长,其生长温度为800℃~870℃;和/或
所述AlxGa1-xN层通过MOCVD生长,其生长温度为1100℃~1300℃;和/或
所述ByGa1-yN层通过MOCVD生长,其生长温度为1150℃~1200℃;和/或
所述过渡层通过MOCVD生长,其生长温度为800℃~1000℃。
作为上述技术方案的改进,还包括AlαGa1-αN层和电流扩展层;
所述AlαGa1-αN层通过MOCVD生长,其生长温度为900℃~1000℃;和/或
所述电流扩展层通过MOCVD生长,其生长温度为1000℃~1200℃。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
1. 本发明的发光二极管外延片中,缓冲层包括依次层叠于硅衬底上的第一AlN层、阻断反射层和过渡层;其中,第一AlN层可较好地隔绝硅衬底与后续生长的本征AlGaN层等外延层结构,阻挡、填充部分底层缺陷。阻断反射层为周期性结构,每个周期均包括依次层叠的第二AlN层、AlxGa1-xN层和ByGa1-yN层,基于该阻断反射层,不仅能很好的阻挡缺陷,将其捕捉湮灭,而且维持了较高的表面平整度,优化了后期生长各层的晶体质量。此外,通过该周期性生长的层还可将多量子阱层所发出的光反射,提升光提取效率,提升发光效率。过渡层可进一步弱化硅衬底以及前序第一AlN层和阻断反射层与后续本征AlGaN层等层的晶格失配。因此,基于本发明的缓冲层,不仅降低了硅衬底与外延层的晶格失配,而且阻挡、填充了部分来自底层的缺陷,提升了光提取效率,降低了位错密度,提升了多量子阱层中的辐射复合,提升了发光效率,降低了工作电压,提升了抗静电能力。
2. 本发明的发光二极管外延片中,缓冲层还包括了层叠于所述过渡层上的AlαGa1-αN层,其可进一步修复过渡层引入的缺陷,且为后续生长的本征AlGaN层提供晶种,进一步提升发光效率。
3. 本发明的发光二极管外延片中,在AlxGa1-xN层生长完成后,将其在N2气氛中高温处理,通过这种处理工艺,可在该层中引入间隙,有利于对缺陷的捕捉以及湮灭,进一步减少位错向后续层的延伸,提升发光效率。
4. 本发明的发光二极管外延片的制备方法中,在制备第一AlN层时,先在硅衬底上溅射金属Al层,然后再溅射第一AlN层,这有效隔绝硅衬底与AlGaN外延层的接触,阻止“Ga回熔”现象。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中缓冲层的结构示意图;
图3是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步详细描述。
参考图1和图2,本发明公开了一种发光二极管外延片,其包括硅衬底100、依次层叠于硅衬底100上的缓冲层200、本征AlGaN层300、N型AlGaN层400、多量子阱层500、电子阻挡层600和P型AlGaN层700。其中,缓冲层200包括依次层叠于硅衬底100上的第一AlN层210、阻断反射层220和过渡层230。阻断反射层220为周期性结构,每个周期都包括依次层叠的第二AlN层221、AlxGa1-xN层222和ByGa1-yN层223。过渡层230为AlzB1-zP层。基于本发明的缓冲层200,可弱化失配程度,降低位错密度,阻挡填充缺陷,提升多量子阱层的辐射复合,提升发光效率,同时提升抗静电能力。
其中,第一AlN层210的厚度为15nm~80nm,示例性的为18nm、24nm、30nm、36nm、42nm、50nm、58nm、64nm、71nm或78nm,但不限于此。优选的,第一AlN层210的厚度为20nm~50nm,更优选的为30nm~45nm。
其中,阻断反射层220的周期数为3~12,示例性的为4、6、8、10或11,优选的为3~10,更优选的为3~5。
其中,第二AlN层221的厚度为2nm~10nm,示例性的为2.3nm、2.9nm、3.4nm、3.8nm、4nm、5nm、6.5nm、7.7nm、8.3nm或9.5nm,但不限于此。优选的,第二AlN层221的厚度为2nm~8nm,更优选的为2nm~5nm。
其中,AlxGa1-xN层222的厚度为2nm~9nm,示例性的为3nm、5nm、7nm或8nm,但不限于此。优选的AlxGa1-xN层222的厚度为2nm~8nm,更优选的为4nm~7nm。
AlxGa1-xN层222中Al组分的占比(即x)≥0.6,以使其带隙宽度较大,且晶格常数较小。优选的,AlxGa1-xN层222中Al组分占比为0.6~0.9,示例性的为0.64、0.68、0.72、0.76、0.82或0.88,但不限于此。优选的为0.7~0.9,更优选的为0.7~0.85。
其中,ByGa1-yN层223的厚度为2nm~10nm,示例性的为3nm、4nm、5nm、6nm、7nm或8.5nm,但不限于此。优选的ByGa1-yN层223的厚度为2nm~8nm,更优选的为2nm~5nm。
ByGa1-yN层223中B组分的占比(即y)≤0.5,优选的为0.1~0.5,示例性的为0.14、0.17、0.22、0.28、0.34、0.42或0.48,但不限于此。更优选的,ByGa1-yN层223中B组分占比为0.3~0.5。
优选的,在一个实施例之中,x≥1.8y,以使AlxGa1-xN层222的晶格常数小于ByGa1-yN层223的晶格常数,进而使阻断反射层220积累压应力,补偿硅衬底冷却过程带来的张应力,提升发光效率。优选的,x=(2~3)y。
其中,过渡层230为AlzB1-zP层;其厚度为15nm~50nm,示例性的为18nm、22nm、25nm、28nm、36nm、42nm或48nm,但不限于此。优选的为20nm~40nm,更优选的为30nm~40nm。
过渡层230中Al组分的占比(即z)为0~0.3,示例性的为0、0.05、0.1、0.12、0.16、0.22、0.24或0.27,但不限于此。优选的为0.05~0.2。需要说明的是,过渡层中Al组分的占比是指Al原子与Al原子、B原子总数的比例。
优选的,在一个实施例之中,沿外延片生长方向,过渡层230中Al组分呈递减变化。基于上述的变化,一者可降低缓冲层200与AlGaN外延层的晶格失配,二者,积累较多的压应力,以补偿后续降温带来的张应力,进一步提升发光效率。
优选的,在一个实施例之中,AlxGa1-xN层222生长完成后,在N2气氛中处理2s~30s,处理温度为1300℃~1400℃。通过高温处理,可形成空位间隙,有利于对缺陷的捕捉和湮灭,进一步减少位错向后续层的延伸,提升发光效率。
优选的,在一个实施例之中,缓冲层200还包括层叠于过渡层230上的AlαGa1-αN层240,其可进一步修复过渡层230引入的缺陷,且为后续生长的本征AlGaN层300提供晶种,进一步提升发光效率。
具体的,AlαGa1-αN层240的厚度为40nm~80nm,示例性的为47nm、54nm、62nm、70nm或73nm,优选的为40nm~60nm。
AlαGa1-αN层240中Al组分的占比(α)为0~0.5,示例性的为0.1、0.2、0.3或0.4,但不限于此。优选的为0.2~0.5。
优选的,在本发明的一个实施例之中,控制缓冲层的总厚度为80nm~200nm,若其过薄,则缓冲作用较差;若其过厚,则在一些情况下难以有效剥离,不便于后期LED芯片的制程,尤其是垂直型LED和倒装型LED。
其中,本征AlGaN层300的厚度为1.5μm~3μm,其Al组分占比为0.4~0.8。
其中,N型AlGaN层400的掺杂元素为Si,但不限于此。N型AlGaN层400中Si的掺杂浓度为2.5×1018cm-3~5×1019cm-3,其厚度为0.5μm~3μm,其Al组分占比为0.5~0.65。
其中,多量子阱层500为周期性结构,周期数为5~10。每个周期均包括依次层叠的InGaN量子阱层和AlGaN量子垒层,InGaN量子阱层中In组分占比为0.05~0.15,其厚度为2nm~5nm。AlGaN量子垒层中Al组分占比为0.2~0.4,厚度为8nm~20nm,但不限于此。
其中,电子阻挡层600为AlGaN层,其厚度为20nm~110nm,Al组分占比为0.5~0.7。
其中,P型AlGaN层700的掺杂元素为Mg,但不限于此。P型AlGaN层700中Mg的掺杂浓度为6×1018cm-3~5×1020cm-3,其厚度为50nm~200nm。
优选的,在本发明的一个实施例之中,还包括电流扩展层800,其设于所述N型AlGaN层400和多量子阱层500之间;电流扩展层为Si掺AlGaN层,其厚度为150nm~350nm,掺杂浓度为3×1017cm-3~3×1018cm-3
相应的,参考图3,本发明还提供了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其具体包括以下步骤:
S1:提供硅衬底;
S2:在硅衬底上依次生长缓冲层、本征AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层和P型AlGaN层;
优选的,在本发明的一些实施方式中,步骤S2包括:
S21:在硅衬底上生长缓冲层;
优选的,步骤S21包括:
S211:在硅衬底上生长第一AlN层;
其中,可通过PVD、MOCVD、MBE、VPE等方法生长第一AlN层,但不限于此。优选的,在一个实施例之中,通过PVD生长第一AlN层。
更优选的,第一AlN层的制备方法为:在硅衬底上溅射金属Al层,然后在N2和O2气氛中溅射第一AlN层,其中,N2和O2的体积比为99:1~98:2,溅射温度为500℃~650℃。基于该制备方法,可避免形成Ga回熔。
S212:在第一AlN层上生长阻断反射层;
具体的,在一个实施例之中,通过MOCVD周期性生长第二AlN层、AlxGa1-xN层和ByGa1-yN层,直至得到阻断反射层。
其中,第二AlN层的生长温度为800℃~870℃;AlxGa1-xN层的生长温度为1100℃~1300℃,ByGa1-yN层的生长温度为1150℃~1200℃。
优选的,在一个实施例之中,在AlxGa1-xN层生长完成后,在N2气氛中处理2s~30s,处理温度为1300℃~1400℃。
S213:在阻断反射层上生长过渡层;
其中,在一个实施例中,可通过MOCVD生长AlzB1-zP层,作为过渡层。过渡层的生长温度为800℃~1000℃。
优选的,在一个实施例中,步骤S21还包括以下步骤:
S214:在过渡层上生长AlαGa1-αN层,得到缓冲层;
其中,在一个实施例之中,通过MOCVD生长AlαGa1-αN层,其生长温度为900℃~1000℃,较低的生长温度有利于该层呈岛状生长,便于为后期本征AlGaN层提供晶种。
S22:在缓冲层上生长本征AlGaN层;
具体的,在本发明的一个实施例之中,采用MOCVD生长本征AlGaN层,其生长温度为1200℃~1400℃。
S23:在本征AlGaN层上生长N型AlGaN层;
具体的,在本发明的一个实施例之中,采用MOCVD生长N型AlGaN层,其生长温度为1150℃~1300℃。
S24:在N型AlGaN层上生长电流扩展层;
具体的,在本发明的一个实施例之中,采用MOCVD生长Si掺AlGaN层,作为电流扩展层,其生长温度为1000℃~1200℃。
S25:在电流扩展层上生长多量子阱层;
其中,在一个实施例之中,通过MOCVD在电流扩展层上周期性生长InGaN量子阱层和AlGaN量子垒层,直至得到多量子阱层。
具体的,InGaN量子阱层的生长温度为800℃~900℃,AlGaN量子垒层的生长温度为950℃~1100℃。
S26:在多量子阱层上生长电子阻挡层;
具体的,在本发明的一个实施例之中,采用MOCVD生长电子阻挡层,生长温度为1000℃~1200℃。
S26:在电子阻挡层上生长P型AlGaN层;
具体的,在本发明的一个实施例之中,采用MOCVD生长P型AlGaN层,生长温度为1000℃~1200℃。
下面以具体实施例对本发明进行进一步说明:
实施例1
本实施例提供一种发光二极管外延片,其包括硅衬底100,依次层叠于硅衬底100上的缓冲层200、本征AlGaN层300、N型AlGaN层400、电流扩展层800、多量子阱层500、电子阻挡层600和P型AlGaN层700。
其中,缓冲层200包括第一AlN层210、阻断反射层220和过渡层230。第一AlN层210的厚度为35nm。阻断反射层220为周期性结构,周期数为4,每个周期都包括依次层叠的第二AlN层221、AlxGa1-xN层222(x=0.85)和ByGa1-yN层223(y=0.48)。第二AlN层的厚度为2nm,AlxGa1-xN层的厚度为5nm,ByGa1-yN层的厚度为3nm。过渡层230为AlzB1-zP层(z=0.1),其厚度为30nm。
其中,本征AlGaN层300的厚度为1.75μm,Al组分占比为0.65。N型AlGaN层300中Si掺杂浓度为1.5×1019cm-3,其厚度为0.8μm,Al组分占比为0.6。电流扩展层800为Si掺AlGaN层,其厚度为200nm,掺杂浓度为5×1017cm-3
其中,多量子阱层500为周期性结构,周期数为7。每个周期均包括依次层叠的InGaN量子阱层和AlGaN量子垒层,InGaN量子阱层中In组分占比为0.08,其厚度为2.5nm。AlGaN量子垒层中Al组分占比为0.35,厚度为12nm,但不限于此。
其中,电子阻挡层600为AlGaN层,其厚度为55nm,Al组分占比为0.65。P型AlGaN层700中Mg的掺杂浓度为1.5×1020cm-3,其厚度为85nm。
本实施例中发光二极管外延片的制备方法如下:
(1)提供硅衬底;
(2)在硅衬底上生长第一AlN层;
具体的,将硅衬底加载至PVD反应室中,先溅射金属Al层,然后在N2和O2气氛中溅射第一AlN层,其中,N2和O2的体积比为99:1,溅射温度为550℃。
(3)在第一AlN层上生长阻断反射层;
其中,通过MOCVD周期性生长第二AlN层、AlxGa1-xN层和ByGa1-yN层,直至得到阻断反射层。其中,第二AlN层的生长温度为840℃;AlxGa1-xN层的生长温度为1180℃,ByGa1-yN层的生长温度为1160℃。
(4)在阻断反射层上生长过渡层,得到缓冲层;
其中,通过MOCVD生长AlzB1-zP层,作为过渡层。过渡层的生长温度为850℃。
(5)在缓冲层上生长本征AlGaN层;
具体的,采用MOCVD生长本征AlGaN层,其生长温度为1300℃。
(6)在本征AlGaN层上生长N型AlGaN层;
具体的,采用MOCVD生长N型AlGaN层,其生长温度为1220℃。
(7)在N型AlGaN层上生长电流扩展层;
其中,采用MOCVD生长Si掺AlGaN层,作为电流扩展层,其生长温度为1100℃。
(8)在电流扩展层上生长多量子阱层;
其中,通过MOCVD在电流扩展层上周期性生长InGaN量子阱层和AlGaN量子垒层,直至得到多量子阱层。
其中,InGaN量子阱层的生长温度为850℃,AlGaN量子垒层的生长温度为1000℃。
(9)在多量子阱层上生长电子阻挡层;
具体的,采用MOCVD生长电子阻挡层,生长温度为1150℃。
(10)在电子阻挡层上生长P型AlGaN层;
具体的,采用MOCVD生长P型AlGaN,生长温度为1060℃。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
缓冲层还包括层叠于过渡层上的AlαGa1-αN层240(α=0.1),其厚度为50nm。AlαGa1-αN层通过MOCVD生长,其生长温度为940℃。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
每个AlxGa1-xN层生长完成后,在N2气氛中处理10s,处理温度为1380℃。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
沿外延片生长方向,过渡层中Al组分由0.15线性递减至0。
其余均与实施例3相同。
实施例5
本实施例提供一种发光二极管外延片,其与实施例4的区别在于:
x=0.82,y=0.3。
其余均与实施例4相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
缓冲层包括第一AlN层、第二AlN层和第三AlN层,其中,第一AlN层通过PVD制得,其溅射温度为550℃,溅射气氛为N2和O2的混合气体,两者的体积比为98:2,其厚度为35nm。第二AlN层通过MOCVD制得,其生长温度为850℃,厚度为50nm,第三AlN层通过MOCVD制得,其生长温度为1150℃,厚度为65nm。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括阻断反射层,相应的,也不包括该层的制备步骤。
其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括过渡层,相应的,也不包括该层的制备步骤。
其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与对比例1的区别在于:
缓冲层还包括AlGaN层,其通过MOCVD制得,其生长温度为950℃,厚度为35nm。第三AlN层的厚度为30nm。
其余均与对比例1相同。
将实施例1~实施例5,对比例1~对比例4得到的发光二极管外延片制成尺寸为20mil×20mil的芯片,并在100mA电流下测试其工作电压和发光功率,具体结果如下表所示:
由上表可以看出,相比传统的发光二极管外延片(对比例1)而言,本发明可提升发光功率,且降低工作电压。通过对比例2~对比例4与实施例1的对比可以看出,若变更本发明中发光二极管外延片的结构,则难以有效提升发光功率,降低工作电压。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,包括硅衬底,依次层叠于所述硅衬底上的缓冲层、本征AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层和P型AlGaN层;其特征在于,所述缓冲层包括依次层叠于所述硅衬底上的第一AlN层、阻断反射层、过渡层和AlαGa1-αN层,α的取值范围为0~0.5;
所述阻断反射层为周期性结构,每个周期均包括依次层叠的第二AlN层、AlxGa1-xN层和ByGa1-yN层,x的取值范围为0.6~0.9,y的取值范围为0.1~0.5,且x=(2~3)y;
所述过渡层为AlzB1-zP层;其中,z的取值范围为0~0.3。
2. 如权利要求1所述的发光二极管外延片,其特征在于,所述第一AlN层的厚度为20nm~50nm;和/或
所述阻断反射层的周期数为3~10,所述第二AlN层的厚度为2nm~8nm,所述AlxGa1-xN层的厚度为2nm~8nm,所述ByGa1-yN层的厚度为2nm~8nm;和/或
所述过渡层的厚度为20nm~40nm;和/或
x的取值范围为0.7~0.85;和/或
y的取值范围0.3~0.5;和/或
z的取值范围0.05~0.2。
3.如权利要求1所述的发光二极管外延片,其特征在于,沿外延片生长方向,所述过渡层中Al组分呈递减变化。
4. 如权利要求3所述的发光二极管外延片,其特征在于,所述AlxGa1-xN层生长完成后,在N2气氛中处理2s~30s,处理温度为1300℃~1400℃。
5.如权利要求1至4任一项所述的发光二极管外延片,其特征在于,所述AlαGa1-αN层的厚度为40nm~80nm;和/或
所述缓冲层的厚度为80nm~200nm。
6.如权利要求1至4任一项所述的发光二极管外延片,其特征在于,还包括电流扩展层,其设于所述N型AlGaN层和所述多量子阱层之间;
所述电流扩展层为Si掺AlGaN层,其厚度为150nm~350nm,掺杂浓度为3×1017cm-3~3×1018cm-3
7.一种发光二极管外延片的制备方法,用于制备如权利要求1至6任一项所述的发光二极管外延片,其特征在于,包括:
提供硅衬底,在所述硅衬底上依次生长缓冲层、本征AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层和P型AlGaN层;
其中,所述缓冲层包括依次层叠于所述硅衬底上的第一AlN层、阻断反射层和过渡层;
所述阻断反射层为周期性结构,每个周期均包括依次层叠的第二AlN层、AlxGa1-xN层和ByGa1-yN层,x的取值范围为0.6~0.9,y的取值范围为0.1~0.5;
所述过渡层为AlzB1-zP层;其中,z的取值范围为0~0.3。
8. 如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述第一AlN层的制备方法为:在所述硅衬底上溅射金属Al层,然后在N2和O2气氛中溅射第一AlN层,其中,N2和O2的体积比为99:1~98:2,溅射温度为500℃~650℃;和/或
所述第二AlN层通过MOCVD生长,其生长温度为800℃~870℃;和/或
所述AlxGa1-xN层通过MOCVD生长,其生长温度为1100℃~1300℃;和/或
所述ByGa1-yN层通过MOCVD生长,其生长温度为1150℃~1200℃;和/或
所述过渡层通过MOCVD生长,其生长温度为800℃~1000℃。
9. 如权利要求7所述的发光二极管外延片的制备方法,其特征在于,还包括AlαGa1-αN层和电流扩展层;
所述AlαGa1-αN层通过MOCVD生长,其生长温度为900℃~1000℃;和/或
所述电流扩展层通过MOCVD生长,其生长温度为1000℃~1200℃。
10.一种发光二极管,其特征在于,包括如权利要求1~6任一项所述的发光二极管外延片。
CN202410153546.4A 2024-02-04 2024-02-04 发光二极管外延片及其制备方法、发光二极管 Active CN117691017B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410153546.4A CN117691017B (zh) 2024-02-04 2024-02-04 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410153546.4A CN117691017B (zh) 2024-02-04 2024-02-04 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN117691017A CN117691017A (zh) 2024-03-12
CN117691017B true CN117691017B (zh) 2024-05-03

Family

ID=90133847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410153546.4A Active CN117691017B (zh) 2024-02-04 2024-02-04 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN117691017B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117954544B (zh) * 2024-03-26 2024-06-28 苏州紫灿科技有限公司 一种可抗esd的深紫外发光二极管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109208A2 (en) * 1999-12-14 2001-06-20 Riken Method for the formation of semiconductor layer
CN1947268A (zh) * 2004-04-28 2007-04-11 昭和电工株式会社 化合物半导体发光器件
CN114725258A (zh) * 2022-04-08 2022-07-08 江西兆驰半导体有限公司 一种led外延片及其制备方法
CN217522029U (zh) * 2022-04-13 2022-09-30 江西兆驰半导体有限公司 高亮度发光二极管芯片
CN115986020A (zh) * 2022-12-07 2023-04-18 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、发光二极管
CN116207197A (zh) * 2023-05-06 2023-06-02 江西兆驰半导体有限公司 高光效的发光二极管外延片及其制备方法
CN116581217A (zh) * 2023-07-13 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116646431A (zh) * 2023-06-27 2023-08-25 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117153987A (zh) * 2023-10-13 2023-12-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117423786A (zh) * 2023-11-20 2024-01-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117476829A (zh) * 2023-12-28 2024-01-30 江西兆驰半导体有限公司 紫外发光二极管外延片及其制备方法、紫外发光二极管

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109208A2 (en) * 1999-12-14 2001-06-20 Riken Method for the formation of semiconductor layer
CN1947268A (zh) * 2004-04-28 2007-04-11 昭和电工株式会社 化合物半导体发光器件
CN114725258A (zh) * 2022-04-08 2022-07-08 江西兆驰半导体有限公司 一种led外延片及其制备方法
CN217522029U (zh) * 2022-04-13 2022-09-30 江西兆驰半导体有限公司 高亮度发光二极管芯片
CN115986020A (zh) * 2022-12-07 2023-04-18 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、发光二极管
CN116207197A (zh) * 2023-05-06 2023-06-02 江西兆驰半导体有限公司 高光效的发光二极管外延片及其制备方法
CN116646431A (zh) * 2023-06-27 2023-08-25 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581217A (zh) * 2023-07-13 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117153987A (zh) * 2023-10-13 2023-12-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117423786A (zh) * 2023-11-20 2024-01-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117476829A (zh) * 2023-12-28 2024-01-30 江西兆驰半导体有限公司 紫外发光二极管外延片及其制备方法、紫外发光二极管

Also Published As

Publication number Publication date
CN117691017A (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
CN117691017B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115832138B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116825918B (zh) 发光二极管外延片及其制备方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116093220A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116646431A (zh) 发光二极管外延片及其制备方法、发光二极管
CN118099307A (zh) 高光效led外延片及其制备方法、高光效led
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN117153964A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116978991B (zh) 发光二极管外延片及其制备方法、led
CN116487497B (zh) 发光二极管外延片及其制备方法、led
CN118572003B (zh) 发光二极管外延片及其制备方法、发光二极管
CN118572002B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116799118B (zh) 发光二极管外延片及其制备方法、led
CN116978997B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344691B (zh) 发光二极管外延片及其制备方法、led
CN117457819A (zh) 发光二极管外延片及其制备方法、led
CN118522835A (zh) 发光二极管外延片及其制备方法、led
CN118782701A (zh) 绿光Micro-LED外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant