JP4980701B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4980701B2
JP4980701B2 JP2006326123A JP2006326123A JP4980701B2 JP 4980701 B2 JP4980701 B2 JP 4980701B2 JP 2006326123 A JP2006326123 A JP 2006326123A JP 2006326123 A JP2006326123 A JP 2006326123A JP 4980701 B2 JP4980701 B2 JP 4980701B2
Authority
JP
Japan
Prior art keywords
gan layer
layer
aln
grown
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006326123A
Other languages
English (en)
Other versions
JP2008141005A (ja
Inventor
和彦 堀野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2006326123A priority Critical patent/JP4980701B2/ja
Priority to TW096145623A priority patent/TW200832515A/zh
Priority to US11/948,330 priority patent/US20080128707A1/en
Publication of JP2008141005A publication Critical patent/JP2008141005A/ja
Application granted granted Critical
Publication of JP4980701B2 publication Critical patent/JP4980701B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に基板上に設けられたＡｌＮ層上にＧａＮ層が設けられた半導体装置の製造方法に関する。
例えばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用い、例えばサファイアからなる基板上に直接ＧａＮ層を成長する場合、基板表面にＧａＮ（窒化ガリウム）層の核が生成し難く、欠陥や転移の少ないＧａＮ結晶が成長できない。そこで、特許文献１のように、基板上に４００℃程度の成長温度でＡｌＮ（窒化アルミニウム）層を成長した後、ＡｌＮ層上にＧａＮ層を成長する。これにより、低温で成長したＡｌＮ層（低温ＡｌＮ層）の表面が核となり、結晶性の良いＧａＮ層を形成することができる。
特開２００１−１９６７０２号公報
しかしながら、特許文献１のような低温ＡｌＮ層を形成する場合、ＡｌＮ層上のＧａＮ層は１０００℃以上で成長するため、ＡｌＮ層を成長した後成長温度を上げＧａＮ層を成長する必要がある。これを回避するため、ＡｌＮ層を１０００℃以上の高温で成長すると、ＧａＮ層内の刃状転位が増加してしまう。本発明は、ＧａＮ層内の刃状転位を削減することを目的とする。
本発明は、基板上にＡｌＮ層を形成する工程と、該ＡｌＮ層上にＳｉドープＧａＮ層を形成する工程と、該ＳｉドープＧａＮ層上にアンドープＧａＮ層を形成する工程と、を有し、前記ＳｉドープＧａＮ層を形成する際の表面の光の反射率は、前記ＡｌＮ層を形成する際の表面の光の反射率より小さいことを特徴とする半導体基板の製造方法である。また、本発明は、基板上にＡｌＮ層を形成する工程と、該ＡｌＮ層上にＳｉドープＧａＮ層を形成する工程と、該ＳｉドープＧａＮ層上にアンドープＧａＮ層を形成する工程と、該アンドープＧａＮ層上に動作層を形成する工程と、を有し、前記ＳｉドープＧａＮ層を形成する際の表面の光の反射率は、前記ＡｌＮ層を形成する際の表面の光の反射率より小さいことを特徴とする半導体装置の製造方法である。本発明によれば、アンドープＧａＮ層内の刃状転位をより削減することができる。
本発明によれば、アンドープＧａＮ層内の刃状転位を削減することができる。よって、半導体装置を製造した場合、半導体装置の特性を向上させることができる。
以下、図面を参照に本発明の実施例について説明する。
図１（ａ）から図１（ｃ）を用い、実施例１について説明する。実施例１は半導体基板の例である。図１（ａ）を参照に、（０００１）を主面とするサファイア基板１０上にＭＯＣＶＤ法を用い、膜厚が３１０ｎｍのＡｌＮ層１２を形成する。成長条件は以下である。なお、成長１から成長２の間に成長温度を変えている。
ガス流量：ＴＭＡ（トリメチルアルミニウム）が７０μモル／分、ＮＨ３（アンモニア）が５５８０μモル／分、Ｈ２（水素）が２０ＳＬＭ。
圧力：５０Ｔｏｒｒ
成長温度：１０４４℃（成長１）、１１４２℃（成長２）
成長時間：３００秒（成長１）、１５００秒（成長２）
ＡｌＮ層１２上に、ドープ濃度が１．５×１０１９ｃｍ−３のＳｉ（シリコン）ドープＧａＮ層１４を形成する。成長条件は以下である。
ガス流量：ＴＭＧ（トリメチルガリウム）が２４３μモル／分、ＮＨ３（アンモニア）が２．２×１０５μモル／分、ＳｉＨ４（シラン）が０．０４μモル／分、Ｈ２（水素）が２０ＳＬＭ。
圧力：２００Ｔｏｒｒ
成長温度：１０４０℃
成長時間：１５０秒
この成長条件では、平坦な膜を成長した場合に換算し７７ｎｍの厚さに相当する。
ＳｉドープＧａＮ層１４上に膜厚が１３３０ｎｍのアンドープＧａＮ層１６を形成する。成長条件は以下である。
ガス流量：ＴＭＧ（トリメチルガリウム）が２４３μモル／分、ＮＨ３（アンモニア）が２．２×１０５μモル／分、Ｈ２（水素）が２０ＳＬＭ。
圧力：２００Ｔｏｒｒ
成長温度：１０４０℃
成長時間：２５９０秒
図１（ｂ）のように、膜厚が１３８０ｎｍのＮ型ＧａＮ層１８、Ｎ型ＩｎＧａＮ層２０、Ｎ型ＧａＮ層２２、活性層２４としてＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ ｗｅｌｌ）、Ｐ型ＧａＮ層２６をＭＯＣＶＤ法を用い形成する。以上により実施例１に係る半導体基板が完成する。
図２は半導体基板の（１−１０２）面のＸ線回折ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）をＳｉドープＧａＮ層１４の成長時間に対し示した図である。同じ成長時間の２つの点はサンプルの違いである。図２より、ＳｉドープＧａＮ層１４の成長時間を長くすると、ＸＲＣ−ＦＷＨＭが小さくなっている。（１−１０２）面のＸＲＣ−ＦＷＨＭは刃状転位の密度に相関することが知られている。よって、ＳｉドープＧａＮ層１４を成長した後、アンドープＧａＮ層１６を成長することにより、アンドープＧａＮ層１６内の刃状転位を削減することができる。
次に、エピタキシャル成長中の基板表面状態を調べるため、ＡｌＮ層１２、ＳｉドープＧａＮ層１４、アンドープＧａＮ層１６およびＮ型ＧａＮ層１８の成長中に、レーザ光を用いた反射率測定装置で反射率を測定した。図３（ａ）から図３（ｃ）はＳｉドープＧａＮ層１４の成長時間を変えたときの反射率を示した図である。ＡｌＮ１２、ＧａＮ：Ｓｉ１４、ｕｎ−ＧａＮ１６、ｎ−ＧａＮ１８と示した範囲がそれぞれ、ＡｌＮ層１２、ＳｉドープＧａＮ層１４、アンドープＧａＮ層１６およびＮ型ＧａＮ層１８を成長している時間である。なお、ＡｌＮ１２とＧａＮ：Ｓｉ１４との間は、成長温度を変えるため成長を停止している時間である。
図３（ａ）から図３（ｃ）のように、ＡｌＮ層１２を成長している間は光の反射率は高いが、ＳｉドープＧａＮ層１４を成長している間は光の反射率は低下する。さらに、アンドープＧａＮ層１６を成長すると、光の反射率は徐々に回復する。反射率が回復する時間は、図３（ａ）のように、ＳｉドープＧａＮ層１４を成長する時間が短い場合は早く、図３（ｃ）のように、ＳｉドープＧａＮ層１４を成長する時間が長い場合は遅い。
刃状転位を削減することができるメカニズムは明確ではないが、図３（ａ）から図３（ｃ）の結果に基づき、以下のように考えられる。高温で成長したＡｌＮ層には多数の刃状転移が存在し、ＡｌＮ層上にＧａＮ層を成長した場合、ＧａＮ層にも多数の刃状転位が発生する。これは以下の理由が考えられる。高温で成長したＡｌＮ層の表面にＧａＮを成長する初期において、ＡｌＮ層上に発生した３次元核は結晶成長し隣接する３次元核と合体する。このとき、多数の刃状転位の存在するＡｌＮ層上の３次元核の結晶面がそれぞれ微少に異なるため、隣接する３次元核の合体した界面で結晶格子がずれる。この結晶格子のずれによって、刃状転位が発生するものと考えられる。このため、ＡｌＮ層上にＧａＮ層を成長する初期に核の密度が高ければ、３次元核が合体した界面が多くなり刃状転位の密度は高くなる。
ＧａＮ層を（０００１）方向に成長させる場合、Ｓｉを高濃度でドープしたＧａＮ層は横方向への成長速度は縦方向と同程度で、３次元核が拡大するように成長する。一方、アンドープＧａＮ層は縦方向に比べ横方向の成長が速く、３次元核の間を埋めるように広がり膜状に成長する。実施例１によれば、ＡｌＮ層１２上にＳｉドープＧａＮ層１４を成長するため、ＧａＮの３次元核は拡大するように成長する。このとき、３次元核はそれぞれの成長速度が不均一なため大きな核や小さな核が混在する。このため、凸凹の大きな表面となり、図３（ａ）から図３（ｃ）のように、ＳｉドープＧａＮ層１４を成長する際は光の反射率が低下する。ＳｉドープＧａＮ層１４の成長の際は、３次元核をそのまま大きくさせているため、大きな核が小さな核を覆い、実質的に核の密度を下げている。これにより、３次元核が合体した界面が少なくなり刃状転位密度を下げることができる。一方、アンドープＧａＮ層をＡｌＮ層１２上に直接成長すると初期成長時から膜状に成長され、ＳｉドープＧａＮ層１４のように３次元核の密度が下がるような成長とはならない。よって、３次元核が合体した界面が多くなり、刃状転位密度は高くなる。
その後、アンドープＧａＮ層１６をＳｉドープＧａＮ層１４上に成長すると、アンドープＧａＮは横方向の成長が速いため、３次元核の間がアンドープＧａＮ層１６によって埋まり、やがて平坦な膜となる。図３（ａ）から図３（ｃ）によれば、アンドープＧａＮ層１６を成長すると徐々に光の反射率が改善する。これは、徐々に表面の凸凹が平坦化されていることを示していると考えられる。
図３（ａ）から図３（ｃ）より、ＳｉドープＧａＮ層を成長する時間を長くする、つまり、ＳｉドープＧａＮ層１４の膜厚を厚くすると、光の反射率の回復はよりなだらかなる。これに対応し、図２のように、（１−１０２）のＸＲＣ−ＦＷＨＭは小さくなる。つまり刃状転位が低減している。これは、ＳｉドープＧａＮ層１４により刃状転位の発生が抑制されていることを示唆している。このように、ＳｉドープＧａＮ層１４により表面の凹凸を大きくし、その後アンドープＧａＮ層１６により表面の凹凸を小さくすることにより、刃状転位が低減されると考えられる。
以上のように、基板１０上にＡｌＮ層１２、ＳｉドープＧａＮ層１４およびアンドープＧａＮ層１６を設けることにより、アンドープＧａＮ層１６内の刃状転位を低減することができる。
高温ＡｌＮ層１２の結晶性が悪いと、アンドープＧａＮ層１６の結晶性に悪影響を及ぼす。よって、高温ＡｌＮ層１２は１０００℃以上またはＳｉドープＧａＮ層１４より高い温度で成長されることが好ましい。このようにして成長された高温ＡｌＮ層１２は、（０００２）面のＸ線回折ロッキングカーブの半値幅は５９０〜１１１０秒、（１−１０２）面のＸ線回折ロッキングカーブの半値幅は１１２０〜２５３０秒であった。このように、高温ＡｌＮ層１２の（１−１０２）面のＸ線回折ロッキングカーブの半値幅は２５００秒以下であることが好ましい。これにより、アンドープＧａＮ層１６の結晶性をより向上させることができる。なお、高温ＡｌＮ層１２の成長温度は１０５０℃以上であることがより好ましく、Ｘ線回折ロッキングカーブの半値幅は２０００秒以下であることがより好ましい。
また、特許文献１のようにＡｌＮ層を低温で成長した場合、ＡｌＮ層の結晶性は非常に悪く、低温で成長したＡｌＮ層上に実施例１と同様の層を成長してもＸ線回折ロッキングカーブの半値幅は非常に大きくなってしまう。さらに、ＡｌＮ層１２は結晶性が良ければ、１０００℃以上で成長したＡｌＮ層１２に限定されず、その他の形成方法で形成したＡｌＮ層であってもよい。
（１−１０２）面以外の面のロッキングカーブの半値幅を測定することにより、刃状転位密度等の結晶性を評価することも可能である。しかしながら、（１−１０２）面のロッキングカーブは簡便で精度よく測定することができる。よって、高温ＡｌＮ層１２の刃状転位密度等の結晶性を評価する際にはロッキングカーブの（１−１０２）面に対する半値幅を測定することが好ましい。
高温ＡｌＮ層１２の膜厚は０．１５μｍ程度では良好な結晶性が得られなかった。よって、少なくとも０．１５μｍより厚く、０．３１μｍ以上であることが好ましい。
また、特許文献１のように低温で成長したＡｌＮ層は、結晶性が非常に悪いため、Ｘ線回折ロッキングカーブの半値幅は非常に大きい。このような低温ＡｌＮ層上にＧａＮ層を成長すると、刃状転位密度を十分に削減することができない。また、ＡｌＮ層上に成長するＧａＮ層との成長温度が大きく異なってしまう。実施例１によれば、ＡｌＮ層の成長温度をＧａＮ層を成長する温度程度とすることができる。高温ＡｌＮ層１２上にＳｉドープＧａＮ層１４およびアンドープＧａＮ層１６を形成することにより、刃状転位を削減することができる。ＳｉドープＧａＮ層１４を形成する際の表面の光の反射率は、図３（ａ）から図３（ｂ）のように、高温ＡｌＮ層１２を形成する際の表面の光の反射率より小さいことが好ましい。その後、アンドープＧａＮ層１６の形成において、反射率が徐々に回復するようにアンドープＧａＮ層１６を成長することで、刃状転位を削減することができる。
実施例１は（０００１）面を主面とするサファイア基板上に（０００１）方向のＡｌＮ層およびＧａＮ層を形成する場合を例に説明した。ＧａＮ層が直接成長し難い（１１−２０）面のサファイア基板、（１１１）面のスピネル（ＭｇＡｌ２Ｏ４）基板、（１１１）面のＭｇＯ基板、（１１１）面のＳｉ基板、（０００１）面のＳｉＣ基板といった基板においても、高温ＡｌＮ層１２、ＳｉドープＧａＮ層１４およびアンドープＧａＮ層１６を設けることにより刃状転位を削減することができる。基板の主面および成長方向は、ＳｉドープＧａＮ層１４の横方向の成長速度が遅くなるように選択されることが好ましい。
また、ＳｉドープＧａＮ層１４の成長時間はＡｌＮ層１２の結晶性やＧａＮ層の成長条件によって最適値が異なる。ＳｉドープＧａＮ層１４の厚さは平坦な膜に換算して３０ｎｍから２００ｎｍとすることが好ましく、５０ｎｍから１００ｎｍとすることのがより好ましい。さらに、ＳｉドープＧａＮ層１４のドープ濃度は５．０×１０１７ｃｍ−３から１．０×１０２０ｃｍ−３の範囲が好ましい。さらに、アンドープＧａＮ層１６は、横方向成長を阻害しない範囲であれば、１．０×１０１７ｃｍ−３以下の範囲でＳｉをドーピングすることもできる。
図４を用い実施例２について説明する。実施例２は実施例１の半導体基板を用いたＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）の例である。図４のように、実施例１に係る半導体基板のウェハの一部の領域を窒化物半導体層のＮ型ＩｎＧａＮ層２０までドライエッチングし溝を形成する。溝の底面の一部に、蒸着法を用いＮ型ＩｎＧａＮ層２０に電気的に接続するようにＮ型電極３０を形成する。蒸着法を用いＰ型ＧａＮ層４４上の一部にＰ型ＧａＮ層４４に電気的に接続するようにＰ型電極２８を形成する。基板１０を１００μｍの厚さまで研削する。蒸着法を用い基板１０の裏面にＡｕ（金）からなる反射膜３２を形成する。スクライブ法を用い、基板１０の裏面からウェハを分割し、例えば約３００μｍ×３００μｍのチップに分割する。以上により、実施例２に係るＬＥＤが完成する。実施例１に係る半導体基板は、アンドープＧａＮ層１６の結晶性が良く、刃状転位密度が小さい。よって、実施例２に係るＬＥＤにおいて、活性層２４の結晶性が良く、刃状転位密度を小さくすることができる。これにより、特性の優れたＬＥＤを提供することができる。
実施例２においては、半導体装置の動作層としてＮ型ＧａＮ層１８、Ｎ型ＩｎＧａＮ層２０、Ｎ型ＧａＮ層２２、活性層２４およびＰ型ＧａＮ層２６を有するＬＥＤを例に説明した。本発明を適用する半導体装置は、例えばチャネル層等を動作層とするＦＥＴ等であってもよい。また、アンドープＧａＮ層１６と動作層との間には他の層が形成されていてもよい。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１（ａ）および図１（ｂ）は実施例１に係る半導体基板の断面図である。 図２は実施例１に係る半導体基板の（１−１０２）面のＸ線回折ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）をＳｉドープＧａＮ層の成長時間に対し示した図である。 図３（ａ）から図３（ｃ）はＳｉドープＧａＮ層の成長時間を変えたときの成長中の基板表面の光の反射率を測定した図である。 図４は実施例２に係るＬＥＤの断面図である。
符号の説明
１０ 基板
１２ ＡｌＮ層
１４ ＳｉドープＧａＮ層
１６ アンドープＧａＮ層
１８ Ｎ型ＧａＮ層
２０ Ｎ型ＩｎＧａＮ層
２２ Ｎ型ＧａＮ層
２４ 活性層
２６ Ｐ型ＧａＮ層
２８ Ｐ型電極
３０ Ｎ型電極

Claims (2)

  1. 基板上にＡｌＮ層を形成する工程と、
    該ＡｌＮ層上にＳｉドープＧａＮ層を形成する工程と、
    該ＳｉドープＧａＮ層上にアンドープＧａＮ層を形成する工程と、を有し、
    前記ＳｉドープＧａＮ層を形成する際の表面の光の反射率は、前記ＡｌＮ層を形成する際の表面の光の反射率より小さいことを特徴とする半導体基板の製造方法。
  2. 基板上にＡｌＮ層を形成する工程と、
    該ＡｌＮ層上にＳｉドープＧａＮ層を形成する工程と、
    該ＳｉドープＧａＮ層上にアンドープＧａＮ層を形成する工程と、
    該アンドープＧａＮ層上に動作層を形成する工程と、を有し、
    前記ＳｉドープＧａＮ層を形成する際の表面の光の反射率は、前記ＡｌＮ層を形成する際の表面の光の反射率より小さいことを特徴とする半導体装置の製造方法。
JP2006326123A 2006-12-01 2006-12-01 半導体装置の製造方法 Expired - Fee Related JP4980701B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006326123A JP4980701B2 (ja) 2006-12-01 2006-12-01 半導体装置の製造方法
TW096145623A TW200832515A (en) 2006-12-01 2007-11-30 Semiconductor device and method for fabricating the same
US11/948,330 US20080128707A1 (en) 2006-12-01 2007-11-30 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006326123A JP4980701B2 (ja) 2006-12-01 2006-12-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008141005A JP2008141005A (ja) 2008-06-19
JP4980701B2 true JP4980701B2 (ja) 2012-07-18

Family

ID=39474672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006326123A Expired - Fee Related JP4980701B2 (ja) 2006-12-01 2006-12-01 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20080128707A1 (ja)
JP (1) JP4980701B2 (ja)
TW (1) TW200832515A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5287406B2 (ja) * 2009-03-24 2013-09-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP5434872B2 (ja) * 2010-09-30 2014-03-05 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5175967B1 (ja) * 2011-10-11 2013-04-03 株式会社東芝 半導体発光素子及び半導体ウェーハ
JP5705179B2 (ja) * 2012-08-15 2015-04-22 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
WO2014065019A1 (ja) * 2012-10-22 2014-05-01 シャープ株式会社 窒化物半導体発光素子
JP6224424B2 (ja) * 2013-11-15 2017-11-01 古河機械金属株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法
JP7157324B2 (ja) * 2018-09-29 2022-10-20 日亜化学工業株式会社 ファイバー及びこれを用いた発光素子並びにその製造方法
JP7457932B2 (ja) * 2019-06-17 2024-03-29 パナソニックＩｐマネジメント株式会社 窒化物半導体結晶の製造方法および窒化物半導体結晶基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
EP0732754B1 (en) * 1995-03-17 2007-10-31 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
DE69602141T2 (de) * 1995-08-28 1999-10-21 Mitsubishi Cable Ind Ltd Lichtemittierende Vorrichtung auf Basis einer Nitridverbindung der Gruppe III
JPH0961865A (ja) * 1995-08-28 1997-03-07 Sumitomo Chem Co Ltd 非線形光学効果素子と電気光学効果素子
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
JP4063520B2 (ja) * 2000-11-30 2008-03-19 日本碍子株式会社 半導体発光素子
CN1254869C (zh) * 2001-03-28 2006-05-03 日亚化学工业株式会社 氮化物半导体元件
JP3768943B2 (ja) * 2001-09-28 2006-04-19 日本碍子株式会社 Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
JP2004047764A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
DE60341314C5 (de) * 2003-12-09 2023-03-23 The Regents Of The University Of California Hocheffiziente leuchtdioden auf galliumnitridbasis mit oberflächenaufrauhung
JP5025168B2 (ja) * 2006-06-08 2012-09-12 昭和電工株式会社 Ｉｉｉ族窒化物半導体積層構造体の製造方法

Also Published As

Publication number Publication date
US20080128707A1 (en) 2008-06-05
TW200832515A (en) 2008-08-01
JP2008141005A (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
JP4980701B2 (ja) 半導体装置の製造方法
KR101867867B1 (ko) 응력-감소 버퍼 구조체를 갖는 반도체 구조체
US8709843B2 (en) Method of manufacturing nitride semiconductor and nitride semiconductor element
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2001185493A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US8728237B2 (en) Crystal growth method for nitride semiconductor having a multiquantum well structure
JPH11251632A (ja) ＧａＮ系半導体素子の製造方法
JP4377600B2 (ja) ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置
US7368309B2 (en) Nitride semiconductor and fabrication method thereof
JP3670927B2 (ja) 窒化物系半導体発光素子
JP3634255B2 (ja) 窒化物半導体素子のエピタキシャル成長
JP2009158954A (ja) 窒化物半導体素子及びその製造方法
JP5581777B2 (ja) Ｉｉｉ族窒化物半導体の成長方法
JP2008214132A (ja) Ｉｉｉ族窒化物半導体薄膜、ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体薄膜の製造方法
JP3634243B2 (ja) Ｉｉｉ族窒化物半導体単結晶の作製方法及びｉｉｉ族窒化物半導体単結晶の使用方法
JP4304984B2 (ja) 窒化物半導体成長基板およびそれを用いた窒化物半導体素子
JP2003101157A (ja) 半導体装置及びその製造方法
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板
KR101216363B1 (ko) 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.
JP4609334B2 (ja) 窒化物系半導体基板の製造方法、窒化物系半導体基板、及び窒化物系半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees