JP6224424B2 - Ｉｉｉ族窒化物半導体自立基板の製造方法 - Google Patents

Description

本発明は、ＩＩＩ族窒化物半導体自立基板の製造方法に関する。

ＩＩＩ族窒化物半導体からなる半導体装置には、ＩＩＩ族窒化物半導体自立基板が用いられることがある。特許文献１には、ＩＩＩ族窒化物半導体自立基板の製造方法の一例が記載されている。特許文献１に記載の方法では、まず、窒化ガリウム（ＧａＮ）層の上に、金属膜または炭化膜を形成する。次に、当該金属膜または炭化膜を窒化する。次に、窒化された金属膜または炭化膜の表面に酸化処理を施す。次に、酸化処理のなされた金属膜または炭化膜の上に、窒化ガリウム（ＧａＮ）層をエピタキシャル成長によって形成する。次に、エピタキシャル成長によって形成された窒化ガリウム（ＧａＮ）層を剥離する。特許文献１では、剥離された当該窒化ガリウム（ＧａＮ）層がＩＩＩ族窒化物半導体自立基板となる。

特開２０１２−７２００９号公報

結晶品質の優れたｎ型ＩＩＩ族窒化物半導体の自立基板を形成するために、ＩＩＩ族窒化物半導体の表面を有する下地基板の上に、ｎ型ＩＩＩ族窒化物半導体層を形成する場合がある。この方法では、下地基板の上のｎ型ＩＩＩ族窒化物半導体層を剥離してｎ型ＩＩＩ族窒化物半導体の自立基板を得ることができる。他方、この方法では、下地基板のＩＩＩ族窒化物半導体の反りによって、下地基板の上のｎ型ＩＩＩ族窒化物半導体層にも反りが生じることがある。そしてこのようなｎ型ＩＩＩ族窒化物半導体層における反りは、ｎ型ＩＩＩ族窒化物半導体の自立基板の結晶品質を低下させることになる。このような問題に対応すべく、下地基板の上のｎ型ＩＩＩ族窒化物半導体層に反りが生じることを抑制する方法が必要となる。

特に下地基板は同一条件で製造をしても、その反りの程度は不可避的にばらついてしまうことがある。この場合、下地基板の反りがｎ型ＩＩＩ族窒化物半導体層にも及ぶと、ｎ型ＩＩＩ族窒化物半導体層の反りも不可避的にばらつくことになる。このような問題に対応すべく、下地基板の反りの程度にかかわらず、ｎ型ＩＩＩ族窒化物半導体層の反りを許容値の範囲に抑制する方法が必要となる。

本発明によれば、
少なくとも第１面がＩＩＩ族窒化物半導体によって形成されている下地基板を準備する工程と、
前記下地基板の前記第１面の上に積層膜を形成する工程と、
前記積層膜の上に、ｎ型ＩＩＩ族窒化物半導体層を形成する工程と、
前記下地基板と、前記積層膜と、前記ｎ型ＩＩＩ族窒化物半導体層と、を含む積層体から、少なくとも前記下地基板を除去して、前記積層体を、少なくとも前記ｎ型ＩＩＩ族窒化物半導体層を含む基体に加工する工程と、
を含み、
前記積層膜は、ｎ型不純物濃度が相対的に高いＩＩＩ族窒化物半導体からなる第１半導体層と、ｎ型不純物濃度が相対的に低いＩＩＩ族窒化物半導体からなる第２半導体層と、が、交互に積層されてなり、
前記積層膜を形成した後かつ前記ｎ型ＩＩＩ族窒化物半導体層を形成する前に、前記積層膜の上に、前記第１半導体層よりも低いｎ型不純物濃度を有するＩＩＩ族窒化物半導体層を形成する工程をさらに含み、
前記ＩＩＩ族窒化物半導体層の膜厚は、前記積層膜に含まれるいずれの前記第１半導体層または前記第２半導体層よりも厚く、
前記ＩＩＩ族窒化物半導体層のｎ型不純物濃度は、前記積層膜に含まれる前記第２半導体層のいずれのｎ型不純物濃度よりも低いＩＩＩ族窒化物半導体自立基板の製造方法が提供される。

本発明によれば、下地基板の上のｎ型ＩＩＩ族窒化物半導体層の反りが抑制される。

実施形態に係るＩＩＩ族窒化物半導体自立基板の製造方法を説明するための断面図である。 実施形態に係るＩＩＩ族窒化物半導体自立基板の製造方法を説明するための断面図である。 実施形態に係るＩＩＩ族窒化物半導体自立基板の製造方法を説明するための断面図である。 実施形態に係るＩＩＩ族窒化物半導体自立基板の製造方法を説明するための断面図である。 図４の変形例を示す図である。 実施形態に係るＩＩＩ族窒化物半導体自立基板の製造方法に用いるＨＶＰＥ装置を示す図である。 下地基板の反りと積層体の反りとの関係の実測値を示す図である。 下地基板の反りについて説明するための図である。 下地基板の反りについて説明するための図である。 下地基板の反りについて説明するための図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１から図４は、実施形態に係るＩＩＩ族窒化物半導体自立基板の製造方法を説明するための断面図である。本実施形態に係るＩＩＩ族窒化物半導体自立基板の製造方法は以下の工程を含んでいる。まず、下地基板１０２を準備する。下地基板１０２の少なくとも第１面は、ＩＩＩ族窒化物半導体によって形成されている。次に、下地基板１０２の第１面の上に積層膜１０４を形成する。次に、積層膜１０４の上にＩＩＩ族窒化物半導体層１０６を形成する。次に、ＩＩＩ族窒化物半導体層１０６の上にｎ型ＩＩＩ族窒化物半導体層１０８を形成する。以上により積層体１００が形成される。積層体１００は、下地基板１０２と、積層膜１０４と、ＩＩＩ族窒化物半導体層１０６と、ｎ型ＩＩＩ族窒化物半導体層１０８と、を含んでいる。次に、積層体１００から、少なくとも下地基板１０２を除去する。このようにして積層体１００を、少なくともｎ型ＩＩＩ族窒化物半導体層１０８を含む基体２００に加工する。

本実施形態では、積層膜１０４は、第１半導体層１０４ａと、第２半導体層１０４ｂと、が交互に積層されてなる。第１半導体層１０４ａは、ｎ型不純物濃度が相対的に高いＩＩＩ族窒化物半導体からなる。第２半導体層１０４ｂは、ｎ型不純物濃度が相対的に低いＩＩＩ族窒化物半導体からなる。さらにＩＩＩ族窒化物半導体層１０６は、第１半導体層１０４ａよりも低いｎ型不純物濃度を有している。さらにＩＩＩ族窒化物半導体層１０６の膜厚は、積層膜１０４に含まれるいずれの第１半導体層１０４ａまたは第２半導体層１０４ｂの１層の膜厚よりも厚い。以下、詳細に説明する。

まず、下地基板１０２を準備する。図１から図４に示す例では、下地基板１０２は、ＩＩＩ族窒化物半導体自立基板である。ただし、下地基板１０２はこれに限られず、例えば、ＩＩＩ族窒化物半導体が表面に堆積されたサファイア基板またはＩＩＩ族窒化物半導体が表面に堆積されたＳｉＣ基板としてもよい。この場合、ＩＩＩ族窒化物半導体とは異なる材料により形成された基板の表面においてＩＩＩ族窒化物半導体が下地基板１０２の第１面を形成していることになる。下地基板１０２に用いられるＩＩＩ族窒化物半導体の例には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）が含まれる。また下地基板１０２に用いられるＩＩＩ族窒化物半導体は単結晶である。なお、下地基板１０２の第１面は化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって平坦化されていてもよい。下地基板１０２に用いられるＩＩＩ族窒化物半導体の導電型は特に限定されず、ｐ型であってもよいし、ｎ型であってもよい。他の例として、下地基板１０２に用いられるＩＩＩ族窒化物半導体は、真性半導体であってもよい。

次に、図１に示すように、下地基板１０２の上に積層膜１０４を形成する。なお、本実施形態では下地基板１０２において積層膜１０４が形成される面（第１面）は、基板の反りによって外周付近の結晶軸が内側に傾いている面であるが、第１面はこれに限定されない。積層膜１０４は、第１半導体層１０４ａと、第２半導体層１０４ｂと、が交互に積層されてなる。図１に示す例では、第１半導体層１０４ａおよび第２半導体層１０４ｂは、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）によって形成される。ただし、第１半導体層１０４ａおよび第２半導体層１０４ｂの形成方法はＨＶＰＥに限られず、他の方法（例えば、ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ））を用いてもよい。なお、図１に示す例では、積層膜１０４の最下層には第１半導体層１０４ａが形成され、積層膜１０４の最上層には第２半導体層１０４ｂが形成されている。ただし、積層膜１０４の最下層および最上層は図１の例に限られず、積層膜１０４の最下層に第２半導体層１０４ｂが形成されていてもよいし、積層膜１０４の最上層に第１半導体層１０４ａが形成されていてもよい。

図１に示す例では、第１半導体層１０４ａは、ｎ型ＩＩＩ族窒化物半導体層である。一方、第２半導体層１０４ｂは、アンドープＩＩＩ族窒化物半導体層である。第１半導体層１０４ａおよび第２半導体層１０４ｂに用いられるＩＩＩ族窒化物半導体の例には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）が含まれる。また第１半導体層１０４ａおよび第２半導体層１０４ｂに用いられるＩＩＩ族窒化物半導体は単結晶である。

図１に示す例では、第１半導体層１０４ａには、シリコン（Ｓｉ）がｎ型不純物としてドープされている。この場合、シリコンのドープは、ＨＶＰＥまたはＭＯＶＰＥにおいてシリコンを含むガス（例えば、モノシラン（ＳｉＨ_４）またはジクロロシラン（ＳｉＨ_２Ｃｌ_２））を供給して実施してもよい。第１半導体層１０４ａのｎ型不純物濃度は、例えば、５Ｅ１７ａｔｏｍｓ／ｃｍ^３以上５Ｅ２０ａｔｏｍｓ／ｃｍ^３以下である。

なお、互いに接する第１半導体層１０４ａおよび第２半導体層１０４ｂの間において、第１半導体層１０４ａおよび第２半導体層１０４ｂのｎ型不純物濃度がステップ状に変化している必要はない。例えば、第１半導体層１０４ａから第２半導体層１０４ｂにかけてｎ型不純物濃度が徐々に減少していてもよいし、第２半導体層１０４ｂから第１半導体層１０４ａにかけてｎ型不純物濃度が徐々に上昇していてもよい。

積層膜１０４では、第１半導体層１０４ａと第２半導体層１０４ｂとの積層のサイクルが所定回数繰り返されている。当該回数は特に限定されるものではないが、例えば、１０回以上としてもよい。すなわち、この場合、第１半導体層１０４ａの１層および第２半導体層１０４ｂの１層の１組からなる層が、１０層以上積層されることになる。

図１に示す例では、積層膜１０４において、第１半導体層１０４ａおよび第２半導体層１０４ｂは、それぞれある程度の膜厚を有することが好ましい。これらの膜厚は、超格子を形成するような薄膜とするよりも、たとえば５０ｎｍ以上とし、好ましくは２００ｎｍ以上である。さらに積層膜１０４に含まれる第１半導体層１０４ａのいずれの膜厚も、積層膜１０４に含まれる第２半導体層１０４ｂのいずれの膜厚よりも厚くしてもよい。例えば、第１半導体層１０４ａの膜厚は７００ｎｍ以上１０００ｎｍ以下とし、第２半導体層１０４ｂの膜厚は３５０ｎｍ以上５００ｎｍ以下としてもよい。

次に、図２に示すように、積層膜１０４の上に、ＩＩＩ族窒化物半導体層１０６を形成する。ＩＩＩ族窒化物半導体層１０６の膜厚は、積層膜１０４に含まれるいずれの第１半導体層１０４ａまたは第２半導体層１０４ｂよりも厚い。なお、ＩＩＩ族窒化物半導体層１０６の膜厚は、積層膜１０４の全体の膜厚よりも厚くしてもよい。図２に示す例では、ＩＩＩ族窒化物半導体層１０６は、ＨＶＰＥによって形成される。ただし、ＩＩＩ族窒化物半導体層１０６の形成方法はＨＶＰＥに限られず、他の方法（例えば、ＭＯＶＰＥ）を用いてもよい。ＩＩＩ族窒化物半導体層１０６に用いられるＩＩＩ族窒化物半導体の例には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）が含まれる。またＩＩＩ族窒化物半導体層１０６に用いられるＩＩＩ族窒化物半導体は単結晶である。図２に示す例では、ＩＩＩ族窒化物半導体層１０６は、アンドープＩＩＩ族窒化物半導体層である。

次に、図３に示すように、ＩＩＩ族窒化物半導体層１０６の上に、ｎ型ＩＩＩ族窒化物半導体層１０８を形成する。図３に示す例では、ｎ型ＩＩＩ族窒化物半導体層１０８は、ＨＶＰＥによって形成される。ただし、ｎ型ＩＩＩ族窒化物半導体層１０８の形成方法はＨＶＰＥに限られず、他の方法（例えば、ＭＯＶＰＥ）を用いてもよい。ｎ型ＩＩＩ族窒化物半導体層１０８に用いられるＩＩＩ族窒化物半導体の例には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）が含まれる。またｎ型ＩＩＩ族窒化物半導体層１０８に用いられるＩＩＩ族窒化物半導体は単結晶である。図３に示す例では、ｎ型ＩＩＩ族窒化物半導体層１０８には、シリコン（Ｓｉ）がｎ型不純物としてドープされている。この場合、シリコンのドープは、ＨＶＰＥまたはＭＯＶＰＥにおいてシリコンを含むガス（例えば、モノシランまたはジクロロシラン）を供給して実施してもよい。ｎ型ＩＩＩ族窒化物半導体層１０８のｎ型不純物濃度は、例えば、５Ｅ１７ａｔｏｍｓ／ｃｍ^３以上５Ｅ２０ａｔｏｍｓ／ｃｍ^３以下である。

次に、図４に示すように、積層体１００から、下地基板１０２と、積層膜１０４と、ＩＩＩ族窒化物半導体層１０６と、を除去する。このようにして、積層体１００を、ｎ型ＩＩＩ族窒化物半導体層１０８を含む基体２００に加工する。積層体１００を基体２００に加工する方法は特に限定されないが、例えば、研磨により、積層体１００から、下地基板１０２と、積層膜１０４と、ＩＩＩ族窒化物半導体層１０６と、を除去してもよい。さらに積層体１００を、ＩＩＩ族窒化物半導体層１０６とｎ型ＩＩＩ族窒化物半導体層１０８との間で切断することで、積層体１００を基体２００に加工してもよい。このようにして得られた基体２００がＩＩＩ族窒化物半導体自立基板となる。

なお、積層体１００は、図５に示すように加工してもよい。図５は、図４の変形例を示す図である。図５に示す例では、積層体１００から、下地基板１０２のみを除去している。結果、基体２００は、積層膜１０４と、ＩＩＩ族窒化物半導体層１０６と、ｎ型ＩＩＩ族窒化物半導体層１０８と、を含んでいる。なお、図５に示す例では、積層体１００から下地基板１０２を除去する際に、積層膜１０４の一部が除去されてもよい。

図６は、図１から図３に示す工程に用いるＨＶＰＥ装置３００を示す図である。ＨＶＰＥ装置３００は、積層膜１０４、ＩＩＩ族窒化物半導体層１０６およびｎ型ＩＩＩ族窒化物半導体層１０８を形成するために用いられる。ＨＶＰＥ装置３００において、下地基板１０２は、チャンバ３０２の内部に設けられたステージ３０４に載置される。なおステージ３０４は、図６に示すように回転可能である。さらにチャンバ３０２の温度は、ヒータ３０６によって調整することができる。チャンバ３０２には、導入路３２０、導入路３２２および導入路３２４が取り付けられている。そして導入路３２０、導入路３２２および導入路３２４には、それぞれ、ガスライン３１４、ガスライン３１６およびガスライン３１８を介して、ボンベ３０８、ボンベ３１０およびボンベ３１２に含まれるガスが供給される。

ボンベ３０８は、塩化水素（ＨＣｌ）ガスを含んでいる。当該ＨＣｌガスとＧａ（ガリウム）ソース３２６とが反応すると、Ｇａ（ガリウム）原料ガス（例えば、塩化ガリウム（ＧａＣｌ））が導入路３２０からチャンバ３０２の内部に導入される。他方、ボンベ３１０は、窒素含有ガス（例えば、窒素（Ｎ_２）ガスまたはアンモニア（ＮＨ_３）ガス）を含んでいる。この窒素含有ガスは導入路３２２を介してチャンバ３０２の内部に導入される。またボンベ３１２は、ドナーガス（例えば、モノシラン（ＳｉＨ_４）またはジクロロシラン（ＳｉＨ_２Ｃｌ_２）といったシリコン含有ガス）を含んでいる。このドナーガスは導入路３２４を介してチャンバ３０２の内部に導入される。Ｇａ原料ガス、窒素含有ガスおよびドナーガスは積層体１００の形成に寄与するが、積層体１００の形成に寄与しないガスは、排出管３２８を介してチャンバ３０２の外部に排出される。

第１半導体層１０４ａが形成される場合は、導入路３２０、導入路３２２および導入路３２４から、ぞれぞれ、Ｇａ原料ガス、窒素含有ガスおよびドナーガスが供給される。一方、第２半導体層１０４ｂが形成される場合は、導入路３２０および導入路３２２から、それぞれ、Ｇａ原料ガスおよび窒素含有ガスが供給されるが、ドナーガスは供給されない。

ＩＩＩ族窒化物半導体層１０６が形成される場合は、第２半導体層１０４ｂと同様、導入路３２０および導入路３２２から、それぞれ、Ｇａ原料ガスおよび窒素含有ガスが供給されるが、ドナーガスは供給されない。ただし、ＩＩＩ族窒化物半導体層１０６を形成する場合におけるチャンバ３０２の内部におけるＧａ原料ガスおよび窒素含有ガスの分圧は、第２半導体層１０４ｂを形成する場合におけるチャンバ３０２の内部におけるチャンバ３０２の内部におけるＧａ原料ガスおよび窒素含有ガスの分圧よりもそれぞれ高くしてもよい。このようにして、ＩＩＩ族窒化物半導体層１０６を、第２半導体層１０４ｂよりも速い成長速度で形成することができる。さらにこの場合、チャンバ３０２の内部の不純物量が常にほぼ一定であることに起因して、ＩＩＩ族窒化物半導体層１０６のｎ型不純物濃度は、積層膜１０４に含まれる第２半導体層１０４ｂのいずれのｎ型不純物濃度よりも低いものとなる。

ｎ型ＩＩＩ族窒化物半導体層１０８が形成される場合は、第１半導体層１０４ａと同様、導入路３２０、導入路３２２および導入路３２４から、ぞれぞれ、Ｇａ原料ガス、窒素含有ガスおよびドナーガスが供給される。

なお、下地基板１０２は、積層膜１０４が形成されてからｎ型ＩＩＩ族窒化物半導体層１０８が形成されるまでの間、チャンバ３０２から取り出されることなく、ステージ３０４に載置されたままである。

次に、本実施形態の作用および効果について説明する。本実施形態では、下地基板１０２とｎ型ＩＩＩ族窒化物半導体層１０８との間に、積層膜１０４が設けられている。本実施形態では、積層膜１０４が下地基板１０２の反りを緩和する層として機能することが考えられる。すなわち、下地基板１０２の第１面に直接ｎ型ＩＩＩ族窒化物半導体層１０８を形成した場合は、下地基板１０２の反りがｎ型ＩＩＩ族窒化物半導体層１０８に直接伝わり、ｎ型ＩＩＩ族窒化物半導体層１０８が反ることになる。これに対して本実施形態では、下地基板１０２とｎ型ＩＩＩ族窒化物半導体層１０８との間の積層膜１０４が下地基板１０２の反りを緩和するため、下地基板１０２の反りがｎ型ＩＩＩ族窒化物半導体層１０８に伝わることが抑制される。結果、ｎ型ＩＩＩ族窒化物半導体層１０８の反りが抑制されることになる。なお、この効果は、第１半導体層１０４ａの膜厚が第２半導体層１０４ｂの膜厚よりも厚い場合に、より良好となる。

さらに図３に示す例では、積層膜１０４だけでなく、ＩＩＩ族窒化物半導体層１０６も、下地基板１０２とｎ型ＩＩＩ族窒化物半導体層１０８との間に設けられている。ＩＩＩ族窒化物半導体層１０６も、積層膜１０４と同様、下地基板１０２の反りを緩和する層として機能することが考えられる。このため、積層膜１０４に加えて、ＩＩＩ族窒化物半導体層１０６も設けることで、ｎ型ＩＩＩ族窒化物半導体層１０８の反りがさらに確実に抑制されることになる。

次に、本実施形態の変形例について説明する。

図１から図３に示す例では、第２半導体層１０４ｂは、アンドープＩＩＩ族窒化物半導体層であったが、ｎ型不純物濃度が相対的に低いＩＩＩ族窒化物半導体層であれば、アンドープＩＩＩ族窒化物半導体層に限られない。具体的には、第２半導体層１０４ｂのｎ型不純物濃度は、第１半導体層１０４ａのｎ型不純物濃度よりも低いものとすることができる。より具体的には、第２半導体層１０４ｂは、５Ｅ１７ａｔｏｍｓ／ｃｍ^３未満のｎ型不純物濃度を含む半導体層となる。第２半導体層１０４ｂのｎ型不純物濃度がこの値未満である場合、第２半導体層１０４ｂは、通常、ｎ型半導体として機能することはない。本変形例においても、本実施形態と同様の効果を得ることができる。なお、互いに接する第１半導体層１０４ａおよび第２半導体層１０４ｂの間において、第１半導体層１０４ａおよび第２半導体層１０４ｂのｎ型不純物濃度がステップ状に変化している必要はない。例えば、第１半導体層１０４ａから第２半導体層１０４ｂにかけてｎ型不純物濃度が徐々に減少していてもよいし、第２半導体層１０４ｂから第１半導体層１０４ａにかけてｎ型不純物濃度が徐々に上昇していてもよい。この場合、第２半導体層１０４ｂのｎ型不純物濃度は、当該ｎ型不純物濃度が最小値をとる領域において、上記値（５Ｅ１７ａｔｏｍｓ／ｃｍ^３未満）であればよい。

図２および図３に示す例では、積層膜１０４とｎ型ＩＩＩ族窒化物半導体層１０８との間にＩＩＩ族窒化物半導体層１０６が設けられているが、ＩＩＩ族窒化物半導体層１０６は設けられていなくてもよい。この場合、積層膜１０４の最上層に接してｎ型ＩＩＩ族窒化物半導体層１０８が設けられることになる。本変形例においても、積層膜１０４によってｎ型ＩＩＩ族窒化物半導体層１０８の反りを抑制することができる。

図２および図３に示す例では、ＩＩＩ族窒化物半導体層１０６は、アンドープＩＩＩ族窒化物半導体層であったが、ｎ型不純物濃度が相対的に低いＩＩＩ族窒化物半導体層であれば、アンドープＩＩＩ族窒化物半導体層に限られない。具体的には、ＩＩＩ族窒化物半導体層１０６のｎ型不純物濃度は、第１半導体層１０４ａのｎ型不純物濃度よりも低いものとすることができる。より具体的には、ＩＩＩ族窒化物半導体層１０６は、５Ｅ１７ａｔｏｍｓ／ｃｍ^３未満のｎ型不純物濃度を含む半導体層となる。ＩＩＩ族窒化物半導体層１０６のｎ型不純物濃度がこの値未満である場合、ＩＩＩ族窒化物半導体層１０６は、通常、ｎ型半導体として機能することはない。本変形例においても、本実施形態と同様の効果を得ることができる。

（実施例）
実施例１として、実施形態に示した方法を用いて、積層体１００を製造した。具体的には、下地基板１０２には、窒化ガリウム（ＧａＮ）基板を使用した。なお、下地基板１０２は、積層膜１０４を形成する前に、２００℃のリン酸および硫酸の混酸に１時間含浸させた。これにより、下地基板１０２の表面の凹凸が平坦化される。第１半導体層１０４ａおよび第２半導体層１０４ｂには、シリコンドープ窒化ガリウム（ＧａＮ）およびアンドープ窒化ガリウム（ＧａＮ）をそれぞれ使用した。第１半導体層１０４ａの膜厚および第２半導体層１０４ｂの膜厚は、それぞれ、７００ｎｍおよび５００ｎｍである。積層膜１０４では、第１半導体層１０４ａと第２半導体層１０４ｂとのサイクルが２０回繰り返されている。ＩＩＩ族窒化物半導体層１０６には、アンドープ窒化ガリウム（ＧａＮ）を使用した。ＩＩＩ族窒化物半導体層１０６の膜厚は、０．２ｍｍである。ｎ型ＩＩＩ族窒化物半導体層１０８には、シリコンドープ窒化ガリウム（ＧａＮ）を使用した。ｎ型ＩＩＩ族窒化物半導体層１０８の膜厚は、２ｍｍである。

比較例１として、下地基板１０２の第１面の上にｎ型ＩＩＩ族窒化物半導体層１０８が直接形成された積層体を製造した。比較例１に係る積層体は、積層膜１０４とＩＩＩ族窒化物半導体層１０６とが設けられていない点を除いて、実施例１に係る積層体１００と同様である。

実施例１に係る積層体１００と比較例１に係る積層体との反りを実測した。その結果は、図７に示すようになる。図７は、下地基板の反りと積層体の反りとの関係の実測値を示す図である。実施例１および比較例１では、図７に示すように、反りの異なる複数の下地基板１０２を用いて実測がされた。図７のグラフの横軸は下地基板の反りを示し、図７のグラフの縦軸は積層体の反りを示している。図７のグラフにおける縦軸および横軸の値の正負は、下地基板１０２の第１面が凸になる方向を正、下地基板１０２の第１面が凹になる方向を負としている。図７のグラフにおいて一点鎖線で表示されている横線は、反りの曲率半径Ｒ＝５ｍの境界を示している。すなわち、一点鎖線よりも下に位置するプロットでは曲率半径Ｒが５ｍよりも小さくなり、一点鎖線よりも上に位置するプロットでは曲率半径が５ｍよりも大きくなる。

図７に示すように、比較例１と比較すると、実施例１では全体的に積層体の反りが緩和しているといえる。特に横軸の値が−１００ｎｍ以下の領域では、比較例１のほとんどのプロットでは曲率半径Ｒが５ｍよりも小さくなっている（反りが大きい）のに対して、実施例１のほとんどのプロットでは曲率半径Ｒが５ｍよりも大きくなっている（反りが小さい）。すなわち、実施例１では、下地基板の反りの程度にかかわらず、積層体の反りの程度がほぼ同じ値になっている。

以上により、積層膜１０４とＩＩＩ族窒化物半導体層１０６とが下地基板１０２とｎ型ＩＩＩ族窒化物半導体層１０８との間に設けられることで、ｎ型ＩＩＩ族窒化物半導体層１０８の反りを抑制することができたといえる。くわえて、実施例１では、ｎ型ＩＩＩ族窒化物半導体層１０８の反りが単に抑制されただけではなく、下地基板１０２の反りの程度にかかわらず、ｎ型ＩＩＩ族窒化物半導体層１０８の反りの程度をほぼ同じ値にすることができたといえる。

なお、基板の「反り」とは、外形に顕在化した反りのみならず、結晶構造上の反りも含めて定義する。以下に詳細に説明する。

図８〜１０は、下地基板の反りについて説明するための図である。ここで、基板の「反り」の定義について説明する。なお、図８〜１０は、基板の断面図であり、下地基板となる層や下地基板において、成長面に垂直な結晶軸の方向を点線の矢印で示している。

下地基板を準備する工程として、たとえば基材層５０１の上に下地基板となる層５０２ａ、５０２ｂを結晶成長させ、その後、層５０２ａ、５０２ｂを基材層５０１から剥離する方法や、長尺（厚膜）のバルク結晶５０４から下地基板を切り出す方法などがある。基板の反りは、結晶成長段階での結晶軸の傾き、もしくは結晶軸が傾こうとする力に起因する。

第１の例として、図８（ａ）のように基材層５０１の上に下地基板となる層５０２ａを結晶成長させ、その後、基材層５０１から層５０２ａを剥離して、図８（ｂ）のような剥離した層５０２ａからなる基板５０３ａを下地基板として準備する方法がある。
剥離前の図８（ａ）の状態では、基材層５０１の中心と、外周縁部とで、基材層５０１上に積層した層５０２ａの結晶軸は互いに平行である。しかし、剥離後には図８（ｂ）のように基板５０３ａの外形は反った形状となる。この理由は明らかではないが、積層した層５０２ａには残留応力が存在していたり、転位が存在していたりするためであると考えられる。基板５０３ａの外形がこのように反った形状となる結果、基板５０３ａの外周縁部における結晶軸の方向は、基板５０３ａの中心における結晶軸の方向に対して傾く。この結晶軸の傾きの大きさから、基板５０３ａすなわち下地基板の外形的な反りの曲率半径が求められる。

また、第２の例として、長尺（厚膜）のバルク結晶５０４（図９（ａ））から所定の厚みの基板５０３ｂを切り出す方法がある。
この場合、成長面５０５の周縁部における結晶軸の方向は、成長面５０５の中心における結晶軸の方向に対して傾いている。
たとえば、図９（ａ）に示される互いに並行な２本の破線の位置にてそれぞれバルク結晶５０４を切断することにより基板５０３ｂを切り出した場合、切り出された基板５０３ｂは、一例として図９（ｂ）のように外形上の反りが無い平板状をなしている。しかし、このような平板状の基板５０３ｂにおいても、結晶軸に注目すると、基板５０３ｂの外周縁部における結晶軸の方向は、基板５０３ｂの中心における結晶軸の方向に対して傾いている。この結晶軸の傾きは、長尺のバルク結晶５０４における反りに起因する。よって、本例の場合は、基板５０３ｂの外形形状ではなく、結晶軸の傾きを評価することが、反りを本質的に評価することになる。

さらに、成長段階での結晶軸の傾きに外形上の反りの影響が加わる複合的な状態もあり得る。
たとえば、第１の例と同様の方法で下地基板を準備した場合に、図１０（ａ）のように剥離前の段階で、下地基板となる層５０２ｂの成長面５０５が曲面となることがある。この層５０２ｂを基材層５０１から剥離すると、剥離した層５０２ｂからなる基板５０３ｄは、応力によって図１０（ｂ）のように反った外形となる。結晶軸に注目すると、剥離前の段階で、基材層５０１の外周縁部における層５０２ｂの結晶軸の方向は、基材層５０１の中心付近における層５０２ｂの結晶軸の方向に対して傾いている。そして、剥離後には基板５０３ｄが外形的に反ることで、結晶軸の傾きはより大きくなる。
また、長尺のバルク結晶５０４を図９（ａ）のように切断して基板５０３ｃとしても、応力によって図９（ｃ）のような反った外形の基板５０３ｃとなる場合もある。この場合も同様に、切り出した基板５０３ｃの結晶軸の傾きは、長尺のバルク結晶５０４の結晶軸の傾きよりも大きくなる。

以上の様に、外形上の反り、成長段階での結晶軸の傾き、およびそれらが複合した結晶軸の傾きのいずれをとっても、基板の中心における結晶軸の方向に対する、基板の外周縁部における結晶軸の方向の傾きを評価することが、反りを本質的に評価することになる。
なお、結晶軸の傾きは、たとえばＸＲＤにより測定することができ、結晶軸を法線とした面の曲率半径に換算することができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以下、参考形態の例を付記する。
１． 少なくとも第１面がＩＩＩ族窒化物半導体によって形成されている下地基板を準備する工程と、
前記下地基板の前記第１面の上に積層膜を形成する工程と、
前記積層膜の上に、ｎ型ＩＩＩ族窒化物半導体層を形成する工程と、
前記下地基板と、前記積層膜と、前記ｎ型ＩＩＩ族窒化物半導体層と、を含む積層体から、少なくとも前記下地基板を除去して、前記積層体を、少なくとも前記ｎ型ＩＩＩ族窒化物半導体層を含む基体に加工する工程と、
を含み、
前記積層膜は、ｎ型不純物濃度が相対的に高いＩＩＩ族窒化物半導体からなる第１半導体層と、ｎ型不純物濃度が相対的に低いＩＩＩ族窒化物半導体からなる第２半導体層と、が、交互に積層されてなるＩＩＩ族窒化物半導体自立基板の製造方法。
２． １．に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記積層膜を形成した後かつ前記ｎ型ＩＩＩ族窒化物半導体層を形成する前に、前記積層膜の上に、前記第１半導体層よりも低いｎ型不純物濃度を有するＩＩＩ族窒化物半導体層を形成する工程をさらに含み、
前記ＩＩＩ族窒化物半導体層の膜厚は、前記積層膜に含まれるいずれの前記第１半導体層または前記第２半導体層よりも厚いＩＩＩ族窒化物半導体自立基板の製造方法。
３． ２．に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記ＩＩＩ族窒化物半導体層の膜厚は、前記積層膜の全体の膜厚よりも厚いＩＩＩ族窒化物半導体自立基板の製造方法。
４． ２．または３．に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記ＩＩＩ族窒化物半導体層は、アンドープ半導体層または５Ｅ１７ａｔｏｍｓ／ｃｍ ^３ 未満のｎ型不純物を含む層であるＩＩＩ族窒化物半導体自立基板の製造方法。
５． ２．から４．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記ＩＩＩ族窒化物半導体層のｎ型不純物濃度は、前記積層膜に含まれる前記第２半導体層のいずれのｎ型不純物濃度よりも低いＩＩＩ族窒化物半導体自立基板の製造方法。
６． １．から．５までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記積層膜に含まれる前記第１半導体層のいずれの膜厚も、前記積層膜に含まれる前記第２半導体層のいずれの膜厚よりも厚いＩＩＩ族窒化物半導体自立基板の製造方法。
７． １．から６．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記第２半導体層は、アンドープ半導体層または５Ｅ１７ａｔｏｍｓ／ｃｍ ^３ 未満のｎ型不純物を含む層であるＩＩＩ族窒化物半導体自立基板の製造方法。
８． １．から７．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記第１半導体層および前記第２半導体層は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）によって形成されるＩＩＩ族窒化物半導体自立基板の製造方法。
９． １．から７．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記第１半導体層および前記第２半導体層は、ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）によって形成されるＩＩＩ族窒化物半導体自立基板の製造方法。
１０． １．から９．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記第１半導体層および前記第２半導体層の各々の厚さは、５０ｎｍ以上であるＩＩＩ族窒化物半導体自立基板の製造方法。
１１． １．から１０．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記積層膜では、前記第１半導体層と前記第２半導体層との積層のサイクルが１０回以上繰り返されているＩＩＩ族窒化物半導体自立基板の製造方法。
１２． １．から１１．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記ｎ型ＩＩＩ族窒化物半導体層および前記第１半導体層には、シリコンがドープされているＩＩＩ族窒化物半導体自立基板の製造方法。
１３． １．から１２．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記下地基板の前記第１面は平坦化されているＩＩＩ族窒化物半導体自立基板の製造方法。
１４． １．から１３．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記積層体を前記基体に加工する前記工程では、前記積層膜の一部が除去され、または前記積層膜が除去されないＩＩＩ族窒化物半導体自立基板の製造方法。
１５． １．から１３．までのいずれかに記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
前記積層体を前記基体に加工する前記工程では、前記積層膜の全体が除去されるＩＩＩ族窒化物半導体自立基板の製造方法。

１００ 積層体
１０２ 下地基板
１０４ 積層膜
１０４ａ 第１半導体層
１０４ｂ 第２半導体層
１０６ ＩＩＩ族窒化物半導体層
１０８ ｎ型ＩＩＩ族窒化物半導体層
２００ 基体
３００ ＨＶＰＥ装置
３０２ チャンバ
３０４ ステージ
３０６ ヒータ
３０８ ボンベ
３１０ ボンベ
３１２ ボンベ
３１４ ガスライン
３１６ ガスライン
３１８ ガスライン
３２０ 導入路
３２２ 導入路
３２４ 導入路
３２６ Ｇａソース
３２８ 排出管
５０１ 初期下地基板
５０２ａ 層
５０２ｂ 層
５０３ａ 基板
５０３ｂ 基板
５０３ｃ 基板
５０３ｄ 基板
５０４ バルク結晶
５０５ 成長面

Claims (13)

1. 少なくとも第１面がＩＩＩ族窒化物半導体によって形成されている下地基板を準備する工程と、
   前記下地基板の前記第１面の上に積層膜を形成する工程と、
   前記積層膜の上に、ｎ型ＩＩＩ族窒化物半導体層を形成する工程と、
   前記下地基板と、前記積層膜と、前記ｎ型ＩＩＩ族窒化物半導体層と、を含む積層体から、少なくとも前記下地基板を除去して、前記積層体を、少なくとも前記ｎ型ＩＩＩ族窒化物半導体層を含む基体に加工する工程と、
   を含み、
   前記積層膜は、ｎ型不純物濃度が相対的に高いＩＩＩ族窒化物半導体からなる第１半導体層と、ｎ型不純物濃度が相対的に低いＩＩＩ族窒化物半導体からなる第２半導体層と、が、交互に積層されてなり、
   前記積層膜を形成した後かつ前記ｎ型ＩＩＩ族窒化物半導体層を形成する前に、前記積層膜の上に、前記第１半導体層よりも低いｎ型不純物濃度を有するＩＩＩ族窒化物半導体層を形成する工程をさらに含み、
   前記ＩＩＩ族窒化物半導体層の膜厚は、前記積層膜に含まれるいずれの前記第１半導体層または前記第２半導体層よりも厚く、
   前記ＩＩＩ族窒化物半導体層のｎ型不純物濃度は、前記積層膜に含まれる前記第２半導体層のいずれのｎ型不純物濃度よりも低いＩＩＩ族窒化物半導体自立基板の製造方法。
2. 請求項１に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
   前記ＩＩＩ族窒化物半導体層の膜厚は、前記積層膜の全体の膜厚よりも厚いＩＩＩ族窒化物半導体自立基板の製造方法。
3. 請求項１又は２に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
   前記ＩＩＩ族窒化物半導体層は、アンドープ半導体層または５Ｅ１７ａｔｏｍｓ／ｃｍ^３未満のｎ型不純物を含む層であるＩＩＩ族窒化物半導体自立基板の製造方法。
4. 請求項１から３までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
   前記積層膜に含まれる前記第１半導体層のいずれの膜厚も、前記積層膜に含まれる前記第２半導体層のいずれの膜厚よりも厚いＩＩＩ族窒化物半導体自立基板の製造方法。
5. 請求項１から４までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
   前記第２半導体層は、アンドープ半導体層または５Ｅ１７ａｔｏｍｓ／ｃｍ^３未満のｎ型不純物を含む層であるＩＩＩ族窒化物半導体自立基板の製造方法。
6. 請求項１から５までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
   前記第１半導体層および前記第２半導体層は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）によって形成されるＩＩＩ族窒化物半導体自立基板の製造方法。
7. 請求項１から５までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
   前記第１半導体層および前記第２半導体層は、ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）によって形成されるＩＩＩ族窒化物半導体自立基板の製造方法。
8. 請求項１から７までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
   前記第１半導体層および前記第２半導体層の各々の厚さは、５０ｎｍ以上であるＩＩＩ族窒化物半導体自立基板の製造方法。
9. 請求項１から８までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
   前記積層膜では、前記第１半導体層と前記第２半導体層との積層のサイクルが１０回以上繰り返されているＩＩＩ族窒化物半導体自立基板の製造方法。
10. 請求項１から９までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
    前記ｎ型ＩＩＩ族窒化物半導体層および前記第１半導体層には、シリコンがドープされているＩＩＩ族窒化物半導体自立基板の製造方法。
11. 請求項１から１０までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
    前記下地基板の前記第１面は平坦化されているＩＩＩ族窒化物半導体自立基板の製造方法。
12. 請求項１から１１までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
    前記積層体を前記基体に加工する前記工程では、前記積層膜の一部が除去され、または前記積層膜が除去されないＩＩＩ族窒化物半導体自立基板の製造方法。
13. 請求項１から１１までのいずれか一項に記載のＩＩＩ族窒化物半導体自立基板の製造方法であって、
    前記積層体を前記基体に加工する前記工程では、前記積層膜の全体が除去されるＩＩＩ族窒化物半導体自立基板の製造方法。

Images